专利名称：：具有补强结构的管芯衬底的制作方法
技术领域：
：本发明大体而言是关于半导体工艺，更特别的是关于半导体芯片封装衬底及其制造方法。
背景技术：
：目前许多集成电路的形成是共同硅晶圆(wafer)上的多个小方块(dice)。在基本制程步骤在芯片上完成形成电路之后，从晶圆切割个别小方块(dice)。而后，通常切割块被嵌至衬底(substrate)，例如电路板，或是被封装在某种包装形式中。一种常使用的封装包含衬底上嵌着晶粒(die)。所述衬底的上表面包含电互连。所述芯片被制造成为具有具有多个焊垫(bondpads)。在所述芯片的焊垫与衬底互联之间，提供焊料突起(solderbump)的集合，以建立奥姆接触(ohmiccontact)。在晶粒与衬底之间沉积填胶材料(underfillmaterial)，以作为防止由于晶粒与衬底之间热膨胀系数不相符而破坏焊料突起的材料，以及作为黏着剂以支持所述晶粒。所述衬底互连包含与晶粒焊料突起配置的焊垫数组。在所述晶粒放置于所述衬底上之后，进行回流制程(reflowprocess)，使得所述晶粒的焊料突起冶金焊至所述衬垫的焊垫。一种习知的衬底型式是由上与下建立层之间薄层的核心(core)所组成。核心本身通常是由四层玻璃填充的环氧树脂所组成。所述建立层可以是核心的相对侧上第四层或是更多层，且可以是由相同型式的树脂所形成。在所述核心与建立层之间散置不同的金属化层，以防止结构最低层上的接脚、垫或是其它焊球与所述芯片(chip)焊料突起焊接垫之间的电路。将接脚、垫或是焊球设计与例如印刷电路板的另一电器器件的接脚栅格数组插座、接点栅格数组插座(landgridarraysocket)或是球栅格数组接典图案成为电接面。所述核心提供一些硬度(stiffness)至所述衬底。即使有所述硬度，习知的衬底仍因为芯片、填胶与衬底的热膨胀系数不相符而倾向于翘曲(warp)。然而，需要在封装衬底中提供较短的电路路径，以降低电源电感，并且改进通过衬底所转换电力的电力精确性(powerfidelity)。困难的问题是如何降低电路路径而不会造成潜在破坏衬底翘曲。习知一种用于支撑芯片封装衬底硬度的技术涉及将增强环(stiffenerring)固定在封装衬底的上侧。这些习知增强物的种类通常是由铜、铝或是钢所制造，并且需要黏着剂以黏着在所述衬底上。本发明是关于克服或降低上述一或多个缺点的效应。
发明内容根据本发明的一方面，提供一种制造方法，包含提供封装衬底，所述封装衬底具有第一侧与和所述第一侧对立的第二侧。所述第一侧具有中心区域，用以接收半导体芯片。在所述封装衬底的所述第一侧上，在所述中心区域的外部形成焊料补强结构，以抵抗所述封装衬底的弯曲。根据本发明的另一方面，本发明提供一种制造方法，包含提供封装衬底，所述封装衬底具有第一侧与和所述第一侧对立的第二侧。所述第一侧具有中心区域，用以接收半导体芯片。在所述第一侧上的所述中心区域外侧形成焊料可湿润的表面(solderwettablesurface)。在所述封装衬底的所述第一侧上形成阻焊层(soldermask)，而留下至少一部分暴露的所述焊料可湿润的表面。在所述焊料可湿润的表面上沉积焊料，以于所述封装衬底的所述第一侧上形成补强结构，抵抗所述封装衬底的弯曲。根据本发明的另一方面，本发明提供一种设备，包含封装衬底，所述封装衬底具有第一侧与和所述第一侧对立的第二侧。所述第一侧具有中心区域，用以接收半导体芯片。焊料补强结构位在所述封装衬底的所述第一侧上所述中心区域的所述中心区域外侧上，以抵抗所述封装衬底的弯曲。在阅读以下详细说明与参考图式之后，本发明的上述与其它优点变得明显。图1说明习知半导体芯片封装包含半导体芯片固定于衬底上。图2是图1中沿着区段2-2的侧视图。图3是如同图2的侧视图，描述固定习知的半导体芯片封装至印刷电路板。图4是图3小部分的放大突。图5是如同图4的放大图，显示在焊料回流(solderreflow)之后。图6显示包含衬底补强结构的半导体芯片封装的实施例。图7举例显示在阻焊层形成之前的封装衬底。图8为图7的衬底在阻焊层形成之后的概示图。图9如同图8说明焊料应用。图10是图9区段10-10的侧视图。图11是如同图10的侧视图，描述印刷模板移除。图12是如同图11的侧视图，描述将半导体芯片固定至衬底上。图13是如同图12的侧视图，描述将半导体芯片封装固定至印刷电路板上。图14是一平面图，显示另一个包含补强对象的半导体芯片封装衬底的实施例。图15是一平面图，显示另一个包含补强对象的半导体芯片封装衬底的实施例。图16是一平面图，显示焊料印刷模板的实施例。图17显示另一实施例的半导体芯片封装耦合至另一电子器件。图18是部分爆炸图，显示另一实施例的半导体芯片封装包含衬底补强结构。具体实施例方式在以下所示图式中，出现在多个图式中的相同构件符号通常代表相同组件。请参阅图式，特别是参阅图1，举例习知半导体封装10包含半导体芯片15固定于衬底20上。所述衬底20是球栅数组(ballgridarray)，因此包含多个焊球25用于冶金连接至印刷电路板(未显示)。数个被动器件30a、30b、30c、30d、30e与30f，例如电容器，位于所述衬底20的上表面35上。所述芯片15是固定置所述衬底20的覆晶，并且通过多个焊料突起而电连接至所述衬底20，所述焊料突起并未显示于图1，但会显示于后续的图式。注意，图1描述习知半导体芯片封装衬底可能发生的问题，亦即衬底20的向下弯曲或翘曲，特别是在它的角40、45、50与55。造成如此向下翘曲的物理机制将描述于后续图式中。请参阅图2，图2是图2区段2-2芯片封装10的侧视图。注意，由于区段2-2的位置，图2中仅能看到被动器件30c与30e以及衬底20的角45与55。如上简短所述，半导体芯片15是通过多个焊料突起60而电连接且机械连接至衬底20。通过并入衬底20的导体，所述突起60电连接至衬底20的球25，图标未显示导体。在芯片15下方与衬底20的上表面30上，沉积填胶材料层65(underfillmateriallayer)，以对付芯片15与衬底20之间热膨胀系数不同的问题。当芯片15下方的焊料突起60回流与填胶材料层65热硬化时，施加在衬底20的机械力造成大部分的衬底20翘曲以及特别是在它的角45与55。衬底20的翘曲造成产品生产问题发生在将衬底20以及特别是焊球25固定至另一结构，例如印刷电路板焊盘图案(printedcircuitboardlandpattern)。请参阅图3，图3是如同图2的侧视图，但用以描述位在印刷电路板70上方的半导体芯片封装10，其包含面向上的焊盘图案75。在所述固定程序中，衬底20位于焊盘图案75上，因而衬底的焊球25对应接触焊盘图案75的球垫，其中两个标示为80与85。而后进行回流工艺，以建立球25与电80及85之间的冶金连接(metallurgicalconnections)。衬底20的翘曲可造成与球25及垫80与85许多空间的错误对准(misalignments)，造成差的固定结果。注意看椭圆形90所包围的小部分封装10效果可更了解效应。椭圆形90内的一个焊球被标示为95。椭圆形90包围的部分进一步放大在图4中。请参阅图4。注意，可以看到焊盘图案75的一小部分与下方的印刷电路板70以及衬底20的球垫80及85与焊球25与95。继续描述一些潜在不理想的结果。首先，由于衬底20的翘曲，焊球95与下方的目标球垫85之间的侧向对准成为错误对准。如果衬底20并未翘曲，则所述翘曲也造成焊球25与95之间的倾斜度(Pitch)P1会小于焊球25与95之间的所设计的倾斜度。此种倾斜度小于理想的球倾斜度(desiredballpitch)的结果将结合下一个图式一起描述。除此之外，衬底20的球25可被升高到个别目标球垫80之上，这有可能会造成后续焊球25与95回流过程中的黏着问题。图5是如同图4的放大图，但描述计算之后的焊料回流工艺，以建立焊球25及95与下方焊盘图案75的目标球垫80及85之间的冶金连接。由于衬底20的翘曲造成预回流倾斜度Px(请参阅图4)小于所计划的倾斜度，所以在回流过程中，球25与95合并，产生非常不理想且产率受限的短路情况。衬底20是否后续可由印刷电路板70被抬升且成功磨光或是否必须形成斜坡仍是一个开放的问题。图6描述半导体芯片封装100的实施例，它减缓上述习知半导体芯片封装10的一些缺陷。封装100包含衬底115设计具有半导体芯片120固定在衬底115上，若需要可具有多个芯片。芯片120可为用于电器中任何不同型式的电路器件，例如微处理器、图形处理器、结合的微处理器/图形处理器、应用特定的集成电路、内存器件或其它类似物，并且可以是单一或是多核心。在芯片120下方可沉积填胶材料层125，以减轻芯片120与衬底115之间热膨胀系数不同的效应。衬底115可由核心/压合(core/build-up)结构组成。在这方面，衬底115可由中心核心组成，在衬底115上形成一或多压合层，在衬底115下形成另外一或多压合层。核心本身可由一或多层的堆栈所组成。此配置的一个范例可被称为所谓的“2-4-2”配置，其中有四层核心夹层在两组双压合层之间。在所述衬底115中的层数目变化可由四至16以上，但也可使用少于四层。也可使用所谓的“无核心(coreless)”设计。衬底115的层是由绝缘材料组成，例如各种已知的环氧树脂穿插金属互连。为了与其它的电子器件接面，衬底115可建构成为所显示的球栅数组(ballgridarray)或是其它型式的衬底互连方案。将多个焊球130耦合至衬底115。半导体芯片120可为固定在衬底115上的覆晶。多个电互连几乎是看不见，但被并入在衬底115中，从而于芯片120与多个焊球130之间建立电互连。注意，阻焊层135形成于衬底115的上表面之上。在所述阻焊层135上，将电容器、电感或是其它电子构件的多个被动器件与焊料结构固定，图6的比例看不见所述焊料结构，但后续图式可看见所述焊料结构。只显示一些被动器件，分别标示为140a、140b、140c、140d与140e。如同芯片120，被动器件140a、140b、140c、140d与140e通过图6中看不见的多个导体而与封装100的其它构件电互连。为了对抗例如图1-5所示衬底翘曲的可能，这个实施例的衬底115具有补强结构，由四个补强构件145a、145b、145c与145d组成，用以抵抗衬底115的角147a、147b、147c与147d的向下翘曲。注意，所显示的补强构件145c自阻焊层135分离，用以说明它的结构。补强构件145c冶金连接至下方的焊料可湿润的表面(solderwettablesurface)，所述焊料可湿润的表面(solderwettablesurface)是由导体垫150c所组成，在此实施例中，所述导体垫150c形成在衬底115中。构成焊料可湿润的表面(solderwettablesurface)剩余部分的类似垫是位在补强构件145a、145b与145d下方衬底115中，但在图6中看不见。在此实施例中，补强构件145a、145b、145c与145d被图案化成为扶手形状(elbow-shaped)构件。补强构件145a、145b、145c与145d较佳由焊料所组成，所述焊料可与用以制造衬底115中其它结构的焊料相同型式，完整描述如下。在此方式中，补强构件145a、145b、145c与145d的制造不需要其它的工艺步骤或是提供发明背景中所述个别的补强环。参阅图7、8、9、10与11，可了解图6中所描述制造补强构件145a、145b、145c与145d的方法，并且请先参阅图7，图7是显示在应用阻焊层135(请参阅图6)之前的衬底115。可见到在图6中被阻焊层135部分遮蔽的导体垫150连同三个导体垫150a、150b与150d。导体垫150a、150b、150c与150d位于衬底115侧边152的中心区域151的外部。衬底115的对侧153用以接收图6中所示的焊球130。中心区域151包含突起垫的数组154，在后续处理过程中用于电连接图6所示的半导体芯片120。导体垫150c与其它三个导体垫150a、150b与150d用于接收图6所示的补强构件145a、145b、145c与145d。除此之外，衬底115包含构件垫155a、155b、155c、155d与155e，通过填充阻焊层135中不童开口的焊料部分，从而电连接至图6所示的被动器件140a、140b、140c、140d与140e。如上所述，所述衬底115中有多个互连，电连接不同的构件。这些互连或轨道160其中的一些连接至构件垫155e，以及一个此种轨道165连接至导体垫150b。然而，仅以导体轨道其中一些作为说明。熟知此技艺的人士会了解在衬底115中有许多这种导体，包含于不同层中。不同的轨道160与165可接地或是其它电位。在衬底115上制造预先选择形状或图案的导体垫150a、150b、150c与150d，以符合后续形成的补强构件(图6中的145a、145b、145c与145d)形状。可使用已知在芯片衬底上形成导体垫的技术，例如电镀或是其它镀层技术，以及随后是微影屏蔽与已知的蚀刻工艺。也可以进行相同的材料沉积与微影图案化及蚀刻工艺，以制造构件垫155a、155b、155c、155d与155e。垫150a、150b、150c与150d以及155a、155b、155c、155d与155e的范例材料包含铜、银、金；钼、钯、其组合或是其它类似物。如图8所示，阻焊层135形成在衬底115上，且具有多个开口170a、170b、170c与170d，这些开口对应于后续所形成如图6所示具有所要的位置与形状的补强构件145a、145b、145c与145d。除此之外，如图7所示，阻焊层135具有开口175a、175b、175c、175d与175e接近下方构件垫155a、155b、155c、155d与155e。最后，如图7所示，与焊垫数组154垂直对准提供开口数组177。开口数组177填充焊料，所述焊料在后续工艺中会与图6所示的半导体芯片120键结。阻焊层135可由许多适合于阻焊层制造的材料所制成，例如TaiyoInkMfg公司制造的PSR-4000AUS703或是HitachiChemical公司制造的SR7000。可通过已知的微影屏蔽与蚀刻而形成开口170a、170b、170c与170d、175a、175b、175c、175d与175e以及开口数组177。如图8所示，开口170a、170b、170c与170d被向下蚀刻至下方由传导垫150a、150b、150c与150d所组成的焊料可湿润的表面(solderwettablesurface)。为了适当湿润，垫150a、150b、150c与150d其中至少一些必须暴露。开口170a、170b、170c与170d及175a、175b、175c、175d与175e形成了，阻焊层135准备用于焊料沉积。请参阅图9，图9描述透过印刷模板(stencil)185应用焊料180，所述印刷模板185图案化具有多个开口190a、190b、190c与190d符合下方开口170a、170b、170c与170d的大小、形状与位置，以及另多个开口195a、195b、195c、195d与195e符合下方阻焊层135的开口175a、175b、175c、175d与175e(图9中看不见，但可见于图8)的大小、形状与位置。可通过涂抹器(applicator)200并接着使用印刷模板185，在焊料印刷模板185上沉积糊状(pasteform)的焊料180，且将焊料180压缩至开口190a、190b、190c与190d及195a、195b、195c、195d与195e中。所述印刷模板185可由已知的金属、塑料或是陶瓷所组成。所述焊料可以是以铅为基础或是无铅。合适的无铅焊料例如包含锡-银、锡-铜、锡-银-铜或是类似物。请参阅图10，图10是图9中区段10-10的横切面图，说明在沉积过程中印刷模板185、阻焊层135与衬底115的交互作用。注意，由于区段10-10的位置，可看见开口190d的一部分、开口190d、开口195d与175d以及开口190c与175c的一部分。当焊料180沉积在开口170d与190d中时，焊料180会与下方的垫150b接触，且几乎垂直延伸至印刷模板185的上表面202。在垫155d与150a上沉积焊料180至剩下的开口175d/195d与170c/190c，也会发生同样的情形。在焊料沉积之后，移除印刷模板185，留下现在所形成的焊料补强构件145d与145c以及稍微凸出于阻焊层135之上的焊料部分180，如图11所示。开口170d内的补强构件145d与下方的导体垫150d接触、开口175d内的部分焊料180与下方的构件垫155d接触，以及开口170c内的强化构件145c与下方的导体垫150c接触。在这个阶段，衬底115与阻焊层135准备用于被动器件与半导体芯片的固定。注意，部分的补强构件145c与145d延伸在阻焊层135的上表面上。可视需要将图10所示印刷模板185中的开口190c与190d加宽以允许施加更大体积的焊料，而增加在所述表面203上延伸的焊料的量。请参阅图12，图12是如同图11的侧视图，说明被动器件140d固定至阻焊层135的开口175d中焊料180。当然应了解此时也可将图6中的其它被动器件140a、140b、140c与140d固定至衬底115。可使用覆晶形式，利用固定在芯片120的多个焊料突起205，将半导体芯片120固定至衬底115，并且可进行回流工艺，以暂时将焊料突起205与连接被动器件140d的焊料结构180液体化。回流工艺会造成补强构件145d与145c(以及剩下的补强构件145a与145b，如图6所示)的暂时熔化。当衬底115冷却至低于补强构件145d与145c的熔点且返回室温时，图6与图12中所示的补强构件145c与145d以及图6所示的构件145a与145b会比衬底115更快收缩。这种收缩容易将衬底115的角147a、147b、147c与147d向上拉，因而抵抗图1_5所描述的向下翘曲。在用于固定芯片120与被动器件140d的回流与冷却之后，多个焊球130可用于图13所示的衬底115。在这个阶段，若使用其它型式的互连，可利用焊球130球栅数组或其它机制，而将封装100固定至印刷电路板210。进行另一个焊料回流，以暂时熔化焊球130。在这个回流过程中，衬底115的任何室温翘曲会倾向于松弛或变得平坦。在这个热周期中，补强构件145c与145d(以及图6所示的构件145a与145b)也会熔化，并且不会对衬底115增加任何翘曲力。在上述的实施例中，补强结构是由四个相同的周边补强构件组成。然而，熟知此技艺的人士会了解可使用不同的几何图形用于强化所述结构。图14说明另一实施例的半导体芯片封装100’，包含衬底、半导体芯片120固定在衬底上，以及由四个补强构件145a，、145b’、145c，与145d，所组成的补强结构。在这个实施例中，所给定的补强构件，例如补强构件145a’通常是类似肘部的结构，具有一对断流器(cutouts)215与220，用以暴露结构115’的角147a，的其它部分。其它的补强构件145b，、145c，与145d’可具有类似的几何形状。断流器210与215在衬底115’上提供额外的空间，利于在不同架(jig)中置换衬底115’或挑选与放置用于在衬底115’上进行不同工艺步骤的机械。补强构件145b’、145c’与145d’的制造方法可使用本案所揭露相同的一般技术。当然，在衬底115’上提供与图7所示导体垫150a、150b、150c与150d类似的焊料可湿润的表面(solderwettablesurface)(未见于图中)，补强构件145a’、145b，、145c，与145d，与衬底115，结合。另一实施例的半导体芯片封装100”如图15所示。在此实施例中，封装100”包含衬底115”用以接收半导体芯片120。在这个实施例中，补强结构145a”是由延伸在衬底115”整个外围周围的补强环所组成。补强结构145a”的个别角225a、225b、225c与225d可具有如同图14中补强构件145a，的切除(cutout)形状。当然，在衬底115”上提供与图7所示导体垫150a、150b、150c与150d类似但可能更大的焊料可湿润的表面(solderwettablesurface)(未见于图中)，补强构件145a”与衬底115”结合。补强构件145a”的制造可使用本案所揭露相同的一般技术。然而，可使用其它型式的印刷模板设计将焊料形成连续环。例如，印刷模板230的平面图如图16所示。印刷模板230具有四组235a、235b、235c与235d角槽开口以及四组237a、237b、237c与237d边槽开口。组235a、235b、235c、235d、237a、237b、237c与237d中的各组包含几个槽，其中之一标示为240。在初始印刷过程中，焊料被压缩且呈现槽240的组235a、235b、235c、235d、237a、237b、237c与237d的形状。在后续回流过程中，融化的焊料区段会合并在一起，形成补强构件145a”，如图15所示。没有槽240，印刷模板230的中心部分245必须由其它机制支撑。本案所揭露任何实施例的芯片封装可被固定在另一电子器件中。在这方面，图17显示所举例的电子器件250，可为计算机、数字电视、手持行动器件、个人计算机、服务器、内存器件、扩充槽(add-inboard)例如图形卡，或是任何其它使用半导体的计算器件。半导体芯片封装100可被附贴至器件250，以提供所要的功能。在先前的实施例中，补强结构被定位在衬底的一侧。然而，熟知此技艺的人士会理解可以在封装衬底的两侧上架构具有补强结构的半导体芯片封装。在这方面，请参阅图18，图18是部分分解图标半导体芯片封装260，所述半导体芯片封装260是由封装衬底115、阻焊层135以及位在阻焊层上的半导体芯片120所组成。衬底115、阻焊层135以及芯片120的组合可结合封装100，如本案其它部分所述。在这个实施例中，第二阻焊层265可耦合至衬底115的下侧。阻焊层265可被图案化成为具有开口270a、270b、270c与270d，这些开口的大小与形状用以接收对应的多个焊料补强结构275a、275b、275c与275d。开口270a、270b、270c与270d与焊料结构275a、275b、275c与275d的形成与材料可类似于阻焊层135及补强结构145a、145b、145c与145d。屏蔽265可具有开口280的栅数组，用以提供互连球栅数组285，由阻焊层265向下分解显示。可能有其它的焊料材料或是其它导体材料在焊球285与衬底115下方的导体结构之间建立电互连，这部分未见于图18。同样地，应了解补强结构145a、145b、145c与145d以及275a、275b、275c与275d的形状、树木与结构可变化或是统一如同本案所描述。本案所揭露的任何实施例可实施在例如半导体、磁盘、光盘或是其它储存介质的计算机可读取介质的指令中，或是计算机数据信号。所述指令或软件可合成且/或模拟本案所揭露的电路结构。在一实施例中，例如CadenceAPD、Encore等类似的电子设计自动程序可被用以合成所揭露的电子结构。所得到的码可用以制造所揭露的电路结构。虽然本发明可有不同的修饰与替换形式，但是特定的实施例已如图式所示，并且已于本案说明书中详细描述。然而，应理解本发明并不限于所揭露的特定形式。相对地，本发明涵盖本发明权利要求所定义的精神与范围内的所有修饰、均等物与替换。权利要求1.一种制造方法，包括提供封装衬底，所述封装衬底具有第一侧与第二侧，所述第二侧与所述第一侧对立，所述第一侧具有用于接收半导体芯片的中心区域；以及在所述中心区域外部的所述封装衬底的所述第一侧上，形成焊料补强结构，用于抵抗所述封装衬底的弯曲。2.如权利要求1所述的方法，其中所述封装衬底包括四个角，所述形成焊料补强结构包括形成接近所述四个角的每一角的焊料补强构件。3.如权利要求1所述的方法，其中所述形成焊料补强结构包括在所述封装衬底的所述第一侧上，形成具有多个开口的阻焊层，以及沉积焊料至所述多个开口中。4.如权利要求3所述的方法，包括在所述阻焊层上放置印刷模板，通过所述印刷模板沉积所述焊料，以及移除所述印刷模板。5.如权利要求1所述的方法，其中所述形成焊料补强结构包括形成焊料环。6.如权利要求1所述的方法，包括将半导体芯片耦合至所述封装衬底的所述第一侧。7.如权利要求6所述的方法，包括将所述封装衬底耦合至电子器件。8.如权利要求1所述的方法，其中通过执行存储在计算机可读取介质中的指令，从而执行所述方法。9.一种制造方法，包括提供封装衬底，所述封装衬底具有第一侧与第二侧，所述第二侧与所述第一侧对立，所述第一侧具有用于接收半导体芯片的中心区域；在所述中心区域外部的所述第一侧上，形成焊料可湿润的表面；在所述封装衬底的所述第一侧上，形成阻焊层，同时留下至少一部分的所述焊料可湿润的表面暴露出来；以及在所述焊料可湿润的表面上沉积焊料，从而在所述封装衬底的所述第一侧上形成补强结构，用于抵抗所述封装衬底的弯曲。10.如权利要求9所述的方法，其中所述封装衬底包括四个角，所述形成焊料可湿润的表面包括形成接近所述四个角中每一个角的焊料可湿润的表面。11.如权利要求9所述的方法，包括在所述阻焊层上放置印刷模板，通过所述印刷模板沉积所述焊料，以及移除所述印刷模板。12.如权利要求1所述的方法，其中在所述焊料可湿润的表面上沉积焊料包括沉积环形的焊料。13.如权利要求9所述的方法，包括将半导体芯片耦合至所述封装衬底的所述第一侧。14.如权利要求13所述的方法，包括将封装衬底耦合至电子器件。15.—种设备，包括封装衬底，具有第一侧与第二侧，所述第二侧与所述第一侧对立，所述第一侧具有用于接收半导体芯片的中心区域；以及焊料补强结构，位于所述中心区域外部的所述封装衬底的所述第一侧上，用于抵抗所述封装衬底的弯曲。16.如权利要求15所述的设备，其中所述封装衬底包括四个角，所述焊料补强结构包括接近所述四个角中的每一个角的焊料补强构件。17.如权利要求15所述的设备，其中所述焊料补强结构包括焊料环。18.如权利要求15所述的设备，包括在所述封装衬底的所述第一侧上的焊料可湿润的表面，用于结合至所述焊料补强结构。19.如权利要求15所述的设备，包括耦合至所述封装衬底的所述第一侧的半导体芯片。20.如权利要求19所述的设备，包括耦合至所述封装衬底的电子器件。全文摘要本发明揭露不同的具有补强的半导体芯片封装及其制造方法。在一方面，本发明提供的制造方法包含提供封装衬底，所述封装衬底具有第一侧以及和所述第一侧对立的第二侧。所述第一侧具有中心区域，用以接收半导体芯片。在所述中心区域外部的封装衬底的所述第一侧上，形成焊料补强结构，以抵抗所述封装衬底的弯曲。文档编号H01L23/31GK102017131SQ200980114217公开日2011年4月13日申请日期2009年3月19日优先权日2008年3月19日发明者A·兹布泽宗,R·托帕奇勒申请人:Ati技术无限责任公司