专利名称：固态摄像元件的制作方法
技术领域：
本发明涉及一种固态摄像元件。
背景技术：
使各像素具有放大功能，且利用扫描电路进行读取的放大型固态摄像器件，即 CMOS (complementary metal oxide semiconductor,互补型金属氧化物半导体)图像传感器 已被提出。在CMOS图像传感器中，于1像素内形成光电转换部、放大部、像素选择 部、以及复位(reset)部，除了由光电二极管(photo diode)所构成的光电转换部以外，还 使用有3个MOS晶体管(例如，专利文献1)。即，现有技术的CMOS图像传感器由4 个元件所构成。CMOS传感器蓄积由光电二极管所构成的光电转换部所产生的电荷，以 放大部放大所蓄积的电荷，且利用像素选择部来读取经放大后的电荷。于图1显示现有技术的CMOS图像传感器的单位像素。在图1中，001为光电 转换用光电二极管、006为放大用晶体管、007为复位晶体管、008为选择晶体管、004为 信号线、002为像素选择时钟(clock)线、003为复位时钟线、005为电源线、009为复位 用电源线。现有技术的CMOS图像传感器的单位像素于平面上，除了光电二极管以外还 有3个MOS晶体管，共计具有4个元件。S卩，要将受光部(光电二极管)的表面积相对 于1像素的表面积的比例予以加大是具有难度。非专利文献1提出在使用有0.35 μ m、1多晶硅层、2金属层CMOS工艺的现有 技术的CMOS图像传感器中，受光部(光电二极管)相对于1像素的表面积的比例为17% 的报告。此外，非专利文献2提出在使用有0.15 μ m布线规则(wiringrule)工艺时，受 光部(光电二极管)的表面积相对于1像素的表面积的比例为30%的报告。非专利文献 2还记载当受光部(光电二极管)的表面积相对于1像素的表面积的比例为30%时，形成 有集光用的微透镜(micro lens)。即，当受光部(光电二极管)的表面积相对于1像素的 表面积的比例较低时便需要集光用的微透镜。专利文献1 日本特开2000-244818号公报非专利文献1 H.Takahashi, M.Kinoshita, K.Morita, T.Shirai, T.Sato, T.Kimura，H.Yuzurihara, S.Inoue, "A 3.9 μ m Pixel Pitch VGA FormatlOb Digital Image Sensor with 1.5-Transistor/Pixel (使用1.5晶体管/像素架构的3.9 μ m像素间距VGA格式 IOb数字图像传感器)”，ISSCC Dig.Tech.Papers(国际固态电路会议录)，pp.108-109, 2004.非专禾Ij 文献 2 M.Kasano, Y.Inaba, M.Mori, S.Kasuga, T.Murata, Τ.Yamaguchi, "A 2.0 μ m Pixel Pitch MOS Image Sensor with an Amorphous Si Film Color Filter(使用非晶硅薄膜滤色器的2.0 μ m像素间距MOS图像传感器)”，ISSCC Dig.Tech. Papers (国际固态电路会议录)，pp.348-349，2005.
发明内容
(发明所欲解决的问题)因此，本发明是以提供受光部的表面积相对于1像素的表面积的比例较大的图 像传感器为课题。(解决问题的手段)本发明的第1实施方式中提供一种固态摄像元件，具备有信号线，形成于衬 底上；岛状半导体，配置于所述信号线上；以及像素选择线，连接于所述岛状半导体的 上部；所述岛状半导体具备第1半导体层，配置于所述岛状半导体的下部，且连接于所述信号线；第2半导体层，邻接于所述第1半导体层的上侧；栅极，隔介绝缘膜连接于所述第2半导体层；电荷蓄积部，连接于所述第2半导体层，且由一旦受光，电荷量便变化的第3半 导体层所构成；以及第4半导体层，邻接于所述第2半导体层与所述第3半导体层的上侧，且连接于 所述像素选择线；所述像素选择线通过透明导电膜来形成；所述栅极的一部分配置于在所述第2半导体层的侧壁所形成的凹处的内部。此外，本发明的优选实施方式中，在所述固态摄像元件中，所述信号线是η+型 扩散层，所述第1半导体层是η+型扩散层，所述第2半导体层是ρ型杂质添加区域，所 述第3半导体层是η型扩散层，所述第4半导体层是ρ+型扩散层。此外，本发明的优选实施方式中，在所述固态摄像元件中，所述ρ+型扩散层、 与η型扩散层作为光电转换用光电二极管发挥功能；所述ρ+型扩散层、η型扩散层、与ρ型杂质添加区域作为放大用晶体管发挥功能；所述第1半导体层的η+型扩散层、ρ型杂质添加区域、η型扩散层、与栅极作 为复位晶体管发挥功能；所述ρ型杂质添加区域、与η+型扩散层作为二极管发挥功能。此外，本发明的优选实施方式中，在所述固态摄像元件中，所述岛状半导体是 四角柱形状。此外，本发明的优选实施方式中，在所述固态摄像元件中，所述岛状半导体是 六角柱形状。此外，本发明的优选实施方式中，在所述固态摄像元件中，所述岛状半导体是 圆柱形状。此外，本发明的优选实施方式中，提供一种固态摄像装置，是将所述固态摄像 元件对衬底以η行(r0W)m列(column) (η、m为1以上)排列成行列状而得。此外，本发明的优选实施方式中，提供一种固态摄像器件，是将所述岛状半导 体为四角柱形状的所述固态摄像元件对衬底以η行m列(n、m为1以上)排列成行列状 而得。此外，本发明的优选实施方式中，提供一种固态摄像器件，是将所述岛状半导体为圆柱形状的所述固态摄像元件对衬底以η行m列(n、m为1以上)排列成行列状而得。此外，本发明的优选实施方式中，提供一种固态摄像器件，是将所述固态摄像 元件在衬底上排列成蜂巢状而得。此外，本发明的优选实施方式中，在将所述固态摄像元件在衬底上排列成蜂巢 状而得的固态摄像器件中，所述岛状半导体是六角柱形状。此外，本发明的优选实施方式中，在将所述固态摄像元件在衬底上排列成蜂巢 状而得的固态摄像器件中，所述岛状半导体是圆柱形状。此外，依据本发明的另一实施方式，提供一种固态摄像元件的制造方法，包括 以下步骤于硅衬底上形成氧化膜，于氧化膜上形成ρ型硅，于ρ型硅上沉积氮化膜，沉积 氧化膜，形成硅柱的光刻胶(resist)，对氧化膜、氮化膜进行蚀刻，剥离光刻胶，形成氮 化膜掩模(mask)、氧化膜掩模的步骤；对硅进行蚀刻，沉积氮化膜，进行蚀刻，于硅柱侧壁留下为边墙(sidewall) 状，利用等方性蚀刻对硅进行蚀刻，于ρ型杂质添加区域的侧壁形成凹处的步骤；对硅进行蚀刻，于ρ型杂质添加区域的侧壁形成具有凹处的岛状半导体，为了 防止离子注入时的离子沟道效应(ion channeling)，形成薄氧化膜，注入磷，进行退火， 形成η+型扩散层，形成信号线用的光刻胶，对薄氧化膜进行蚀刻，对硅进行蚀刻，形成 η+扩散层与信号线的步骤；剥离光刻胶，剥离氮化膜，剥离薄氧化膜，沉积氧化膜，进行平坦化，进行回 蚀，形成栅极绝缘膜，沉积多晶硅，进行平坦化，进行回蚀，形成栅极用的光刻胶，对 多晶硅进行蚀刻，形成栅极的步骤；剥离光刻胶，注入磷，形成电荷蓄积部的步骤；沉积氧化膜，进行平坦化，进行回蚀，剥离氮化膜，形成氧化膜，注入硼，进 行退火，形成ρ+型扩散层的步骤；剥离氧化膜，沉积透明导电膜，形成像素选择线用的光刻胶，对透明导电膜进 行蚀刻，剥离光刻胶，形成像素选择线的步骤；以及形成表面保护膜的步骤。(发明效果)现有技术的CMOS图像传感器的单位像素于平面上，除了光电二极管以外还有3 个MOS晶体管，共计具有4个元件。S卩，要将受光部(光电二极管)的表面积相对于1 像素的表面积的比例予以加大是具有难度。已有提出在使用有0.15μιη布线规则(wiring rule)工艺时，受光部(光电二极管)的表面积相对于1像素的表面积的比例为30%的报
生
1=1 O在本发明中，提供一种固态摄像元件，具备有信号线，形成于衬底上；岛状 半导体，配置于所述信号线上；以及像素选择线，连接于所述岛状半导体的上部；所述岛状半导体具备第1半导体层，配置于所述岛状半导体的下部，且连接于所述信号线；第2半导体层，邻接于所述第1半导体层的上侧；
6
栅极，隔介绝缘膜连接于所述第2半导体层；电荷蓄积部，连接于所述第2半导体层，且由一旦受光，电荷量便变化的第3半 导体层所构成；以及第4半导体层，邻接于所述第2半导体层与所述第3半导体层的上侧，且连接于 所述像素选择线；所述像素选择线通过透明导电膜来形成；所述栅极的一部分配置于在所述第2半导体层的侧壁所形成的凹处的内部。所述第3半导体层、与所述第4半导体层作为所述光电转换用光电二极管发挥功 能；所述第2半导体层、所述第3半导体层、与所述第4半导体层作为所述放大用晶 体管发挥功能；所述第1半导体层、所述第2半导体层、所述第3半导体层与所述栅极作为所述 复位晶体管发挥功能；所述第2半导体层、与所述第1半导体层作为所述二极管发挥功能。现有技术的半导体制造步骤中所使用的铝、铜的金属由于会反射光，因此必须 连接于第4半导体层的侧壁。而在本发明，通过于像素选择线使用氧化铟锡(ITO)、氧 化锌(ZnO)、氧化锡(SnO2)的透明导电膜，便能够将像素选择线连接于第4半导体层的 上部。即，通过使用透明导电膜便能够获得受光部的表面积相对于1像素的表面积的比 例为较大的图像传感器。此外，若将栅极隔介绝缘膜连接第2半导体层的侧壁，1像素的表面积是成为光 电二极管的面积与栅极的面积与元件间的面积的和。而栅极是将其一部分配置于在所述 第2半导体层的侧壁所形成的凹处的内部而成，借此，1像素的表面积成为光电二极管的 面积与元件间的面积的和，而能够获得受光部的表面积相对于1像素的表面积的比例为 较大的图像传感器。
图1是现有技术的CMOS图像传感器的单位像素。图2是1个本发明的固态摄像元件的俯视图。图3是1个本发明的固态摄像元件的平面图。图4(a)是1个本发明的固态摄像元件的Xl-Xl'剖面图。图4 (b)是图4 (a)的等效电路。图5(a)是1个本发明的固态摄像元件的Yl-Yl'剖面图。图5 (b)是图5 (a)的等效电路。图6是行列状配置本发明的固态摄像元件而得的固态摄像元件行列的俯视图。图7是行列状配置本发明的固态摄像元件而得的固态摄像元件行列的平面图。图8是行列状配置本发明的固态摄像元件而得的固态摄像元件行列的X2-X2' 剖面图平面图。图9是行列状配置本发明的固态摄像元件而得的固态摄像元件行列的X3-X3' 剖面图平面图。
图10是行列状配置本发明的固态摄像元件而得的固态摄像元件行列的X4-X4' 剖面图平面图。图11是行列状配置本发明的固态摄像元件而得的固态摄像元件行列的Y2-Y2' 剖面图平面图。图12a)是显示本发明的固态摄像元件的制造例的X2--X2'剖面步骤图。
图12b)是显示本发明的固态摄像元件的制造例的Y2--Y2'剖面步骤图。
图13a)是显示本发明的固态摄像元件的制造例的X2--X2'剖面步骤图。
图13b)是显示本发明的固态摄像元件的制造例的Y2--Y2'剖面步骤图。
图14a)是显示本发明的固态摄像元件的制造例的X2--X2'剖面步骤图。
图14b)是显示本发明的固态摄像元件的制造例的Y2--Y2'剖面步骤图。
图15a)是显示本发明的固态摄像元件的制造例的X2--X2'剖面步骤图。
图15b)是显示本发明的固态摄像元件的制造例的Y2--Y2'剖面步骤图。
图16a)是显示本发明的固态摄像元件的制造例的X2--X2'剖面步骤图。
图16b)是显示本发明的固态摄像元件的制造例的Y2--Y2'剖面步骤图。
图17a)是显示本发明的固态摄像元件的制造例的X2--X2'剖面步骤图。
图17b)是显示本发明的固态摄像元件的制造例的Y2--Y2'剖面步骤图。
图18a)是显示本发明的固态摄像元件的制造例的X2--X2'剖面步骤图。
图18b)是显示本发明的固态摄像元件的制造例的Y2--Y2'剖面步骤图。
图19a)是显示本发明的固态摄像元件的制造例的X2--X2'剖面步骤图。
图19b)是显示本发明的固态摄像元件的制造例的Y2--Y2'剖面步骤图。
图20a)是显示本发明的固态摄像元件的制造例的X2--X2'剖面步骤图。
图20b)是显示本发明的固态摄像元件的制造例的Y2--Y2'剖面步骤图。
图21a)是显示本发明的固态摄像元件的制造例的X2--X2'剖面步骤图。
图21b)是显示本发明的固态摄像元件的制造例的Y2--Y2'剖面步骤图。
图22a)是显示本发明的固态摄像元件的制造例的X2--X2'剖面步骤图。
图22b)是显示本发明的固态摄像元件的制造例的Y2--Y2'剖面步骤图。
图23a)是显示本发明的固态摄像元件的制造例的X2--X2'剖面步骤图。
图23b)是显示本发明的固态摄像元件的制造例的Y2--Y2'剖面步骤图。
图24a)是显示本发明的固态摄像元件的制造例的X2--X2'剖面步骤图。
图24b)是显示本发明的固态摄像元件的制造例的Y2--Y2'剖面步骤图。
图25a)是显示本发明的固态摄像元件的制造例的X2--X2'剖面步骤图。
图25b)是显示本发明的固态摄像元件的制造例的Y2--Y2'剖面步骤图。
图26a)是显示本发明的固态摄像元件的制造例的X2--X2'剖面步骤图。
图26b)是显示本发明的固态摄像元件的制造例的Y2--Y2'剖面步骤图。
图27a)是显示本发明的固态摄像元件的制造例的X2--X2'剖面步骤图。
图27b)是显示本发明的固态摄像元件的制造例的Y2--Y2'剖面步骤图。
图28a)是显示本发明的固态摄像元件的制造例的X2--X2'剖面步骤图。
图28b)是显示本发明的固态摄像元件的制造例的Y2--Y2'剖面步骤图。
图29a)是显示本发明的固态摄像元件的制造例的X2--X2'剖面步骤图。
8
图29(b)是显示本发明的固态摄像元件的制造例的Y2-Y2'剖面步骤图。图30(a)是显示本发明的固态摄像元件的制造例的X2-X2'剖面步骤图。图30(b)是显示本发明的固态摄像元件的制造例的Y2-Y2'剖面步骤图。图31 (a)是显示本发明的固态摄像元件的制造例的X2-X2'剖面步骤图。图31(b)是显示本发明的固态摄像元件的制造例的Y2-Y2'剖面步骤图。图32是显示本发明的其他实施例的剖面图。图33是显示本发明的其他实施例的俯视图。图34是显示本发明的其他实施例的俯视图。图35是显示本发明的其他实施例的俯视图。图36是具有四角柱形状的岛状半导体的本发明的图像传感器配置成行列状时的 平面图。图37是放大显示一像素的平面图。附图标记说明001 光电转换用光电二极管002 像素选择时钟线003 复位时钟线004、106、225 至 227、706 信号线005 电源线006、113放大用晶体管007、112复位晶体管008 选择晶体管009 复位用电源线101、201 至 203、701 像素选择线102、213 至 215、228 至 230 ρ+型扩散层103、216 至 218、231 至 233 电荷蓄积部104、219 至 221、704 栅极105、222 至 224、237 至 239 η+型扩散层107、242、707 衬底108、110、240、241、322、327 氧化膜109, 610, 709 受光部(光电二极管)111、234至236、249至251 ρ型杂质添加区域114 二极管243 至 245、702 ρ+型扩散层246至248、703 电荷蓄积部252 至 254、323、705 η+型扩散层255至257、711 ρ型杂质添加区域301 ρ 型硅302 至 304、308、309 氮化膜掩模305 至 307、310、311 氧化膜掩模
9
312至316 氮化膜边墙317至321 岛状半导体324 至 326、334 至 336 光刻胶328 至 330、332、333 栅极绝缘膜331 多晶硅337 至 341、708、710 氧化膜342 透明导电膜343 表面保护膜401至410 六角柱状岛状半导体501 圆柱状岛状半导体601至609 图像传感器
具体实施例方式以下，根据图面所显示的实施例来说明本发明。另外，本发明并非以此而限定。于图2显示1个本发明的固态摄像元件的俯视图。此外，图3是1个本发明的 固态摄像元件的平面图。图4(。是图3的乂1-乂1'剖面图，图4(b)是图4(a)的等效电 路图，图5(a)是图3的Y1-Y1'剖面图，图5(b)是图5(a)的等效电路图。本发明是于硅衬底107上形成氧化膜108，且于氧化膜108上形成信号线106 ；于信号线106上形成岛状半导体，岛状半导体具备n+型扩散层105，位于岛状半导体下部，且连接于信号线；p型杂质添加区域111，邻接于n+型扩散层的上侧；栅极104，隔介绝缘膜连接于p型杂质添加区域；电荷蓄积部103，连接于p型杂质添加区域，且由一旦受光，电荷量便变化的n 型扩散层所构成；以及p+型扩散层102，邻接于p型杂质添加区域与所述n型扩散层的上侧；形成由连接于岛状半导体上部的p+型扩散层的上部的透明导电膜所构成的像素 选择线101 ；所述栅极是以将其一部分配置于在所述p型杂质添加区域的侧壁所形成的凹处 的内部的方式来形成。p+型扩散层102、与n型扩散层103作为光电转换用光电二极管109发挥功能；p+型扩散层102、n型扩散层103、与p型杂质添加区域111作为放大用晶体管 113发挥功能；n+型扩散层105、p型杂质添加区域111、n型扩散层103、与栅极104作为复 位晶体管112发挥功能；p型杂质添加区域111、与n+型扩散层105作为二极管114发挥功能。形成有氧化膜110作为层间绝缘膜。此外，于图6显示将上述固态摄像元件行列状配置而得的固态摄像元件行列的 俯视图。此外，于图7显示平面图。图8是图7的X2-X2'剖面图，图9是图7的X3-X3'剖面图，图10是图7的X4-X4'剖面图，图11是图7的Y2-Y2'剖面图。于硅衬底242上形成氧化膜241，且于氧化膜241上形成信号线225 ；于信号线225上形成岛状半导体，岛状半导体具备n+型扩散层237，位于岛状半导体下部，且连接于信号线；p型杂质添加区域234，邻接于n+型扩散层的上侧；栅极219，隔介绝缘膜连接于p型杂质添加区域；电荷蓄积部231，连接于p型杂质添加区域，且由一旦受光，电荷量便变化的n 型扩散层所构成；以及p+型扩散层228，邻接于p型杂质添加区域与所述n型扩散层的上侧；形成由连接于岛状半导体上部的p+型扩散层的上部的透明导电膜所构成的像素 选择线201 ；所述栅极是以将其一部分配置于在所述p型杂质添加区域的侧壁所形成的凹处 的内部的方式来形成。此外，于硅衬底242上形成氧化膜241，且于氧化膜241上形成信号线225 ；于信号线225上形成岛状半导体，岛状半导体具备n+型扩散层238，位于岛状半导体下部，且连接于信号线；p型杂质添加区域235，邻接于n+型扩散层的上侧；栅极220，隔介绝缘膜连接于p型杂质添加区域；电荷蓄积部232，连接于p型杂质添加区域，且由一旦受光，电荷量便变化的n 型扩散层所构成；以及p+型扩散层229，邻接于p型杂质添加区域与所述n型扩散层的上侧；形成由连接于岛状半导体上部的p+型扩散层的上部的透明导电膜所构成的像素 选择线202 ；所述栅极是以将其一部分配置于在所述p型杂质添加区域的侧壁所形成的凹处 的内部的方式来形成。此外，于硅衬底242上形成氧化膜241，且于氧化膜241上形成信号线225 ；于信号线225上形成岛状半导体，岛状半导体具备n+型扩散层239，位于岛状半导体下部，且连接于信号线；p型杂质添加区域236，邻接于n+型扩散层的上侧；栅极221，隔介绝缘膜连接于p型杂质添加区域；电荷蓄积部233，连接于p型杂质添加区域，且由一旦受光，电荷量便变化的n 型扩散层所构成；以及p+型扩散层230，邻接于p型杂质添加区域与所述n型扩散层的上侧；形成由连接于岛状半导体上部的p+型扩散层的上部的透明导电膜所构成的像素 选择线203 ；所述栅极是以将其一部分配置于在所述p型杂质添加区域的侧壁所形成的凹处 的内部的方式来形成。
11
形成有氧化膜240作为层间绝缘膜。于硅衬底242上形成氧化膜241，且于氧化膜241上形成信号线226 ；于信号线226上形成岛状半导体，岛状半导体具备n+型扩散层252，位于岛状半导体下部，且连接于信号线；p型杂质添加区域249，邻接于n+型扩散层的上侧；栅极219，隔介绝缘膜连接于p型杂质添加区域；电荷蓄积部246，连接于p型杂质添加区域，且由一旦受光，电荷量便变化的n 型扩散层所构成；以及p+型扩散层243，邻接于p型杂质添加区域与所述n型扩散层的上侧；形成由连接于岛状半导体上部的p+型扩散层的上部的透明导电膜所构成的像素 选择线201 ；所述栅极是以将其一部分配置于在所述p型杂质添加区域的侧壁所形成的凹处 的内部的方式来形成。此外，于硅衬底242上形成氧化膜241，且于氧化膜241上形成信号线226 ；于信号线226上形成岛状半导体，岛状半导体具备n+型扩散层253，位于岛状半导体下部，且连接于信号线；p型杂质添加区域250，邻接于n+型扩散层的上侧；栅极220，隔介绝缘膜连接于p型杂质添加区域；电荷蓄积部247，连接于p型杂质添加区域，且由一旦受光，电荷量便变化的n 型扩散层所构成；以及p+型扩散层244，邻接于p型杂质添加区域与所述n型扩散层的上侧；形成由连接于岛状半导体上部的p+型扩散层的上部的透明导电膜所构成的像素 选择线202 ；所述栅极是以将其一部分配置于在所述p型杂质添加区域的侧壁所形成的凹处 的内部的方式来形成。此外，于硅衬底242上形成氧化膜241，且于氧化膜241上形成信号线226 ；于信号线226上形成岛状半导体，岛状半导体具备n+型扩散层254，位于岛状半导体下部，且连接于信号线；p型杂质添加区域251，邻接于n+型扩散层的上侧；栅极221，隔介绝缘膜连接于p型杂质添加区域；电荷蓄积部248，连接于p型杂质添加区域，且由一旦受光，电荷量便变化的n 型扩散层所构成；以及p+型扩散层245，邻接于p型杂质添加区域与所述n型扩散层的上侧；形成由连接于岛状半导体上部的p+型扩散层的上部的透明导电膜所构成的像素 选择线203 ；所述栅极是以将其一部分配置于在所述p型杂质添加区域的侧壁所形成的凹处 的内部的方式来形成。
形成有氧化膜240作为层间绝缘膜。于硅衬底242上形成氧化膜241，且于氧化膜241上形成信号线227 ；于信号线227上形成岛状半导体，岛状半导体具备n+型扩散层222，位于岛状半导体下部，且连接于信号线；p型杂质添加区域255，邻接于n+型扩散层的上侧；栅极219，隔介绝缘膜连接于p型杂质添加区域；电荷蓄积部216，连接于p型杂质添加区域，且由一旦受光，电荷量便变化的n 型扩散层所构成；以及p+型扩散层213，邻接于p型杂质添加区域与所述n型扩散层的上侧；形成由连接于岛状半导体上部的p+型扩散层的上部的透明导电膜所构成的像素 选择线201 ；所述栅极是以将其一部分配置于在所述p型杂质添加区域的侧壁所形成的凹处 的内部的方式来形成。此外，于硅衬底242上形成氧化膜241，且于氧化膜241上形成信号线227 ；于信号线227上形成岛状半导体，岛状半导体具备n+型扩散层223，位于岛状半导体下部，且连接于信号线；p型杂质添加区域256，邻接于n+型扩散层的上侧；栅极220，隔介绝缘膜连接于p型杂质添加区域；电荷蓄积部217，连接于p型杂质添加区域，且由一旦受光，电荷量便变化的n 型扩散层所构成；以及p+型扩散层214，邻接于p型杂质添加区域与所述n型扩散层的上侧；形成由连接于岛状半导体上部的p+型扩散层的上部的透明导电膜所构成的像素 选择线202 ；所述栅极是以将其一部分配置于在所述p型杂质添加区域的侧壁所形成的凹处 的内部的方式来形成。此外，于硅衬底242上形成氧化膜241，且于氧化膜241上形成信号线227 ；于信号线227上形成岛状半导体，岛状半导体具备n+型扩散层224，位于岛状半导体下部，且连接于信号线；p型杂质添加区域257，邻接于n+型扩散层的上侧；栅极221，隔介绝缘膜连接于p型杂质添加区域；电荷蓄积部218，连接于p型杂质添加区域，且由一旦受光，电荷量便变化的n 型扩散层所构成；以及p+型扩散层215，邻接于p型杂质添加区域与所述n型扩散层的上侧；形成由连接于岛状半导体上部的p+型扩散层的上部的透明导电膜所构成的像素 选择线203 ；所述栅极是以将其一部分配置于在所述p型杂质添加区域的侧壁所形成的凹处 的内部的方式来形成。
13
形成有氧化膜240作为层间绝缘膜。此外，于硅衬底242上形成氧化膜241，且于氧化膜241上形成信号线227 ；于信号线227上形成岛状半导体，岛状半导体具备n+型扩散层223，位于岛状半导体下部，且连接于信号线；p型杂质添加区域256，邻接于n+型扩散层的上侧；栅极220，隔介绝缘膜连接于p型杂质添加区域；电荷蓄积部217，连接于p型杂质添加区域，且由一旦受光，电荷量便变化的n 型扩散层所构成；以及p+型扩散层214，邻接于p型杂质添加区域与所述n型扩散层的上侧；形成由连接于岛状半导体上部的p+型扩散层的上部的透明导电膜所构成的像素 选择线202 ；所述栅极是以将其一部分配置于在所述p型杂质添加区域的侧壁所形成的凹处 的内部的方式来形成。此外，于硅衬底242上形成氧化膜241，且于氧化膜241上形成信号线226 ；于信号线226上形成岛状半导体，岛状半导体具备n+型扩散层253，位于岛状半导体下部，且连接于信号线；p型杂质添加区域250，邻接于n+型扩散层的上侧；栅极220，隔介绝缘膜连接于p型杂质添加区域；电荷蓄积部247，连接于p型杂质添加区域，且由一旦受光，电荷量便变化的n 型扩散层所构成；以及p+型扩散层244，邻接于p型杂质添加区域与所述n型扩散层的上侧；形成由连接于岛状半导体上部的p+型扩散层的上部的透明导电膜所构成的像素 选择线202 ；所述栅极是以将其一部分配置于在所述p型杂质添加区域的侧壁所形成的凹处 的内部的方式来形成。此外，于硅衬底242上形成氧化膜241，且于氧化膜241上形成信号线225 ；于信号线225上形成岛状半导体，岛状半导体具备n+型扩散层238，位于岛状半导体下部，且连接于信号线；p型杂质添加区域235，邻接于n+型扩散层的上侧；栅极220，隔介绝缘膜连接于p型杂质添加区域；电荷蓄积部232，连接于p型杂质添加区域，且由一旦受光，电荷量便变化的n 型扩散层所构成；以及p+型扩散层229，邻接于p型杂质添加区域与所述n型扩散层的上侧；形成由连接于岛状半导体上部的p+型扩散层的上部的透明导电膜所构成的像素 选择线202 ；所述栅极是以将其一部分配置于在所述p型杂质添加区域的侧壁所形成的凹处的内部的方式来形成。以下，参照图12至图31，说明用以形成本发明的固态摄像元件的构造的制造步
骤的一例。首先，于硅衬底242上形成氧化膜241，于氧化膜241上形成p型硅301，于p型 硅301上沉积氮化膜，沉积氧化膜，形成硅柱的光刻胶，对氧化膜、氮化膜进行蚀刻， 剥离光刻胶，形成氮化膜掩模302、303、304、308、309、氧化膜掩模305、306、307、 310、311 (图 12(a)及(b))。对硅进行蚀刻(图13 (a)及(b))。沉积氮化膜，进行蚀刻，于硅柱侧壁留下边墙(side wall)状312、313、314、 315、316 (图 14(a)及(b))。利用等方性蚀刻对硅进行蚀刻，于p型杂质添加区域的侧壁形成凹处(图15 (a) 及(b))。对硅进行蚀刻，于p型杂质添加区域的侧壁形成具有凹处的岛状半导体317、 318、319、320、321 (图 16(a)及(b))。为了防止离子注入时的离子沟道效应(channeling)，形成薄氧化膜322 (图17 (a) 及(b))。注入磷，进行退火，形成n+型扩散层323 (图18(a)及(b))。形成信号线用的光刻胶324、325、326 (图19(a)及(b))。对薄氧化膜进行蚀刻，对硅进行蚀刻，形成n+扩散层237、238、239、223、 253、与信号线 225、226、227 (图 20 (a)及(b))。剥离光刻胶，剥离氮化膜，剥离薄氧化膜(图21 (a)及(b))。沉积氧化膜327，进行平坦化，进行回蚀(图22(a)及(b))。形成栅极绝缘膜328、329、330、332、333，沉积多晶硅331，进行平坦化，进 行回蚀(图23(a)及(b))。形成栅极用的光刻胶334、335、336 (图24(a)及(b))。对多晶硅进行蚀刻，形成栅极219、220、221，剥离光刻胶(图25 (a)及(b))。注入磷，形成电荷蓄积部231、232、233、217、247 (图 26 (a)及(b))。沉积氧化膜240，进行平坦化，进行回蚀，剥离氮化膜(图27(a)及(b))。形成氧化膜337、338、339、340、341，注入硼，进行退火，形成p+型扩散层 228、229、230、214、244 (图 28 (a)及(b))。剥离氧化膜，沉积透明导电膜342(图29(a)及(b))。形成像素选择线用的光刻胶，对透明导电膜进行蚀刻，剥离光刻胶，形成像素 选择线 201、202、203 (图 30(a)及(b))。形成表面保护膜343。此外，在实施例中，虽然p型杂质添加区域侧面的凹处的剖面形状为半圆形， 但亦可如图32所示，为四角形等其他的形状。图32是显示本发明的其他实施例的剖面图。于硅衬底707上形成氧化膜708，且于氧化膜708上形成信号线706 ；于信号线706上形成岛状半导体，岛状半导体具备
15
n+型扩散层705，位于岛状半导体下部，且连接于信号线；p型杂质添加区域711，邻接于n+型扩散层的上侧；栅极704，隔介绝缘膜连接于p型杂质添加区域；电荷蓄积部703，连接于p型杂质添加区域，且由一旦受光，电荷量便变化的n 型扩散层所构成；以及p+型扩散层702，邻接于p型杂质添加区域与所述n型扩散层的上侧；形成由连接于岛状半导体上部的p+型扩散层的上部的透明导电膜所构成的像素 选择线701 ；所述栅极是以将其一部分配置于在所述p型杂质添加区域的侧壁所形成的剖面 形状为四角形的凹处的内部的方式来形成。p+型扩散层702、与n型扩散层703作为光电转换用光电二极管709发挥功能。 此外，形成氧化膜710作为层间绝缘膜。此外，在实施例中，虽然是使用岛状半导体为属于四角柱形状的固态摄像元 件，但亦可如图33所示，岛状半导体401为属于六角柱形状的固态摄像元件。此外，在实施例中，虽然是显示将岛状半导体为属于四角柱形状的固态摄像元 件对衬底以n行m列(n、m为1以上)排列而成的固态摄像元件行列，但亦可如图34所 示，排列岛状半导体为六角柱形状的固态摄像元件402、403、404而成的第1固态摄像元 件行、及排列岛状半导体为六角柱形状的固态摄像元件405、406、407而成的第2固态摄 像元件行、及排列岛状半导体为六角柱形状的固态摄像元件408、409、410而成的第3固 态摄像元件行是以将垂直像素间距(pitch)取V 3/2倍所得的间隔(水平像素间距HP)来 配置，即，固态摄像元件亦可设计为排列成所谓的蜂巢状的构造的固态摄像元件行列。此外，在实施例中，虽然是使用岛状半导体为四角柱形状的固态摄像元件，但 亦可如图35所示，岛状半导体501为属于圆柱形状的固态摄像元件。本发明提供一种固态摄像元件，具备有信号线，形成于衬底上；岛状半导 体，配置于所述信号线上；以及像素选择线，连接于所述岛状半导体的上部；所述岛状半导体具备第1半导体层，配置于所述岛状半导体的下部，且连接于所述信号线；第2半导体层，邻接于所述第1半导体层的上侧；栅极，隔介绝缘膜连接于所述第2半导体层；电荷蓄积部，连接于所述第2半导体层，且由一旦受光，电荷量便变化的第3半 导体层所构成；以及第4半导体层，邻接于所述第2半导体层与所述第3半导体层的上侧，且连接于 所述像素选择线；所述像素选择线通过透明导电膜来形成；所述栅极的一部分配置于在所述第2半导体层的侧壁所形成的凹处的内部。所述第3半导体层、与所述第4半导体层作为所述光电转换用光电二极管发挥功 能；所述第2半导体层、所述第3半导体层、与所述第4半导体层作为所述放大用晶 体管发挥功能；
所述第1半导体层、所述第2半导体层、所述第3半导体层、与所述栅极作为所 述复位晶体管发挥功能；所述第2半导体层、与所述第1半导体层作为所述二极管发挥功能。现有技术的半导体制造步骤中所使用的铝、铜的金属由于会反射光，因此必须 连接于第4半导体层的侧壁。而通过于像素选择线使用氧化铟锡(ITO)、氧化锌(ZnO)、 氧化锡(Sn02)的透明导电膜，便能够将像素选择线连接于第4半导体层的上部。S卩，通 过使用透明导电膜便能够获得受光部的表面积相对于1像素的表面积的比例为较大的图 像传感器。此外，若将栅极隔介绝缘膜连接第2半导体层的侧壁，1像素的表面积是成为光 电二极管的面积与栅极的面积与元件间的面积的和。而栅极是将其一部分配置于在所述 第2半导体层的侧壁所形成的凹处的内部而成，借此，1像素的表面积成为光电二极管的 面积与元件间的面积的和，而能够获得受光部的表面积相对于1像素的表面积的比例为 较大的图像传感器。在现有技术的CMOS图像传感器中，受光部(光电二极管)的表面积相对于1像 素的表面积的比例为30%。以下，对本发明的图像传感器配置成行列状时的受光部(光 电二极管)的表面积相对于1像素的表面积的比例进行估计。图36是具有四角柱形状 的岛状半导体的本发明的固态摄像元件601、602、603、604、605、606、607、608、609 配置成行列状时的平面图，图37是放大显示一像素的平面图，显示受光部610。F为布 线规则(wiring rule)。使每1像素的表面积为2 y mX2 y m，且使用0.15 u m布线规则 (wiring rale)工艺。受光部(光电二极管)的表面积是1.925 y mX 1.925 y m。具有四角 柱形状的岛状半导体的本发明的图像传感器配置成行列状时的受光部(光电二极管)的表 面积相对于1像素的表面积的比例为92.6%。S卩，由于是以光电二极管的面积来实现图 像传感器的单位像素，因此能够获得受光部的表面积相对于1像素的表面积的比例为较 大的图像传感器。
权利要求
1.一种固态摄像元件，其特征在于，具备有信号线，形成于衬底上；岛状半导 体，配置于所述信号线上；以及像素选择线，连接于所述岛状半导体的上部；所述岛状半导体具备第1半导体层，配置于所述岛状半导体的下部，且连接于所述信号线；第2半导体层，邻接于所述第1半导体层的上侧；栅极，隔介绝缘膜连接于所述第2半导体层；电荷蓄积部，连接于所述第2半导体层，且由一旦受光，电荷量便变化的第3半导体 层所构成；以及第4半导体层，邻接于所述第2半导体层与所述第3半导体层的上侧，且连接于所述 像素选择线；所述像素选择线通过透明导电膜来形成；所述栅极的一部分配置于在所述第2半导体层的侧壁所形成的凹处的内部。
2.如权利要求1所述的固态摄像元件，其特征在于，所述信号线是η+型扩散层，所 述第1半导体层是η+型扩散层，所述第2半导体层是ρ型杂质添加区域，所述第3半导 体层是η型扩散层，所述第4半导体层是ρ+型扩散层。
3.如权利要求2所述的固态摄像元件，其特征在于，所述ρ+型扩散层、与η型扩散 层作为光电转换用光电二极管发挥功能；所述P+型扩散层、η型扩散层、与ρ型杂质添加区域作为放大用晶体管发挥功能；所述第1半导体层的η+型扩散层、ρ型杂质添加区域、η型扩散层、与栅极作为复 位晶体管发挥功能；所述ρ型杂质添加区域、与η+型扩散层作为二极管发挥功能。
4.如权利要求1所述的固态摄像元件，其特征在于，所述岛状半导体是四角柱形状。
5.如权利要求1所述的固态摄像元件，其特征在于，所述岛状半导体是六角柱形状。
6.如权利要求1所述的固态摄像元件，其特征在于，所述岛状半导体是圆柱形状。
7.—种固态摄像器件，其特征在于，是将权利要求1所述的固态摄像元件对衬底以η 行m列排列成行列状而得，n、m为1以上。
8.—种固态摄像器件，其特征在于，是将权利要求4所述的固态摄像元件对衬底以η 行m列排列成行列状而得，n、m为1以上。
9.一种固态摄像器件，其特征在于，是将权利要求6所述的固态摄像元件对衬底以η 行m列排列成行列状而得，n、m为1以上。
10.—种固态摄像器件，其特征在于，是将权利要求1所述的固态摄像元件在衬底上 排列成蜂巢状而得。
11.一种固态摄像器件，其特征在于，是将权利要求5所述的固态摄像元件在衬底上 排列成蜂巢状而得。
12.—种固态摄像器件，其特征在于，是将权利要求6所述的固态摄像元件在衬底上 排列成蜂巢状而得。
13.—种固态摄像元件的制造方法，其特征在于，是权利要求1所述的固态摄像元件 的制造方法，包括以下步骤于硅衬底上形成氧化膜，于氧化膜上形成ρ型硅，于ρ型硅上沉积氮化膜，沉积氧化膜，形成硅柱的光刻胶，对氧化膜、氮化膜进行蚀刻，剥离光刻胶，形成氮化膜掩模、 氧化膜掩模的步骤；对硅进行蚀刻，沉积氮化膜，进行蚀刻，于硅柱侧壁留下为边墙状，利用等方性蚀 刻对硅进行蚀刻，于P型杂质添加区域的侧壁形成凹处的步骤；对硅进行蚀刻，于P型杂质添加区域的侧壁形成具有凹处的岛状半导体，为了防止 离子注入时的离子沟道效应，形成氧化膜，注入磷，进行退火，形成η+型扩散层，形 成信号线用的光刻胶，对氧化膜进行蚀刻，对硅进行蚀刻，形成η+扩散层与信号线的步 骤；剥离光刻胶，剥离氮化膜，剥离氧化膜，沉积氧化膜，进行平坦化，进行回蚀，形 成栅极绝缘膜，沉积多晶硅，进行平坦化，进行回蚀，形成栅极用的光刻胶，对多晶硅 进行蚀刻，形成栅极的步骤；剥离光刻胶，注入磷，形成电荷蓄积部的步骤；沉积氧化膜，进行平坦化，进行回蚀，剥离氮化膜，形成氧化膜，注入硼，进行退 火，形成ρ+型扩散层的步骤；剥离氧化膜，沉积透明导电膜，形成像素选择线用的光刻胶，对透明导电膜进行蚀 刻，剥离光刻胶，形成像素选择线的步骤；以及 形成表面保护膜的步骤。
全文摘要
本发明提供一种图像传感器，其受光部的表面积相对于1像素的表面积的比例为较大。本发明通过一种固态摄像元件来达到上述目的，该固态摄像元件具备有信号线，形成于衬底上；岛状半导体，配置于所述信号线上；以及像素选择线，连接于所述岛状半导体的上部；所述岛状半导体具备第1半导体层，配置于所述岛状半导体的下部，且连接于所述信号线；第2半导体层，邻接于所述第1半导体层的上侧；栅极，隔介绝缘膜连接于所述第2半导体层；电荷蓄积部，连接于所述第2半导体层，且由一旦受光，电荷量便变化的第3半导体层所构成；以及第4半导体层，邻接于所述第2半导体层与所述第3半导体层的上侧，且连接于所述像素选择线；所述像素选择线通过透明导电膜来形成；所述栅极的一部分配置于在所述第2半导体层的侧壁所形成的凹处的内部。
文档编号H01L27/146GK102017151SQ20098011587
公开日2011年4月13日 申请日期2009年5月7日 优先权日2008年5月2日
发明者中村广记, 舛冈富士雄 申请人:日本优尼山帝斯电子株式会社