固态摄像装置的制造方法
【技术领域】
[0001]本发明涉及固态摄像装置。
【背景技术】
[0002]已提出这样一种结构，其电控制CMOS图像传感器中按照行及列方向布置的、各自具有光电转换部的全部多个像素的曝光开始以及曝光结束(全局电子快门)。
[0003]作为用于实现这种全局电子快门功能的结构，日本特开第2008-103647号公报公开了在各像素内具有与光电转换部和浮动扩散部分离的电荷载流子累积部的实施方式。利用该结构，电荷载流子从光电转换部被转移(transfer)到电荷载流子累积部，并且电荷载流子从电荷载流子累积部被转移到浮动扩散部。
【发明内容】
[0004]在日本特开第2008-103647号公报公开的结构中，当光电转换部与电荷载流子累积部之间的电势差小时，存在这种可能性，即在要从光电转换部被转移到电荷载流子累积部的电荷载流子的转移晶体管的栅极下存在的部分电子，可能返回到光电转换部而不被转移到电荷载流子累积部。这降低了从光电转换部到电荷载流子累积部的电荷载流子转移的效率。
[0005]因此，本发明提供一种能够改善从光电转换部到电荷载流子累积部的电荷载流子转移效率的创造性的固态摄像装置。
[0006]根据本发明，提供了一种固态摄像装置，其中多个像素以矩阵形式布局，所述像素各自具有:具有光电转换部的摄像区域、被构造为转移来自所述光电转换部的电荷载流子的第一转移晶体管、所述电荷载流子从所述第一转移晶体管被转移至的电荷载流子累积部、被构造为转移在所述电荷载流子累积部中累积的电荷载流子的第二转移晶体管以及所述电荷载流子从所述第二转移晶体管被转移至的浮动扩散部，所述固态摄像装置包括:具有所述光电转换部、所述电荷载流子累积部以及所述浮动扩散部的有源区，以及具有限定所述有源区的绝缘体的元件隔离区；并且在平面图中，所述有源区在所述第一转移晶体管的栅极下方的所述电荷载流子累积部中的宽度大于所述有源区在所述第一转移晶体管的栅极下方的所述光电转换部中的宽度。
[0007]根据以下(参照附图)对示例性实施例的描述，本发明的其他特征将变得清楚。
【附图说明】
[0008]图1A至图1C例示了根据第一示例性实施例的像素平面图和剖面图。
[0009]图2A至图2D是根据第一示例性实施例的电势剖面图。
[0010]图3是根据第一示例性实施例的剖面图。
[0011]图4A至图4C例示了根据第二示例性实施例的像素平面图以及剖面图。
[0012]图5是根据第二示例性实施例的剖面图。
[0013]图6是根据第三示例性实施例的像素平面图。
[0014]图7A至图7C例示了根据第四示例性实施例的像素平面图以及剖面图。
[0015]图8是根据第四示例性实施例的像素平面图。
[0016]图9A至图9D例示了根据第四示例性实施例的电势剖面图。
[0017]图1OA至图1OC例示了根据第五示例性实施例的像素平面图以及剖面图。
[0018]图1lA至图1lC例示了像素结构以及对应于该像素结构的电势。
【具体实施方式】
[0019]第一示例性实施例
[0020]将参照图1A至图1C到图3来描述根据本发明的第一示例性实施例。应当注意，虽然在下文中将电子用作信号电荷载流子，但是也可以将正空穴用作信号电荷载流子。当电子被用作信号电荷载流子时，第I导电类型为η型，第2导电类型为P型。当空穴被用作信号电荷载流子时，半导体区域的导电类型具有与信号电荷载流子为电子的情况下的导电类型相反的导电类型。
[0021]在以下示例性实施例的描述中，术语“半导体基板表面”是指具有构成像素的半导体区域的半导体基板的主表面。术语“半导体基板”是不仅包括材料基板而且包括具有多个半导体区域的部件的概念。术语“顶部”或“上部”是指接近半导体基板的主表面的方向，术语“底部”或“下部”是指接近与半导体基板的主表面远离的背面的方向，通过这些术语，可以识别预定区域与部件之间的相对位置关系。
[0022]图1A是以平面图的方式例示在固态摄像装置的摄像区域中以矩阵形式布置的多个像素中的一者的图(平面图)。图1B和图1C分别是沿线IB-1B和线IC-1C截取的剖面图。图2Α到图2C是沿图1A中的线I1-1I截取的电势剖面图，图3是沿图1A中的线II1-1II截取的剖面图。
[0023]参照图1Α，像素Pl包括光电转换部2、被构造为转移来自光电转换部2的电荷载流子的第一转移晶体管(包括栅极8)、以及被构造为累积从第一转移晶体管转移的电荷载流子的电荷载流子累积部4。像素Pl还包括被构造为转移来自电荷载流子累积部4的电荷载流子的第二转移晶体管(包括栅极9)，以及被构造为累积从第二转移晶体管转移的电荷载流子的浮动扩散部(下文中，也称为“FD”)6。像素Pl还包括可用于输出来自光电转换部2的电荷载流子的溢出漏极7 (下文中，也称为“0FD”)，以及被构造为向OFD转移电荷载流子的溢出晶体管(包括栅极10)。像素Pl还包括连接到FD 6的复位晶体管(包括栅极11)，以及FD 6和栅极12经由金属线连接到的源跟随器晶体管(包括栅极12)。此外，像素I还包括行选择晶体管13以及信号输出单元14。
[0024]具有光电转换部2、电荷载流子累积部4、FD 6等等的有源区I通过由绝缘体制成的元件隔离区17来限定其范围。元件隔离区17例如可以通过STI (浅沟槽隔离)或LOCOS (硅的局部氧化)来构造。
[0025]在有源区I的元件隔离区17中设置P型区域15。与在第一转移晶体管的栅极8下方的光电转换部中的有源区I的宽度相比，电荷载流子累积部中的有源区I具有的宽度更大。
[0026]接下来，将描述沿图1中的线II1-1II截取的图3中的剖面图。根据本示例性实施例，光电转换部2、电荷载流子累积部4、FD 6以及OFD 7被设置在p型阱22内。p型阱22是通过离子注入或外延生长而在η型基板21的一个主表面上形成的。可以使用P型基板来代替其上具有P型阱22的η型基板21。
[0027]在半导体基板表面上设置:被构造为从光电转换部2向电荷载流子累积部4转移电荷载流子的第一转移晶体管的栅极8、以及被构造为从电荷载流子累积部4向FD 6转移电荷载流子的第二转移晶体管的栅极9。在半导体基板表面上设置:被构造为从光电转换部2向OFD 7转移电荷载流子的溢出晶体管的栅极10。
[0028]根据本示例性实施例，光电转换部2包括η型区域3、η型区域30、ρ型阱22以及P型区域24。
[0029]η型区域3被设置在η型区域30的内部，η型区域3具有与η型区域30接触的下表面。η型区域3具有比η型区域30的杂质浓度更高的杂质浓度。η型区域30与位于η型区域30下方的ρ型阱22 —起形成ρη结。ρ型区域24被设置在η型区域3的半导体基板表面上，并且η型区域3的上表面与ρ型区域24接触。η型区域3上的ρ型区域24形成ρη结。由此，设置了所谓的嵌入型光电二极管，这减少了由抵接基板表面上形成的氧化膜(未例示)的界面结构引起的暗电流。
[0030]根据本示例性实施例，电荷载流子累积部4包括η型区域5、ρ型区域25以及ρ型区域26。
[0031]ρ型区域25被设置在η型区域5上。具有比ρ型阱22的杂质浓度高的杂质浓度的P型区域26被设置在η型区域5的下方。ρ型区域26与η型区域5 —起形成ρη结。当电荷载流子从电荷载流子累积部4被转移到FD 6时，对η型区域5施加反向偏压，并且η型区域5耗尽。当η型区域5耗尽时，耗尽层还扩展到ρ型区域26。耗尽层的扩展量依赖于P型区域26的杂质浓度。因为ρ型区域26的杂质浓度高于ρ型阱22的杂质浓度，所以与仅设置P型阱22的情况相比，可以抑制耗尽层向ρ型区域的扩展，这能够降低用于耗尽的电压。
[0032]在电荷载流子累积部4、第一转移晶体管的栅极8、以及第二转移晶体管的栅极