背面照明型图像传感器及其制造方法

专利名称：背面照明型图像传感器及其制造方法
技术领域：
本发明涉及半导体制造技术，具体地涉及图像传感器及其制造方法，更具体地涉 及背面照明型图像传感器及其制造方法。
背景技术：
在通常的互补金属氧化物半导体(CM0Q图像传感器中，诸如光接收元件单元、数 字控制块和模数转换器的外围电路布置在芯片内的有限区域中。因此，每单位芯片面积中 像素阵列的面积比被限制为约40%。此外，为了获得高品质的图像，像素尺寸被减小。因 此，一个光接收元件所接收到的光量减少，这引起各种问题，诸如因噪声增加导致的图像损失。

发明内容
技术问题因而，本发明旨在解决现有技术中存在的上述问题，且本发明提供了一种背面照 明型图像传感器及其制造方法，其中光从晶片的背面被照射。技术方案根据本发明的一方面，提供了一种背面照明型图像传感器，其包括光接收元件， 形成在第一基板中；层间绝缘层，形成在包括光接收元件的第一基板上；通孔，形成为穿过 层间绝缘层和第一基板且与光接收元件间隔开；间隙壁，形成在通孔的内侧壁上；对准件， 填充通孔；互连层，以多层结构形成在层间绝缘层上，在该多层结构中互连层的最底层的背 面连接到对准件；钝化层，覆盖互连层；焊垫，局部地形成在第一基板的背面上且连接到对 准件的背面；以及滤色器和微透镜，对应于光接收元件形成在第一基板的背面。根据本发明的另一方面，提供了一种制造背面照明型图像传感器的方法，该方法 包括步骤在第一基板中形成光接收元件；在包括光接收元件的第一基板上形成层间绝缘 层；通过局部蚀刻第一基板和层间绝缘层而形成通孔；在通孔的内侧壁上形成间隙壁；形 成对准件以填充通孔；在包括对准件的第一基板上形成具有多层结构的互连层；形成钝化 层，以覆盖互连层；将第二基板接合到钝化层；将对准件的背面暴露于第一基板的背面；在 第一基板的背面上局部地形成焊垫，以使得该焊垫连接到对准件的背面；以及在第一基板 的背面上对应于光接收元件形成滤色器和微透镜。有益效果根据如上所述的本发明，可以获得如下效果。第一，与传统的CMOS图像传感器(正面照明型图像传感器)相比，背面照明型图 像传感器可以从晶片(基板)的背面接收光，从而可以最小化进入光接收元件的光的损失， 由此改善光接收效率。第二，根据本发明的采用背面研磨工艺的背面照明型图像传感器的制造方法，在 基板背面的背面研磨工艺之前具有通孔形状的对准件形成在基板中，并且在背面研磨工艺期间利用对准件来控制背面研磨的目标基板，从而使得背面研磨工艺可以容易地被控制。第三，对准件的前面连接到形成在基板的前面的互连层，而对准件的背面暴露于 基板的背面且连接到焊垫。由此，对准件用作将焊垫连接到互连层的接触插塞，使得焊垫除 了布置在基板的前面之外还可以布置在基板的背面。从而，在封装工艺中可以进行各种设 计。第四，根据本发明，间隙壁形成在通孔的内侧壁上，从而防止泄漏电流从将焊垫连 接到互连层的导电对准件流到第一基板。第五，根据本发明，相对于第一基板具有高蚀刻选择性的间隙壁形成在通孔的内 侧壁上，使得可以保证蚀刻第一基板背面的后续工艺期间的工艺裕度，且可以防止对准件 在蚀刻工艺期间被蚀刻剂损坏。最后，根据本发明，抗光散射层形成在从晶片(基板)背面接收光的背面照明型图 像传感器中，以防止入射到基板背面的光的散射，使得光可以有效地聚集到光电二极管上， 从而改善光接收效率。


根据以下结合附图的详细描述，本发明的以上及其他目标、特征和优点将变得更 明显，附图中图1是示出根据本发明实施例的背面照明型图像传感器的截面图；以及图2到12是示出根据本发明实施例的背面照明型图像传感器的制造步骤的截面 图。
具体实施例方式下面，将参考附图描述本发明的示例性实施例。附图中，为了便于说明，层和区域 的厚度及间隔可能被夸大。当第一层被称为“在”第二层或基板“上”或“之上”时，这可能 意味着第一层直接形成第二层或基板上，或者这可能意味着第三层会存在于第一层与 基板之间。此外，相同的附图标记在整个附图中表示相同的层。此外，附图标记的英文字符 意指利用蚀刻工艺或抛光工艺对相同层进行部分修改。而且，第一导电类型和第二导电类 型意指不同的导电类型，例如，P型和η型。图1是示出根据本发明实施例的背面照明型图像传感器的截面图。为了方便，图 1仅示出CMOS图像传感器的单位像素中的光电二极管和驱动晶体管的栅极电极。参考图1，根据本发明实施例的背面照明型图像传感器具有其中器件晶片和操控 晶片(handle wafer) 200彼此接合的结构。器件晶片包括诸如光电二极管的光接收元件， 操控晶片包括外围电路，诸如数字块和模数转换器。在下面的描述中，器件晶片和操控晶片 将分别被称为第一基板和第二基板。具体地，根据本发明实施例的背面照明型图像传感器包括光接收元件106(例 如，光电二极管)，形成在第一基板100C中；层间绝缘层108A，形成在包括光接收元件106 的第一基板100C上；通孔(110，见图幻，形成为穿过层间绝缘层108A和第一基板100C，而 且与光接收元件106间隔开；间隙壁140，形成在通孔110的内侧壁上；对准件(alignment key) 112，填充通孔110 ；互连层113、116、119和122，以多层结构形成在层间绝缘层108A上，其中互连层113的背面连接到对准件112 ；钝化层124，覆盖互连层113、116、119和122 ； 焊垫125，局部地形成在第一基板100C的背面上且连接到对准件112的背面；以及滤色器 128和微透镜130，对应于光接收元件106形成在第一基板100C的背面上。第一基板100C和第二基板200可以包括体基板(bulk substrate)、外延基板和 绝缘体上硅(SOI)基板之一。考虑到器件的特性，第一基板100C可以包括其中堆叠半导体 层、掩埋氧化物层和半导体层的SOI基板，而第二基板200可以包括相对较便宜的体基板。间隙壁140阻挡从对准件112流到第一基板100C的泄漏电流。此外，间隙壁140 确保背面蚀刻工艺期间的蚀刻裕度(etching margin)，该背面蚀刻工艺在第一基板100C 的背面研磨工艺之后对第一基板100C实施，并且间隙壁140防止对准件112被蚀刻工艺中 所使用的蚀刻剂损坏。间隙壁140可以包括氮化物层，与氧化物层相比其相对于第一基板 100C(即，硅基板)具有较高的蚀刻选择性。多个对准件112被提供。多个对准件112连接到一个焊垫125。对准件112的前 面连接到互连层113、116、119和122中的互连层113，以将信号(电压)从焊垫125传输到 互连层113、116、119和122。对准件112可以利用导电材料例如金属或合金来形成。此外， 对准件112可以形成为圆形、椭圆形或多边形(三角形、矩形、五边形等)。对对准件112的 数量和尺寸(宽度)也没有限制。此外，根据本发明实施例的背面照明型图像传感器还可以包括屏障层(block layer) 141，其形成在通孔110的内表面上以围绕对准件112的外壁。屏障层141可以包括 选自由 Ti、TiN, Ta、TaN, AlSiTiN, NiTi、TiBN, ZrBN, TiAlN, TiB2, Ti/TiN 和 Ta/TaN 构成的 组中的一种。此外，根据本发明实施例的背面照明型图像传感器还可以包括粘合层(未示出)， 其形成在通孔110的内表面上且在屏障层141与间隙壁140之间。粘合层改善屏障层141 和间隙壁140之间的粘附力，并且当间隙壁140包括氮化物层时粘合层可以包括氧化物层。而且，根据本发明实施例的背面照明型图像传感器还可以包括抗光散射层U6A， 其形成在第一基板100C的包括焊垫125的背面上。抗光散射层126A可以利用具有不同折 射率的材料而制备为多层结构。例如，抗光散射层126A可以包括氧化物层和氮化物层的堆 叠层，诸如氧化物/氮化物层或氮化物/氧化物层，或者可以包括氧化物层和含碳层(SiC) 的堆叠层，诸如氧化物/SiC层或SiC/氧化物层。在这种情况下，氧化物层可以包括选自 由硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、未掺杂硅酸盐玻璃 (USG)、四乙基原硅酸盐(TEOS)和高密度等离子体(HDP)构成的组中的一种。氮化物层可 以包括硅氮化物(SixNy，其中χ和y是自然数)层或硅氮氧化物(SixOyNz，其中χ和y是自 然数)层。此外，氮化物层可以包括N-H键比Si3N4多的富N-H氮化物层，其中在硅氮化物 层中Si3N4以相对稳定的状态结合。此外，氮化物层或SiC形成为具有较薄的厚度。氧化物 层可以具有大约1000A到大约10000A的厚度，氮化物层或SiC可以具有大约100A到大约 5000A的厚度。而且，根据本发明实施例的背面照明型图像传感器还包括多个晶体管，用于传输 和处理(放大)在光电二极管106中收集的光信号。例如，在这些晶体管当中，驱动晶体管 包括形成在第一基板100C与层间绝缘层108A之间的栅极电极104、形成在暴露在栅极电极 104两侧的第一基板100C中的源极和漏极区域107。
下面将描述根据本发明实施例的背面照明型图像传感器的制造方法。图2到12是图解根据本发明实施例的背面照明型图像传感器的制造过程的截面 图。在以下的描述中，将描述SOI基板以作为示例。参考图2，制备第一基板100，例如为SOI基板。SOI基板包括第一半导体层100_1、 掩埋氧化物层100-2和第二半导体层100-3。第二半导体层100-3可以掺杂为第一导电类 型或第二导电类型。例如，第二半导体层100-3掺杂为第一导电类型。此外，掩埋氧化物层 100-2可以具有大约500A到大约10000A的厚度，第二半导体层100-3可以具有大约I μ m 到大约10 μ m的厚度。隔离层101局部地形成在第一基板100中。隔离层101可以通过浅沟槽隔离(STI) 工艺或硅的局部氧化(LOCOS)工艺而形成。然而，优选隔离层101通过如图加所示的适于 高度集成的STI工艺形成。如果采用STI工艺，则隔离层101可以被制备为高密度等离子 体(HDP)层或者HDP层和电介质上旋涂(S0D，spin on dielectric)层的堆叠层，其中HDP 层甚至在高的纵横比时也具有优良的间隙填充特性。栅极绝缘层102和栅极导电层103形成在第一基板100上，且被蚀刻以形成驱动 晶体管的栅极电极104。尽管未示出，但也可以形成构建CMOS图像传感器的单位像素的传 输晶体管、复位晶体管和选择晶体管的栅极电极。间隙壁105可以形成在栅极电极104的两个侧壁上。间隙壁105可以包括氧化物
层、氮化物层或其堆叠层。在形成间隙壁105之前，掺杂为第二导电类型的轻掺杂漏极(LDD)区域(未示出) 还可以挨着栅极电极104的两侧形成在第一基板100中。对第一基板100进行离子注入工艺，以形成光电二极管106(光接收元件)。光电 二极管106以低浓度掺杂为第二导电类型。以高浓度掺杂为第二导电类型的源极和漏极区域107挨着间隙壁105两侧形成在 第一基板100中。源极和漏极区域107具有比LDD区域和光电二极管106高的掺杂浓度。为了防止光电二极管106的表面噪声，掺杂为第一导电类型的掺杂区域(未示出) 还可以形成为覆盖光电二极管106的上表面。尽管已经描述了顺次形成栅极电极104、间隙壁105、光电二极管106以及源极和 漏极区域107，但形成顺序可以根据制造工艺而适当地改变。层间绝缘层108形成为覆盖包括栅极电极104、间隙壁105、光电二极管106和 源极和漏极区域107的第一基板100。层间绝缘层108可以包括氧化物层，例如含硅的层 (SiO2)。更具体地，层间绝缘层108可以包括选自由BPSG、PSG、BSG、USG、TEOS和HDP层构 成的组中的一种或者这些层的堆叠层。此外，层间绝缘层108可以包括通过旋涂工艺沉积 的诸如SOD层的层。参考图3，进行蚀刻工艺，以局部地蚀刻层间绝缘层108，从而形成暴露源极和漏 极区域107的接触孔109。蚀刻工艺可以通过干法蚀刻工艺或湿法蚀刻工艺进行。干法蚀 刻工艺是优选的，这是因为层间绝缘层108可以形成为具有垂直的蚀刻表面。层间绝缘层108和第一基板100被局部蚀刻。下面，被蚀刻的层间绝缘层108和 被蚀刻的第一基板100分别被称为层间绝缘层108A和第一基板100A。由此，形成从层间绝 缘层108A延伸到第一半导体层100-1A的通孔110。可以以矩阵形式提供多个通孔110。
更具体地，通孔110具有大约88°到大约90°的垂直角并距层间绝缘层108A的 上表面具有大约20000A以下的深度，优选具有大约4000A到大约20000A的深度。更优 选地，通孔Iio具有距半导体层ιοο-3Α的上表面大约1000A到大约10000A的深度。此 外，通孔110具有大约2. Ομπι以下的临界尺寸(CD, critical dimension)，优选具有大约 Ι.Ομπι到大约2. Oym的临界尺寸。而且，通孔110具有大约1. 6 μ m以下的底部宽度，优 选具有大约1. 0 μ m到大约1. 6 μ m的底部宽度。当提供多个通孔110时，优选它们的角偏 差、深度偏差和宽度偏差等于或小于4%。此外，对于通孔110的数量和形状没有限制。具 体地，通孔110可以形成为各种形状，例如圆形或多边形(三角形、矩形、五边形、八边形等) 形状。同时，不限制接触孔109和通孔110的形成顺序。接触孔109可以在通孔110形 成之后形成。此外，接触孔109和通孔110可以利用同一等离子体蚀刻设备原位形成。例如，通孔110可以利用干法蚀刻工艺以两个步骤来形成。第一步骤是蚀刻层间绝缘层108A。该蚀刻工艺在层间绝缘层108A相对于光致抗 蚀剂图案(未示出)的蚀刻选择性为5 1到2 1，优选为2. 4 1的条件下进行。此 外，蚀刻速率在大约7000 A/分钟到大约8000 A/分钟的范围内，优选为大约7200A/分 钟。例如，该蚀刻工艺在这样的条件下进行压力范围为从大约IOOmTorr到大约200mTorr， 电源功率(source power)的范围为从大约100W到大约2000W。氟化碳化合物例如CHF3或 CF4用作源气体(source gas)，氩(Ar)可以添加到源气体中以增加蚀刻速度和蚀刻各向异 性。CHF3的流速在大约kccm到大约200sccm的范围内，CF4的流速在大约20sccm到大约 200sccm的范围内，Ar的流速在大约IOOsccm到大约2000sccm的范围内。第二步骤是蚀刻第一基板100A。在第二步骤中，蚀刻速率在大约1000 A/分钟到 大约3000 A/分钟的范围内，优选为大约2000 A/分钟。蚀刻工艺可以在这样的条件下 进行压力范围为从大约15mTorr到大约30mTorr，电源功率(RF功率)范围为从大约400W 到大约600W，而用于改善离子准直度的偏压功率(bias power)在从大约80W到大约120W 的范围内。SF6和&用作源气体。SF6的流速在从大约kccm到大约200SCCm的范围内，O2 的流速在从大约Isccm到大约IOOsccm的范围内。在第二步骤中，蚀刻工艺可以进行为蚀刻掩埋氧化物层100-2的一部分，或者蚀 刻掩埋氧化物层100-2A以及第一半导体层100-1的一部分。在前者的情况下，掩埋氧化物 层100-2可以被过蚀刻大约IOOA到大约4000 A。下面，被蚀刻的掩埋氧化物层ιοο-2及被 蚀刻的第一半导体层100-1分别被称为掩埋氧化物层100-2A和第一半导体层100-1A。参考图4，间隙壁140形成在通孔(110，见图3)的内侧壁上。通过沿通孔110的 内表面在层间绝缘层108A上沉积氮化物层并进行回蚀刻工艺(etch-back process)，间隙 壁140选择性地仅形成在通孔110的内侧壁上。此时，优选地，间隙壁140不形成在接触孔 (109，见图幻中。为此，在形成接触孔109之前形成通孔110，然后形成间隙壁140。备选 地，在形成接触孔109之后，光致抗蚀剂图案形成为覆盖接触孔109，然后形成间隙壁140。屏障层141可以形成在接触孔109和通孔110的内表面上。屏障层可以包括选自 由 Ti、TiN、Ta、TaN、AlSiTiN、NiTi、TiBN、&BN、TiAlN、Ti& 及其堆叠层构成的组中的一种。 例如，屏障层可以包括Ti/TiN和Ta/TaN之一。为了最小化接触孔109和通孔110的宽度 的减小，屏障层141利用具有优秀的台阶覆盖性的原子层沉积(ALD)工艺形成为具有大约100A以下的厚度，优选为大约50 A到大约100 A。此外，屏障层141可以利用金属有机化学 气相沉积(MOCVD)工艺或物理气相沉积(PVD)工艺形成。同时，在形成屏障层141之前，粘合层(未示出)可以沿通孔110的内表面形成在 间隙壁140上。粘合层包括氧化物层。导电材料填充在接触孔109和通孔110中，以形成接触插塞111和对准件112。导 电材料可以包括选自由铜(Cu)、钼(Pt)、钨(W)、铝(Al)及其合金构成的组中的一种。然 而，导电材料不限于此，而是包括具有导电性的任何金属或金属合金。例如，当钨(W)用作 导电材料时，采用化学气相沉积(CVD)工艺或ALD工艺。当铝(Al)用作导电材料时，采用 CVD工艺。当铜(Cu)用作导电材料时，采用电镀工艺或CVD工艺。同时，接触插塞111和对准件112可以如上所述同时形成。此外，对准件112可以 在形成接触插塞111之后形成，反之亦然。当接触插塞111和对准件112不同时形成时，它 们可以由彼此不同的材料形成。例如，接触插塞111由掺杂杂质的多晶硅形成，而对准件 112由上述导电材料形成。下面将描述用于形成接触插塞111和对准件112的工艺。沉积掺杂杂质的多晶硅 或上述导电材料以填充接触孔109，并且进行回蚀刻工艺或化学机械抛光(CMP)工艺以形 成填充接触孔109的接触插塞111。沉积导电材料以填充通孔110，并进行回蚀工艺或CMP 工艺以形成填充通孔110的对准件112。参考图5，形成多个互连层113、116、119和122、多个接触插塞115、118和121以 及多个层间绝缘层114、117、120和123。例如，在多个互连层113、116、119和122中，互连 层113的一部分被电分离且连接到接触插塞111，而该互连层113的另一部分连接到对准件 112。互连层113、116、119和122利用沉积工艺和蚀刻工艺被形成。互连层113、116、 119和122由导电材料形成，例如由金属或包含至少两种金属的金属合金形成。优选地，互 连层113、116、119和122由铝(Al)形成。接触插塞115、118和121通过镶嵌工艺形成在 层间绝缘层114、117、120和123中。为了电连接垂直堆叠的互连层113、116、119和122， 接触插塞115、118和121由导电材料形成，例如由掺杂杂质的多晶硅、金属或包含至少两种 金属的金属合金形成。优选地，接触插塞115、118和121由钨(W)形成。层间绝缘层114、 117、120和123可以包括选自由BPSG、PSG、BSG、USG、TEOS和HDP构成的组中的一种，或者 可以包括其中至少两层的堆叠层。此外，层间绝缘层114、117、120和123可以利用CMP工 艺被平坦化。对互连层113、116、119和122以及接触插塞115、118和121的层数和结构没有限 制。互连层和接触插塞的数量和结构可以根据器件设计而以各种方式改变。钝化层IM形成在层间绝缘层123上。钝化层IM可以包括选自由BPSG、PSG、 BSG、USG、TEOS和HDP构成的组中的一种。优选地，钝化层IM利用TEOS或HDP形成为厚 度为大约1000A到大约40000 A。此外，钝化层1 可以包括氮化物层或氧化物层和氮化 物层的堆叠层。对钝化层IM进行平坦化工艺。该平坦化工艺可以利用CMP工艺进行。可以进行热处理工艺以使钝化层IM致密。该热处理工艺可以利用加热炉通过退 火工艺来进行。
参考图6，通过图2到5的工艺制造的第一基板100A接合到第二基板200。该接
合工艺采用氧化物/氧化物接合、氧化物/硅接合、氧化物/金属接合、氧化物/粘合剂/ 氧化物接合或氧化物/粘合剂/硅接合来进行。例如，氧化物/氧化物(形成在第二基板200上)接合和氧化物/硅(硅基板) 接合用于在利用A或队的等离子体处理和水处理之后接合两个基板。除了在水处理之后 接合两个基板的方法之外，这两个基板可以在采用胺的化学处理后彼此接合。在氧化物/ 金属(形成在第二基板200上)接合的情形下，金属层可以由诸如钛(Ti)、铝(Al)、铜(Cu) 等的金属形成。在氧化物/粘合剂/氧化物接合和氧化物/粘合剂/硅接合的情形下，粘 合件可以采用苯并环丁烷(BCB)。参考图7，进行背面研磨工艺以研磨第一基板(图5中的100A)的背面。在对准件 112形成为穿过掩埋氧化物层100-2A的情况下，对准件112通过直到掩埋氧化物层100-2A 的背面研磨工艺而暴露。在该工艺期间，掩埋氧化物层100-2A可以去除预定的厚度。而且， 在对准件112形成为不穿过掩埋氧化物层100-2A的情况下，也就是，在对准件112以预定 的深度延伸进入掩埋氧化物层100-2A的情况下，掩埋氧化物层100-2A可以被整体或部分 去除以暴露对准件112。备选地，掩埋氧化物层100-2A也可以通过独立的蚀刻工艺而被蚀 刻。在背面研磨工艺之后进行蚀刻工艺，以去除保留在掩埋氧化物层100-2A上的半 导体层100-1A。该蚀刻工艺可以利用干法蚀刻工艺或湿法蚀刻工艺而进行。优选地，该蚀 刻工艺利用湿法蚀刻工艺进行。当采用湿法蚀刻工艺时，间隙壁140用作蚀刻屏障层。为 此，湿法蚀刻工艺在间隙壁140和半导体层100-1A之间的蚀刻选择性较高的条件下进行。参考图8，电连接到对准件112背面的多个焊垫125形成在掩埋氧化物层100-2A 的背面上。焊垫125可以由导电材料例如金属或包含至少两种金属的合金形成。优选地， 焊垫125由铝(Al)形成。此外，各个焊垫125可以形成为连接到以矩阵形式布置的对准件 112。参考图9，掩埋氧化物层100-2A的与光电二极管106重叠的部分被蚀刻且被去除。 也就是，掩埋氧化物层100-2A被局部去除，以使得掩埋氧化物层100-2A不存在于重叠光电 二极管106的区域中。下面，被蚀刻的掩埋氧化物层100-2A被称为掩埋氧化物层100-2B。 由此，半导体层100-3A的与上述重叠区域对应的部分被暴露。参考图10，抗光散射层1 形成在焊垫125、半导体层100-3A和掩埋氧化物层 100-2B上。抗光散射层1 可以具有多层结构，其中堆叠具有不同折射率的材料。例如， 抗光散射层1 可以包括氧化物层和氮化物层的堆叠层，诸如氧化物/氮化物层或氮化物 /氧化物层，或者可以包括氧化物层和含碳层(SiC)的堆叠层，诸如氧化物/SiC层或SiC/
氧化物层。氧化物层可以包括选自由TEOS、USG、HDP、BSG、PSG和BPSG构成的组中的一种。氮 化物层可以包括硅氮化物(SixNy，其中χ和y是自然数)层或者硅氧氮化物(SixOyNz，其中 χ禾口 y是自然数)层。此外，氮化物层可以包括N-H键比Si3N4多的富N-H氮化物层，其中 在硅氮化物层中Si3N4以相对稳定的状态结合。在形成富N-H氮化物层时，硅烷气体(SiH4) 与氨气(NH3)的流速比(SiH4 NH3)在大约1 1到大约1 20的范围内，优选为大约 1 10。
此外，氮化物层或SiC形成为较薄。氧化物层可以具有大约1000 A到大约 10000 A的厚度，氮化物层或SiC可以具有大约100 A到大约5000 A的厚度。而且，具有多层结构的抗光散射层126的沉积工艺可以在同一腔室中原位进行， 以增加稳定性且减少制造工艺的处理时间。如果无法进行原位工艺，则沉积工艺可以在不 同的腔室中非原位地进行。参考图11，钝化层127可以形成在抗光散射层1 上。钝化层127可以包括绝缘 材料例如氧化物。钝化层127可以被局部蚀刻，以暴露抗光散射层126的在焊垫125上的部分。滤色器1 和微透镜130可以顺次形成在与光电二极管106重叠的钝化层127上。 平坦化层1 可以作为覆层(OCL，over-coating layer)形成在钝化层127与滤色器1 之间以及滤色器1 与微透镜130之间。平坦化层1 可以由有机材料形成。低温氧化物(LTO)层131可以形成在微透镜130、抗光散射层126以及钝化层127 上。参考图12，LTO层131A和抗光散射层126A被局部蚀刻，使得焊垫125被全部或部 分暴露以用于配线接合。第一基板100C和第二基板200通过封装工艺被封装。封装工艺包括配线接合工 艺和划片工艺。配线接合工艺通过利用配线将焊垫125接合到外部芯片来实现。在本发明的实施例中，已经描述了 CMOS图像传感器以作为示例。然而，本发明可 以应用于采用背面照明方法及三维集成器件的图像传感器。尽管为了说明的目的已经描述 了本发明的示例实施例，但本领域的技术人员应该理解的是，各种修改、添加和部分结合都 是可以的，且不脱离如所附权利要求书所公开的本发明的范围和精神。
权利要求
1.一种背面照明型图像传感器，包括 光接收元件，形成在第一基板中；层间绝缘层，形成在包括所述光接收元件的所述第一基板上；通孔，形成为穿过所述层间绝缘层和所述第一基板并且与所述光接收元件间隔开；间隙壁，形成在所述通孔的内侧壁上；对准件，填充所述通孔；互连层，以多层结构形成在所述层间绝缘层上，在该多层结构中所述互连层的最底层 的背面连接到所述对准件； 钝化层，覆盖所述互连层；焊垫，局部地形成在所述第一基板的背面上且连接到所述对准件的背面；以及 滤色器和微透镜，对应于所述光接收元件而形成在所述第一基板的所述背面上。
2.如权利要求1所述的背面照明型图像传感器，还包括沿所述通孔的内表面形成在所 述间隙壁与所述对准件之间的屏障层。
3.如权利要求2所述的背面照明型图像传感器，还包括形成在所述屏障层与所述间隙 壁之间的粘合层。
4.如权利要求2所述的背面照明型图像传感器，其中所述屏障层包括选自由Ti、TiN, Ta、TaN, AlSiTiN, NiTi, TiBN, ZrBN, TiAlN, TiB2, Ti/TiN 和 Ta/TaN 组成的组中的一种。
5.如权利要求3所述的背面照明型图像传感器，其中所述粘合层包括氧化物层。
6.如权利要求1或5所述的背面照明型图像传感器，其中所述间隙壁包括相对于所述 第一基板具有高蚀刻选择性的氮化物层。
7.如权利要求1到3之一所述的背面照明型图像传感器，还包括形成在所述第一基板 的所述背面与所述滤色器之间的抗光散射层。
8.如权利要求7所述的背面照明型图像传感器，其中所述抗光散射层采用具有不同折 射率的材料形成为多层结构。
9.如权利要求8所述的背面照明型图像传感器，其中所述多层结构包括氧化物层和氮 化物层的堆叠层或者氧化物层和含碳层的堆叠层。
10.如权利要求9所述的背面照明型图像传感器，其中所述含碳层包括SiC层。
11.如权利要求1到3之一所述的背面照明型图像传感器，其中所述对准件包括导电材料。
12.如权利要求1到3之一所述的背面照明型图像传感器，其中提供多个所述对准件。
13.如权利要求1到3之一所述的背面照明型图像传感器，还包括接合到所述钝化层的第二基板。
14.如权利要求1到3之一所述的背面照明型图像传感器，其中所述第一基板包括选自 由体基板、外延基板和绝缘体上硅基板构成的组中的一种。
15.如权利要求14所述的背面照明型图像传感器，其中所述对准件形成为穿过所述绝 缘体上硅基板的掩埋氧化物层。
16.一种背面照明型图像传感器的制造方法，所述方法包括步骤 在第一基板中形成光接收元件；在包括所述光接收元件的所述第一基板上形成层间绝缘层；通过局部蚀刻所述第一基板和所述层间绝缘层而形成通孔；在所述通孔的内侧壁上形成间隙壁；形成对准件以填充所述通孔；在包括所述对准件的所述第一基板上形成具有多层结构的互连层；形成钝化层，以覆盖所述互连层；将第二基板接合到所述钝化层；在所述第一基板的背面暴露所述对准件的背面；在所述第一基板的所述背面上局部地形成焊垫，以使得所述焊垫连接到所述对准件的 所述背面；以及在所述第一基板的所述背面上对应于所述光接收元件而形成滤色器和微透镜。
17.如权利要求16所述的方法，还包括在形成所述间隙壁之后沿所述通孔的内表面形 成屏障层的步骤。
18.如权利要求17所述的方法，还包括在形成所述屏障层之前沿所述通孔的所述内表 面形成粘合层的步骤。
19.如权利要求16所述的方法，其中所述屏障层包括选自由Ti、TiN、Ta、TaN、AlSiTiN、 NiTi、TiBN、ZrBN, TiAIN、TiB2, Ti/TiN 和 Ta/TaN 构成的组中的一种。
20.如权利要求19所述的方法，其中所述粘合层包括氧化物层。
21.如权利要求20所述的方法，其中所述间隙壁包括相对于所述第一基板具有高蚀刻 选择性的氮化物层。
22.如权利要求16到18之一所述的方法，还包括在形成所述焊垫之后在所述第一基板 的所述背面上形成抗光散射层的步骤。
23.如权利要求22所述的方法，其中所述抗光散射层采用具有不同折射率的材料形成 为多层结构。
24.如权利要求23所述的方法，其中所述多层结构包括氧化物层和氮化物层的堆叠层 或者氧化物层和含碳层的堆叠层。
25.如权利要求24所述的方法，其中所述含碳层包括SiC层。
26.如权利要求16到18之一所述的方法，其中所述对准件包括导电材料。
27.如权利要求16到18之一所述的方法，其中提供多个所述对准件。
28.如权利要求16到18之一所述的方法，其中所述第一基板包括选自由体基板、外延 基板和绝缘体上硅基板构成的组中的一种。
29.如权利要求28所述的方法，其中所述对准件形成为穿过所述绝缘体上硅基板的掩 埋氧化物层。
30.如权利要求28所述的方法，其中暴露所述对准件的所述背面的步骤包括背面研磨所述绝缘体上硅基板的背面；以及蚀刻所述掩埋氧化物层，以暴露所述对准件的所述背面。
31.如权利要求16到18之一所述的方法，还包括在形成所述焊垫之后去除形成在与所 述光接收元件对应的区域上的所述掩埋氧化物层的步骤。
32.如权利要求16到18之一所述的方法，还包括在形成所述滤色器和所述微透镜之后 封装所述第一基板和所述第二基板的步骤。
全文摘要
本发明提供一种从晶片背面照射光的背面照明型图像传感器及其制造方法。为此，本发明提供的背面照明型图像传感器包括光接收元件，形成在第一基板中；层间绝缘层，形成在包括光接收元件的第一基板上；通孔，与光接收元件间隔开且形成为穿过层间绝缘层和第一基板；间隙壁，形成在通孔的内壁上；对准件，形成为容纳在通孔中；配线层，在层间绝缘层上形成为多个层，且该多个层的最底层的背表面连接到对准件；保护层，形成为覆盖配线层；焊垫，局部地形成在第一基板的背表面上且连接到对准件的背表面；以及滤色器和微透镜，对应于光接收元件形成在第一基板的背表面上。
文档编号H01L27/146GK102119442SQ200980131173
公开日2011年7月6日 申请日期2009年6月10日 优先权日2008年6月11日
发明者表成奎 申请人:科洛司科技有限公司