专利名称：具有低串扰及高红色灵敏度的图像传感器的制作方法
技术领域：
本发明大体涉及图像传感器，且尤其(但非穷尽地)涉及具有低串扰及高红色灵敏度的CMOS图像传感器。
背景技术：
图像传感器已变得普遍存在。在数字静物相机、蜂窝电话、安全相机以及医学、汽车及其它应用中广泛地使用图像传感器。用于制造图像传感器(且特别是互补金属-氧化物-半导体(“CMOS”)图像传感器(“CIS”))的技术已持续以很大的速度提升。例如，更高分辨率与更低功耗的需求已助长了这些图像传感器进一步的小型化与集成。图像传感器中串扰是严重的问题。对于串扰，有三个分量a)光学串扰；b)光谱串扰；及c)电串扰。光学串扰起因于脱离金属线并在覆盖CIS阵列的金属叠层中的介电层之间的界面处的光的衍射与/或散射。光谱串扰由彩色滤光器对于其目标通频带以外波长的有限(非零)透射率而产生，诸如穿过红色滤光器的绿光与蓝光波长的有限透射率。电串扰的一种形式是在半导体外延层深处中形成的光生电荷载流子的横向漂移 (例如，光生电子)。随这些光生电荷载流子增加，光生电荷载流子可横向地漂移且最终在相邻像素的光电二极管(“PD”)区域中被采集。图像浮散(blooming)是电串扰的另一形式，其特征为当PD区域的电荷载流子变得充满或饱和时电荷载流子横向扩散。一般主要在高光环境中遭受到图像浮散。在饱和PD区域附近产生的光载流子不被采集，且因此仍自由地横向扩散至相邻像素中。图像浮散导致静物图像中的边缘模糊以及移动图像中的条痕 (streaking)。电串扰的两种形式都归因于在一像素内产生的电荷载流子被一相邻像素采集。图1示出常规CIS阵列100，其包含易受电串扰影响的三个彩色像素(红、绿及蓝)。CIS阵列100的每一 PD区域105由三维p-n结组成，该p-n结为N掺杂硅在中间由P 掺杂硅包围着。撞击在该PD区域105上的光子在硅中被吸收，形成光生电子-空穴对。在 P-n结的耗尽区中产生的电子-空穴对被有效地分开，且电子被采集在N型区域中，以供后续在信号读出期间透过传递晶体管传递。然而，在耗尽区外产生的电子-空穴对未有效地分开，且具有扩散至相邻像素的更高的可能性，导致降低灵敏度与更高串扰。该现象对于小像素尺寸更显著。
参考以下附图描述本发明的非限制性以及非穷尽性实施例，其中贯穿各附图，除非另有相反指定，相似附图标记指示相似部分。图1 (现有技术)是常规CMOS图像传感器(“CIS”)阵列的三个邻近彩色像素的一部分的截面图。图2是示出根据本发明一实施例的成像系统的功能框图。图3是根据本发明第一实施例的具有低串扰以及高红色灵敏度的CIS阵列的三个邻近彩色像素的一部分的截面图。图4是根据本发明第二实施例的具有低串扰以及高红色灵敏度的CIS阵列的三个邻近彩色像素的一部分的截面图。图5是根据本发明第三实施例的具有低串扰以及高红色灵敏度的CIS阵列的三个邻近彩色像素的一部分的截面图。图6是根据本发明一实施例示出CIS阵列内两个像素的样本像素电路的电路图。
具体实施例方式本文描述用于具有低串扰与高红色灵敏度的CMOS图像传感器(“CIS”)的装置及系统的实施例。下文描述中提出众多特定细节，以提供对实施例的彻底的理解。然而本领域普通技术人员将意识到，本文描述的技术可在没有特定细节之一或多个的情况下实践， 或者以其它方法、组件、材料等实践。在其它实例中，并未详细示出或描述众所周知的结构、 材料或操作，以避免模糊某些方面。贯穿本说明书引用的“一项实施例”或“一实施例”意指结合实施例一起描述的特殊的特征、结构或特性包括在本发明的至少一项实施例中。因此，贯穿本说明书多处出现的短语“在一项实施例中，，或“在一实施例中，，并不必全都指代相同的实施例。此外，可在一项或多项实施例中，以任意适当的方式组合特殊的特征、结构或特性。图2是示出根据本发明一实施例的成像系统200的功能框图。成像系统200的所示实施例包含具有低串扰以及高红色灵敏度的CIS阵列205、读出电路210、功能逻辑215 及控制电路220。CIS阵列205是图像传感器或像素(例如，像素P1、P2…、Pn)的二维(“2D”)阵列。在一项实施例中，每个像素是正面照亮的互补金属-氧化物-半导体(“CMOS”)成像像素。CIS阵列205包含彩色滤光器图案，诸如红色、绿色与蓝色加色滤光器(例如，RGB、 RGBG或GRGB)的拜尔(Bayer)图案或马赛克；青色、洋红色、黄色与基调(黑色)减色滤光器(例如，CMYK)的彩色滤光器图案；该两者滤光器的组合；或其它。如所示，每个像素排列到一行(例如，行Rl至Ry)与一列(例如，列Cl至Cx)中以获取人、地方或物体的图像数据，接着，图像数据可用于呈现人、地方或物体的2D图像。在每个像素已经获取其图像数据或图像电荷之后，图像数据由读出电路210读出，并传递至功能逻辑215。读出电路210可包含放大电路、模数转换电路(“ADC”)或其它。功能逻辑215可简单地储存图像数据或甚至经由图像处理器通过应用后图像效果(例如，图像压缩、裁剪、旋转、移除红眼、调整亮度、调整对比度或其它)来操纵图像数据。在一项实施例中，读出电路210可沿着读出列线每次读出一行图像数据(示于图中)，或可使用多种其它技术读出图像数据(图中未示)，诸如列读出、串行读出，或同步完全并行读出所有像素。控制电路220耦合至CIS阵列205以控制CIS阵列205的操作特性。例如，控制电路220可产生快门信号以控制图像获取。在一项实施例中，快门信号是全局快门信号，用于同步启用CIS阵列205中的所有像素，以在单个获取窗同步捕获其各自的图像数据。在另一实施例中，快门信号是卷帘式快门(rolling shutter)信号，由此在连续获取窗期间循序地启用各行、列或组的像素。
图3是根据本发明第一实施例的具有低串扰以及高红色灵敏度的CIS阵列中的三个邻近彩色像素300的一部分的截面图。彩色像素300(例如，红色像素300A、绿色像素 300B与蓝色像素300C)代表图2所示像素的一项可能的实施方案。CIS阵列的所示部分包含衬底310、外延(“印i”)层315、深掺杂区域320、转换外延层325、光敏区域330、钉扎层 335、彩色滤光器340 (例如，红色滤光器340A、绿色滤光器340B与蓝色滤光器340C)、浅沟槽隔离(“311”)345、？阱；350、及深？阱；355。在所示实施例中，衬底310是经高度掺杂N型硅。在衬底310的顶部形成较轻的 N掺杂外延层315。P型外延层325在外延层315上方。在一项实施例中，外延层325最初生长为N型外延层315的一部分，且接着经适宜的P型掺杂而转换成P型外延层。像素300 包含置于P型转换外延层325内的N型光敏区域330，以对于每个像素300产生p-η结光电二极管。在一些实施例中，P型钉扎层335形成在光敏区域330的顶部上方以钝化表面并减少表面缺陷。彩色滤光器340在像素300顶部上方置成一图案(例如，拜尔马赛克)以建立彩色滤光器阵列且将每个像素300指定为红色、绿色或蓝色像素(在CMY彩色滤光器阵列的情况下为洋红色、黄色或青色)。在一项实施例中，彩色滤光器340由着色的聚合体材料制造。通常，在金属叠层(图中未示)上制造彩色滤光器340，以便在CIS阵列205顶部上方路由信号线，但在微透镜阵列(图中未示)下方以用于将穿过金属叠层中的孔径的光聚焦在光敏区域330上。用STI 345,P阱350及深P阱355使彩色像素300的所示部分相互电隔离。P阱 350与深P阱355产生势垒以阻止邻近像素之间的光生电荷载流子的横向迁移。在一项实施例中，P阱350与深P阱355是比周围转换外延层325具有更高掺杂浓度的P掺杂区域。图3示出CIS阵列的掺杂布置，CIS阵列具有置于N型衬底310上的N型外延层 315。N型衬底310与外延层315通过在转换外延层325内的深处产生的光生电荷载流子有机会迁移至周围像素之前吸引并诱捕光生电荷载流子(例如，电荷载流子360)来帮助防止串扰。在一项实施例中，外延层315约1微米至5微米厚。具有较长波长的光子比更短波长的对应光子趋向于更深地穿透至转换外延层 325，从而产生更靠近N型外延层315的电子-空穴对。因而，N型外延层315的存在可导致对于较长波长的灵敏度降低，因为这些深光生电荷载流子被下拉至N型外延层315的可能性高于被采集至光敏区域330中的可能性。据此，深掺杂区域320置于配置成捕获更长波长光的那些像素(例如，可见光谱图像传感器的红色或洋红色像素)之下。深掺杂区域320 被掺杂以具有与转换外延层325相同的掺杂类型(例如，都为P型掺杂)。有效地，深掺杂区域320在红色像素300A之下延伸该转换外延层325的深度，由此增加红色像素300A的灵敏度。深掺杂区域320减少在红色像素300A内形成的深电荷载流子(例如，电荷载流子 365)将被下拉至N型外延层315中的可能性。然而，万一这些深电荷载流子横向漂移朝向邻近像素，经过深掺杂区域320的边缘，则它们在外延层315中再组合的机会增加，相对于错误地被绿色像素300B或蓝色像素300C捕获。在一项实施例中，深掺杂区域320约1微米厚。图4是根据本发明第二实施例的具有低串扰以及高红色灵敏度的CIS阵列中的三个邻近彩色像素400的一部分的截面图。彩色像素400(例如，红色像素400A、绿色像素 400B及蓝色像素400C)代表图2中所示像素的另一可能的实施方案。像素400除了以下
7方面类似于像素300 衬底410是P型，不在红色像素之下延伸P型区域至具有深掺杂区域 320的N型衬底而使掩埋阱420位于较短波长像素(例如，绿色像素400B与蓝色像素400C) 之下，以防止深电荷载流子460横向迁移至邻近像素。彩色像素400通过缩短具有掩埋阱420的绿色像素400B与蓝色像素400C下的外延层425的深度来减少串扰，同时通过保留在红色像素400A下的外延层425的更大厚度来保持高红色灵敏度。红色像素400A中的信号采集与不含掩埋阱420的典型图像传感器相同。在红色像素400A深处中的光生的电子455通过梯度式P型掺杂被推向表面，梯度式P 型掺杂根据从高度掺杂P+衬底410至P-外延层425的较低掺杂浓度区域的掺杂剂热扩散而形成。在一项实施例中，掩埋阱420经由额外的N型注入工序来制造。在该N型注入工序期间，红色像素400A被掩模。在一项实施例中，注入能量被控制以形成位于硅表面之下约2微米至5微米处的掩埋阱420。此外，在一项实施例中，用偏置电路405使掩埋阱420相对于外延层425正偏压 (例如，Vdd正偏压为如2. 8伏或3. 3伏)。在掩埋阱420与外延层425之间施加正偏压提供深电荷载流子460进入掩埋阱420的附加的吸引，从而进一步阻碍邻近像素400之间的电串扰。图5是根据本发明第三实施例的具有低串扰以及高红色灵敏度的CIS阵列中的三个邻近彩色像素500的一部分的截面图。彩色像素500(例如，红色像素500A、绿色像素 500B及蓝色像素500C)代表图2中所示的像素的另一个可能的实施方案。像素500类似于像素400，除了添加覆盖掩埋阱420的阻挡层520。再次，在一些实施例中，偏置电路405可在掩埋阱420和外延层425之间施加附加正偏压。阻挡层520通过在掩埋阱420上的绿色像素与蓝色像素下形成阶梯式P型掺杂来改良绿色像素与蓝色像素的灵敏度。通过增加紧邻于掩埋阱420的硅掺杂浓度，阻挡层520 减小在掩埋阱420与其上方的P型外延层425之间形成的耗尽区的范围。减小耗尽区范围增大在绿色像素500B与蓝色像素500C内的光敏区域330下的信号采集区域的深度。此外，P型掺杂梯度剖面将紧接在阻挡层520之上产生的光生电子排斥到其光敏区域330中， 而深处产生的光生电子560仍然被拉至掩埋阱420中以抑制横向迁移与电串扰。在一项实施例中，紧接在掩埋阱420注入之前或之后注入阻挡层520。因为红色像素500A已被掩模以防掩埋阱420的注入，所以像素400的制造不需要附加的掩模层。掩埋阱420与阻挡层520的制造可发生在栅极氧化物沉积与光敏区域330注入之前，但发生在 STI 345形成之后。当然，亦可采取其它制造策略。在一项实施例中，阻挡层520约1微米厚，而掩埋阱420约2微米厚，且在衬底410顶部与STI 345顶部之间的外延层425的全部厚度约为5微米厚。应了解，CIS阵列205的各种元件从图3、图4以及图5中被排除在外，以免使附图拥挤。例如，示于图3、图4及图5的CIS阵列未示出像素电路(例如，传递晶体管、重置晶体管、源极跟随器(source-follower)晶体管或行选择晶体管)、正面金属叠层与金属间介电层、微透镜或在CIS阵列中通常可找到的其它元件。此外，示于图3、图4以及图5的 CIS阵列的组件不是必要地按比例或实际形状而绘制；更正确地说，仅仅旨在具有代表性， 以便传达所示实施例的概念。相应地，图3中将深掺杂区域320示为基本上驻存于红色像素300A的光敏区域330之下；然而应了解，术语“基本上”包含较小的变动，诸如深掺杂区域320仅驻存于红色像素300A内的光敏区域330的一部分之下，或部分地延伸在周围STI 345之下，且甚至部分地延伸在邻近绿色像素或蓝色像素的边缘之下。这同样适用于掩埋阱 420以及阻挡层520，其中虽然图4与图5示出这些元件基本上驻存于绿色像素与蓝色像素下，但是术语“基本上”包含较小的变动，其中这些元件不驻存于整个绿色像素与蓝色像素之下或部分地延伸在邻近红色像素之下。图6是根据本发明一实施例示出图像传感器阵列中的两个四晶体管(“4T”)像素的像素电路600的电路图。像素电路600是用于实现图2的CIS阵列205中的各像素的一种可能的像素电路结构体系。然而应了解，本发明的实施例不限于4T像素结构体系；而是， 受益于本公开的本领域普通技术人员应了解本发明亦适用于3T设计、5T设计，及各种其它像素结构体系。在图6中，像素1 与1 排列成两行和一列。所示实施例的各像素电路600包含光电二极管PD、传递晶体管Tl、重置晶体管T2、源极跟随器(“SF”)晶体管T3、及选择晶体管"Γ4。在操作中，传递晶体管Tl接收传递信号TX，其将在光电二极管PD中累积的电荷传递至浮动扩散节点FD。在一项实施例中，浮动扩散节点FD可耦合至储存电容器，以便临时储存图像电荷。重置晶体管T2耦合在电源轨VDD与浮动扩散节点FD之间，以在重置信号RST控制下重置像素(例如，对FD与PD放电或充电至预设电压)。浮动扩散节点FD被耦合以控制SF晶体管T3的栅极。SF晶体管T3耦合在电源轨VDD与选择晶体管T4之间。SF晶体管T3作为源极跟随器操作，提供至浮动扩散FD的高阻抗连接。最后，选择晶体管T4在选择信号SEL控制下选择性地耦合像素电路700的输出至读出列线。在一项实施例中，由控制电路220产生TX信号、RST信号及SEL信号。在一实施例中，其中CIS阵列205搭配全局快门操作，全局快门信号耦合至整个图像传感器阵列205 中的每个传递晶体管Tl的栅极，以便同步开始从每个像素的光电二极管PD传递电荷。另外，卷帘式快门信号可被施加至传递晶体管Tl的诸群。本发明所示实施例的上述描述(包含摘要中的描述)不旨在穷尽或限制本发明于公开的精确形式。本领域普通技术人员应意识到本文描述的本发明的特定实施例、示例用于说明性目的、各种修改可落入本发明的范围。鉴于上述详细的描述，可对于本发明作出修改。使用于以下权利要求的术语不应被解译为将本发明限制在说明书中所公开的特定实施例。更正确地说，本发明的范围完全由以下权利要求决定，其根据权利要求解释的已建立教示来解释。
权利要求
1.一种彩色像素阵列，其包括第一、第二及第三多个彩色像素，各像素包含光敏区域，所述光敏区域置于第一半导体层内；第二半导体层，所述第二半导体层置于所述第一半导体层的下方；以及深掺杂区域，所述深掺杂区域置于所述第二半导体层内，并各自驻存于所述第一多个彩色像素的一对应像素的下方，但基本上不在所述第二多个彩色像素及所述第三多个彩色像素的下方。
2.如权利要求1所述的彩色像素阵列，其特征在于，所述第一多个彩色像素包括配置成捕获由光子产生的光生载流子的像素，所述光子具有的波长比所述第二多个彩色像素与所述第三多个彩色像素配置成捕获的光子的波长更长。
3.如权利要求2所述的彩色像素阵列，其特征在于，所述第一多个彩色像素包括红色或洋红色像素，而所述第二多个彩色像素及所述第三多个彩色像素包括绿色、蓝色、青色或黄色像素的任一个。
4.如权利要求1所述的彩色像素阵列，其特征在于，所述深掺杂区域具有与所述第一半导体层相同但与所述第二半导体层相反的掺杂类型。
5.如权利要求4所述的彩色像素阵列，其特征在于各所述彩色像素的所述光敏区域包括N型掺杂硅；所述第一半导体层包括P型掺杂外延层；以及所述第二半导体层包括N型掺杂硅层。
6.如权利要求5所述的彩色像素阵列，其特征在于，进一步包括多个P阱，所述多个P 阱将所述第一、第二及第三多个彩色像素互相分开，所述P阱置于所述第一半导体层内，其中所述深掺杂区域各自置于邻近P阱下方以及之间以包围所述多个彩色像素的每一个。
7.如权利要求5所述的彩色像素阵列，其特征在于，所述第一半导体层包括N型外延层，通过掺杂将所述N型外延层转换为所述P型掺杂外延层。
8.如权利要求1所述的彩色像素阵列，其特征在于，所述彩色像素阵列包括互补金属氧化物半导体(“CMOS”)图像传感器阵列。
9.如权利要求1所述的彩色像素阵列，其特征在于，所述深掺杂区域延伸所述第一半导体层的深度至在所述第一多个像素的每一个下方的所述第二半导体层中。
10.一种彩色像素阵列，其包括第一、第二及第三多个彩色像素，各像素包含置于半导体层内的光敏区域；以及掩埋阱，所述掩埋阱置于所述第二多个彩色像素与所述第三多个彩色像素的下方，但基本上不在所述第一多个彩色像素的下方，从而阻碍电荷载流子横向迁移出所述第二多个彩色像素与所述第三多个彩色像素。
11.如权利要求10所述的彩色像素阵列，其特征在于，所述第一多个彩色像素包括具有第一颜色的第一组的彩色像素；所述第二多个彩色像素包括具有第二颜色的第二组的彩色像素；且所述第三多个彩色像素包括具有第三颜色的第三组的彩色像素，其中所述第一颜色、所述第二颜色及所述第三颜色是不同的颜色。
12.如权利要求11所述的彩色像素阵列，其特征在于，所述掩埋阱具有与所述光敏区域相同但与所述半导体层相反的掺杂类型。
13.如权利要求12所述的彩色像素阵列，其特征在于，将所述掩埋阱置于所述半导体层内。
14.如权利要求13所述的彩色像素阵列，其特征在于，所述掩埋阱的每一个在至少两个所述彩色像素的下方延伸。
15.如权利要求13所述的彩色像素阵列，其特征在于，进一步包括衬底层，所述衬底层置于所述半导体层的下方，其中所述半导体层包括外延层。
16.如权利要求15的所述彩色像素阵列，其特征在于，从所述光敏区域底部至所述衬底层的第一距离大于所述光敏区域底部与所述掩埋阱顶部之间的第二距离。
17.如权利要求10所述的彩色像素阵列，其特征在于，进一步包括置于所述掩埋阱的每一个上方的阻挡层，所述阻挡层具有与所述掩埋阱的掺杂类型相反的掺杂类型，其中所述阻挡层具有与所述半导体层相同的掺杂类型，但所述阻挡层的浓度比所述半导体层的浓度更高。
18.如权利要求17所述的彩色像素阵列，其特征在于，所述阻挡层基本上不在所述第一多个彩色像素之下延伸。
19.如权利要求10所述的彩色像素阵列，其特征在于，所述第一多个彩色像素包括配置成捕获由光子产生的光生载流子的像素，所述光子具有的波长比所述第二多个彩色像素与所述第三多个彩色像素配置成捕获的光子的波长更长。
20.如权利要求19所述的彩色像素阵列，其特征在于，所述第一多个彩色像素包括红色或洋红色像素，而所述第二多个彩色像素及所述第三多个彩色像素包括绿色、蓝色、青色或黄色像素的任一个。
21.如权利要求10所述的彩色像素阵列，其特征在于，进一步包括偏置电路，所述偏置电路耦合成使所述半导体层相对于掩埋阱正偏压。
22.—种成像系统，其包括互补金属氧化物半导体(“CMOS”)图像阵列，所述图像阵列包含第一、第二及第三多个彩色像素，每个像素包含置于外延层内的光电二极管以捕获图像数据；以及掩埋阱，所述掩埋阱置于所述第二多个彩色像素与所述第三多个彩色像素之下，但基本上不在所述第一多个彩色像素的下方；以及读出电路，所述读出电路耦合至所述CMOS图像阵列以从所述彩色像素每一个读出所述图像数据。
23.如权利要求22所述的成像系统，其特征在于，所述第一多个彩色像素包括配置成捕获由光子产生的光生载流子的像素，所述光子具有的波长比所述第二多个彩色像素与所述第三多个彩色像素配置成捕获的光子的波长更长。
24.如权利要求23所述的成像系统，其特征在于，所述第一多个彩色像素包括红色或洋红色像素，而所述第二多个彩色像素及所述第三多个彩色像素包括绿色、蓝色、青色或黄色像素的任一个。
25.如权利要求23所述的成像系统，其特征在于，所述CMOS像素阵列进一步包括置于所述掩埋阱的每一个上方的阻挡层，所述阻挡层具有与所述掩埋阱的掺杂类型相反的掺杂类型，其中所述阻挡层具有与所述外延层相同的掺杂类型，但其浓度比所述外延层的浓度更高。
全文摘要
本发明公开一种彩色像素阵列，其包含第一(300A)、第(300B)与第三(300C)多个彩色像素，各彩色像素包含置于第一半导体层内的光敏区域(330)。在一项实施例中，将包含深掺杂区域(320)的第二半导体层(315)置于该第一半导体层下方。该深掺杂区域均驻存于第一多个彩色像素的一对应像素的下方，但不在该第二多个彩色像素与该第三多个彩色像素下方。在一项实施例中，将掩埋阱置于该第二多个彩色像素与该第三多个彩色像素之下，但不在该第一多个彩色像素下方。
文档编号H01L27/146GK102177586SQ200980140364
公开日2011年9月7日 申请日期2009年8月17日 优先权日2008年10月8日
发明者D·毛, H·E·罗兹, V·韦内齐亚, 戴幸志, 钱胤 申请人:美商豪威科技股份有限公司