专利名称：高压隔离型ldnmos及其制造方法
技术领域：
本发明涉及半导体制集成电路领域，尤其是涉及一种高压隔离型LDNM0S，本发明 还涉及该高压隔离型LDMOS的制造方法。
背景技术：
如图1所示是现有隔离型高压LDNMOS(Isolated HV LDNM0S)工作线路示意图。 由于应用需求，在器件开启的状态下，高压LDNMOS的源和沟道会处于高电位状态。为避免 高压对衬底的影响，通常会采用N型阱将器件整个包起来，称为隔离型LDNMOSdsolated LDNM0S)。如图2和图3所示，分别是现有高压隔离型LDNMOS的平面结构图和剖面图。现有 高压隔离型LDNMOS采用深N阱来隔离整个LDNMOS器件，在漏区附近也作为器件的漏极端 漂移区；高压P阱作为P型沟道区，同时高压P阱在多晶硅栅下方的区域形成器件的沟道； 低压N阱作为深N阱的引出端；低压P阱作为衬底的引出端，也称之为隔离环。多晶硅栅与 漏极之间的浅沟槽隔离(STI)结构主要用来缓解多晶硅端的电场强度。在器件开启的状态 下，电流从器件的沟道到漏极途经STI的下方区域。如图4所示，是现有高压隔离型LDNMOS 电场在漏极端漂移区的分布图。对于高压器件，击穿(breakdown)和源漏导通电阻(Rdson)是非常重要的两个特 性。1、为提高器件的击穿特性，深N阱的浓度要降低，深N阱于P型衬底的PN结深要 做足够深，漏极和栅之间的STI宽度尺寸要大，以确保漏区和沟道区间的击穿和P型沟道区 和P型衬底间的本体穿通条件同时满足。作为40V的高压LDNMOS器件，漏极端漂移区的电阻在整个器件的源漏导通电阻特 性中占主导地位。因此，为降低器件的源漏导通电阻特性，漏极端漂移区的掺杂浓度要提 高，STI的宽度要减小。因此，在提高高压LDMOS器件的击穿电压和降低源漏导通电阻特性之间需要一个 权衡。两者之间的理论关系见公式(1)，其中BV表示击穿电压、Ron表示导通电阻；Ron 3.7 · 1(Γ9 · (BV)2.6 (1)如何共同优化器件的击穿电压和源漏导通电阻特性，是高压device研发的主要 方向。降低表面电场(RESURF，Reduce-Surface-Electricfield))理论被用来同时改善器 件的击穿电压和源漏导通电阻特性。如图5所示，为RESURF示意图，其中A部分图是未经 RESURF的普通PN 二极管的电场电场分布示意图、B部分图是RESURF后的PN 二极管的电 场电场分布示意图。当N型外延层厚度很厚的时候，器件的击穿电压和源漏导通电阻特性 符合公式(1)的关系。但是，当N型外延层厚度变薄(在一定程度时)，其下面的P型衬底 (N/P结)会帮助N型外延层中耗尽层的快速分布，使电场分布变得平坦，从而增大击穿电压 的特性。但是，薄的N型外延层，即浅的深N阱结深又与隔离型LDNMOS器件要求的深的深 N阱与P型衬底结深要求不符，这将会导致P型沟道和P型衬底间的本体穿通来的过早，从而器件失效。这是把RESURF概念用到隔离型LDMOS器件结构上的难点所在。通常现有的高压器件都会与低压逻辑器件及存储器件整合在一起，做成片上系统 (SOC，System On Chip)结构。不同结构和要求的器件整合在一起给整体的工艺整合带来 了挑战和机遇。
发明内容
本发明所要解决的技术问题是提供一种高压隔离型LDNM0S，仅通过对版图的变 动，就能同时优化器件的击穿特性和源漏导通电阻特性；为此，本发明还提供一种高压隔离 型LDNMOS的制造方法。为解决上述技术问题，本发明提供的高压隔离型LDNM0S，包括一 P型衬底，衬底 电极通过形成于衬底中的低压P阱一再做P+欧姆接触引出，所述衬底电极形成隔离环；一 深N阱，所述深N阱电极通过低压N阱一做N+欧姆接触引出；一沟道区，由形成于所述深N 阱中的高压P阱组成，通过一 P+欧姆接触引出沟道电极；一源区，由形成于所述沟道区中 N+掺杂区组成，直接做欧姆接触引出源极；一漏区，由形成于所述深N阱中的低压N阱二中 的N+掺杂区组成，直接形成欧姆接触引出漏极；在所述漏区和沟道区之间的所述深N阱中 形成有浅沟槽隔离场氧化层，所述浅沟槽隔离场氧化层和所述漏区相连、和所述沟道区相 隔一定距离，在所述浅沟槽隔离场氧化层下的深N阱中形成有低压P阱二，所述低压P阱二 和所述浅沟槽隔离场氧化层的底部相连；所述漏区和所述沟道区间的深N阱、低压P阱二组 成器件的漂移区；一多晶硅栅，形成于所述沟道区上，一端和所述源区邻接、另一端在部分 所述浅沟槽隔离场氧化层上，覆盖了源区和漏区间的所述沟道区、部分所述漂移区和部分 所述浅沟槽隔离场氧化层，所述多晶硅栅通过栅氧化层和所述沟道区、部分所述漂移区隔
1 O更进一步的改进是所述高压深N阱的掺杂离子为磷离子、体浓度为IO"5 IO18个 /cm3，是通过离子注入形成，注入能量为2000KeV，并随后进行温度为1000°C 1200°C、时间 为数小时的高温退火；所述低压P阱一和二的掺杂离子为硼离子、体浓度为IO"5 IOw个/ cm3，是通过离子注入形成，注入能量为100 400KeV ；所示低压N阱一、二的掺杂离子为磷 离子、体浓度为IO"5 IOw个/cm3，是通过离子注入形成，注入能量为200 500KeV ；所述 高压P阱的掺杂离子为硼离子、体浓度为IO"5 IO18个/cm3，是通过离子注入形成，注入能 量为100 200KeV，并随后进行温度为1000°C 1200°C、时间为数小时的高温退火。为解决上述技术问题，本发明提供的高压隔离型LDNMOS的制造方法，包括如下步 骤采用离子注入工艺在一 P型衬底上形成深N阱；采用高压P阱工艺在所述深N阱中形成高压P阱，所述高压P阱作为器件的沟道 区；制作浅沟槽隔离，并在所述浅沟槽中填入浅沟槽隔离场氧化层；在所述深N阱中的选定位置形成低压P阱二，该低压P阱二的选定位置为沟道区 和漏区间的浅沟槽隔离场氧化层位置下；同时在P型衬底上形成低压P阱一；采用低压N阱工艺在所述深N阱中形成低压N阱二，同时在所述深N阱中形成低
压N阱一；
形成栅氧化层以及多晶硅栅，所述栅氧化层和多晶硅栅形成在所述沟道区上并延 伸到所述沟道区和漏区间的浅沟槽隔离场氧化层上；在所述低压N阱二中进行N+掺杂形成漏区；在所述沟道区中进行N+掺杂形成源 区；在所述低压P阱一中引出衬底电极、在所述沟道区中引出沟道电极、在所述低压N 阱一中引出深N阱电极，在源区和漏区上分别引出源极和漏极。更进一步的改进是所述高压深N阱的掺杂离子为磷离子、体浓度为IO"5 IO18个 /cm3，是通过离子注入形成，注入能量为2000KeV，并随后进行温度为1000°C 1200°C、时间 为数小时的高温退火；所述低压P阱一和二的掺杂离子为硼离子、体浓度为IO"5 IOw个/ cm3，是通过离子注入形成，注入能量为100 400KeV ；所示低压N阱一、二的掺杂离子为磷 离子、体浓度为IO"5 IOw个/cm3，是通过离子注入形成，注入能量为200 500KeV ；所述 高压P阱的掺杂离子为硼离子、体浓度为IO"5 IO18个/cm3，是通过离子注入形成，注入能 量为100 200KeV，并随后进行温度为1000°C 1200°C、时间为数小时的高温退火。本发明的高压隔离型LDNMOS是在现有40V隔离型LDNMOS基础上，无需新加光罩， 只通过对低压P阱(S0N0S的P阱工艺，LV-P Well)的版图进行改动，使其在作为SONOS的 P阱注入的同时，也注入在本发明的高压隔离型LDNMOS的栅与漏之间的浅沟槽隔离(STI) 结构下方。在器件为关闭状态下，这一新加的低压P阱注入区域，与漏极端漂移区的深N阱 形成一个垂直方向的PN结。运用Resurf (Reduce-Surface-Electricfield)概念，这个PN 结的存在能够帮助STI结构下方深N阱的耗尽层的形成，使漏极端漂移区的电场分布平坦 化，促使器件的击穿(Breakdown)特性得以提高。同时，由于器件的击穿(Breakdown)特性 的提高，使STI结构下方深N阱的浓度的提升和STI的尺寸缩小有了改善的空间。这样可 以导致器件的源漏导通电阻(Rdson)特性得以改善。使本发明的高压隔离型LDNMOS的击 穿和源漏导通电阻特性得以同时优化。同时本发明的制造方法并不需要新加光罩，而仅是 对低压P阱的版图进行变动就能实现，从而能大大降低成本。
下面结合附图和具体实施方式
对本发明作进一步详细的说明图1是现有隔离型高压LDNMOS的工作线路示意图；图2是现有高压隔离型LDNMOS的平面结构图；图3是现有高压隔离型LDNMOS的剖面图；图4是现有高压隔离型LDNMOS电场在漏极端漂移区的分布图；图5是RESURF示意图；图6是本发明高压隔离型LDNMOS的平面图；图7是本发明高压隔离型LDNMOS的剖面图；图8是本发明高压隔离型LDNMOS的漏极端漂移区的电场强度分布图。
具体实施例方式如图6所示，是本发明高压隔离型LDNMOS的平面图；如图7所示，是本发明高压隔 离型LDNMOS的剖面图。本发明的高压隔离型LDNM0S，包括一 P型衬底，衬底电极通过形成于衬底中的低压P阱一再做P+欧姆接触引出，所述衬底电极形成隔离环；一深N阱，所述深 N阱电极通过低压N阱一做N+欧姆接触引出；一沟道区，由形成于所述深N阱中的高压P阱 组成，通过一P+欧姆接触引出沟道电极；一源区，由形成于所述沟道区中N+掺杂区组成，直 接做欧姆接触引出源极；一漏区，由形成于所述深N阱中的低压N阱二中的N+掺杂区组成， 直接形成欧姆接触引出漏极；在所述漏区和沟道区之间的所述深N阱中形成有浅沟槽隔离 场氧化层，所述浅沟槽隔离场氧化层和所述漏区相连、和所述沟道区相隔一定距离，在所述 浅沟槽隔离场氧化层下的深N阱中形成有低压P阱二，所述低压P阱二和所述浅沟槽隔离 场氧化层的底部相连；所述漏区和所述沟道区间的深N阱、低压P阱二组成器件的漂移区； 一多晶硅栅，形成于所述沟道区上，一端和所述源区邻接、另一端在部分所述浅沟槽隔离场 氧化层上，覆盖了源区和漏区间的所述沟道区、部分所述漂移区和部分所述浅沟槽隔离场 氧化层，所述多晶硅栅通过栅氧化层和所述沟道区、部分所述漂移区隔离。其中所述高压深 N阱的掺杂离子为磷离子、体浓度为IO16 IOw个/cm3，是通过离子注入形成，注入能量为 2000KeV，并随后进行温度为1000°C 1200°C、时间为数小时的高温退火；所述低压P阱一 和二的掺杂离子为硼离子、体浓度为IO"5 IOw个/cm3，是通过离子注入形成，注入能量为 100 400KeV ；所示低压N阱一、二的掺杂离子为磷离子、体浓度为IO"5 IOw个/cm3，是 通过离子注入形成，注入能量为200 500KeV ；所述高压P阱的掺杂离子为硼离子、体浓度 为IO16 IOw个/cm3，是通过离子注入形成，注入能量为100 200KeV，并随后进行温度为 1000 V 1200°C、时间为数小时的高温退火。本发明的高压隔离型LDNMOS的制造方法，包括如下步骤采用离子注入工艺在一 P型衬底上形成深N阱。采用高压P阱工艺在所述深N阱中形成高压P阱，所述高压P阱作为器件的沟道 区。制作浅沟槽隔离，并在所述浅沟槽中填入浅沟槽隔离场氧化层；其中各浅沟槽隔 离的位置如图7所示，包括漏极和所述沟道区之间并和所述沟道区相隔一定距离的位置、 源极和沟道电极之间、沟道电极和深N阱电极之间、深N阱和隔离环之间、以及隔离环外。在所述深N阱中的选定位置形成低压P阱二，该低压P阱二的选定位置为沟道区 和漏区间的浅沟槽隔离场氧化层位置下；同时在P型衬底上形成低压P阱一。采用低压N阱工艺在所述深N阱中形成低压N阱二，同时在所述深N阱中形成低 压N阱一；如图6、7所示，所述低压N阱二的位置为漏极下方的所述深N阱中，所述低压N 阱一的位置为深N阱电极下方的所述深N阱中。形成栅氧化层以及多晶硅栅，所述栅氧化层和多晶硅栅形成在所述沟道区上并延 伸到所述沟道区和漏区间的浅沟槽隔离场氧化层上。在所述低压N阱二中进行N+掺杂形成漏区；在所述沟道区中进行N+掺杂形成源 区；源漏区的掺杂可采用自对准注入形成，自对准注入的阻挡层分别为多晶硅栅和其旁侧 的浅沟槽隔离场氧化层。在所述低压P阱一中引出衬底电极、在所述沟道区中引出沟道电极、在所述低压N 阱一中引出深N阱电极，在源区和漏区上分别引出源极和漏极。以上步骤中所述高压深N阱的掺杂离子为磷离子、体浓度为IO16 IOw个/cm3，是 通过离子注入形成，注入能量为2000KeV，并随后进行温度为1000°C 1200°C、时间为数小
7时的高温退火；所述低压P阱一和二的掺杂离子为硼离子、体浓度为IO16 IO18个/cm3，是 通过离子注入形成，注入能量为100 400KeV ；所示低压N阱一、二的掺杂离子为磷离子、 体浓度为IO"5 IO18个/cm3，是通过离子注入形成，注入能量为200 500KeV ；所述高压 P阱的掺杂离子为硼离子、体浓度为IO16 IOw个/cm3，是通过离子注入形成，注入能量为 100 200KeV，并随后进行温度为1000°C 1200°C、时间为数小时的高温退火。如图8所示，是本发明高压隔离型LDNMOS的漏极端漂移区的电场强度分布图，其 中下半图中的实线为本发明的电场强度分布曲线，可以看出电场分布平坦化了，电场的平 坦化使得器件的击穿特性得到提高，其中阴影部分的面积表示了击穿电压的提高值。以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限 制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应 视为本发明的保护范围。
权利要求
1.一种高压隔离型LDNM0S，其特征在于，包括一 P型衬底，衬底电极通过形成于衬底 中的低压P阱一再做P+欧姆接触引出，所述衬底电极形成隔离环；一深N阱，所述深N阱电极通过低压N阱一做N+欧姆接触引出； 一沟道区，由形成于所述深N阱中的高压P阱组成，通过一 P+欧姆接触引出沟道电极； 一源区，由形成于所述沟道区中N+掺杂区组成，直接做欧姆接触引出源极； 一漏区，由形成于所述深N阱中的低压N阱二中的N+掺杂区组成，直接形成欧姆接触 引出漏极；在所述漏区和沟道区之间的所述深N阱中形成有浅沟槽隔离场氧化层，所述浅沟槽隔 离场氧化层和所述漏区相连、和所述沟道区相隔一定距离，在所述浅沟槽隔离场氧化层下 的深N阱中形成有低压P阱二，所述低压P阱二和所述浅沟槽隔离场氧化层的底部相连； 所述漏区和所述沟道区间的深N阱、低压P阱二组成器件的漂移区； 一多晶硅栅，形成于所述沟道区上，一端和所述源区邻接、另一端在部分所述浅沟槽隔 离场氧化层上，覆盖了源区和漏区间的所述沟道区、部分所述漂移区和部分所述浅沟槽隔 离场氧化层，所述多晶硅栅通过栅氧化层和所述沟道区、部分所述漂移区隔离。
2.如权利要求1所述的高压隔离型LDNM0S，其特征在于所述高压深N阱的掺杂离子 为磷离子、体浓度为IO16 IOw个/cm3，是通过离子注入形成，注入能量为2000KeV，并随后 进行温度为1000°C 1200°C、时间为数小时的高温退火；所述低压P阱一和二的掺杂离子 为硼离子、体浓度为IO"5 IO18个/cm3，是通过离子注入形成，注入能量为100 400KeV ；所 示低压N阱一、二的掺杂离子为磷离子、体浓度为IO16 IO18个/cm3，是通过离子注入形成， 注入能量为200 500KeV ；所述高压P阱的掺杂离子为硼离子、体浓度为IO"5 IO18个/ cm3，是通过离子注入形成，注入能量为100 200KeV，并随后进行温度为1000°C 1200°C、 时间为数小时的高温退火。
3.—种如权利要求1所述的高压隔离型LDNMOS的制造方法，其特征在于 采用离子注入工艺在一 P型衬底上形成深N阱；采用高压P阱工艺在所述深N阱中形成高压P阱，所述高压P阱作为器件的沟道区； 制作浅沟槽隔离，并在所述浅沟槽中填入浅沟槽隔离场氧化层； 在所述深N阱中的选定位置形成低压P阱二，该低压P阱二的选定位置为沟道区和漏 区间的浅沟槽隔离场氧化层位置下；同时在P型衬底上形成低压P阱一；采用低压N阱工艺在所述深N阱中形成低压N阱二，同时在所述深N阱中形成低压N 阱一；形成栅氧化层以及多晶硅栅，所述栅氧化层和多晶硅栅形成在所述沟道区上并延伸到 所述沟道区和漏区间的浅沟槽隔离场氧化层上；在所述低压N阱二中进行N+掺杂形成漏区；在所述沟道区中进行N+掺杂形成源区； 在所述低压P阱一中引出衬底电极、在所述沟道区中引出沟道电极、在所述低压N阱一 中引出深N阱电极，在源区和漏区上分别引出源极和漏极。
4.如权利要求3所示的隔离型LDNMOS的制造方法，其特征在于所述高压深N阱的掺 杂离子为磷离子、体浓度为IO16 IOw个/cm3，是通过离子注入形成，注入能量为2000KeV， 并随后进行温度为1000°C 1200°C、时间为数小时的高温退火；所述低压P阱一和二的掺 杂离子为硼离子、体浓度为IO"5 IOw个/cm3，是通过离子注入形成，注入能量为100 400KeV ；所示低压N阱一、二的掺杂离子为磷离子、体浓度为IO"5 IO18个/cm3，是通过离子 注入形成，注入能量为200 500KeV ；所述高压P阱的掺杂离子为硼离子、体浓度为IO"5 IO18个/cm3，是通过离子注入形成，注入能量为100 200KeV，并随后进行温度为1000°C 1200°C、时间为数小时的高温退火。
全文摘要
本发明公开了一种高压隔离型LDNMOS，包括一深N阱、沟道区、源区、漏区以及多晶硅栅，在沟道区和漏区间形成有浅沟槽隔离，在浅沟槽隔离底部的深N阱中形成有一低压P阱。沟道区和漏区间的深N阱和低压P阱组成器件的漂移区。低压P阱和深N阱形成一垂直方向的PN结，该PN结能使器件漏极端漂移区内的电场平坦化从而提高器件的击穿特性，也能使器件的源漏导通电阻特性同时优化。本发明还公开了该高压隔离型LDNMOS的制造方法。本发明并不需要新加光罩，而仅是对低压P阱的版图进行变动就能实现，能大大降低成本。
文档编号H01L29/78GK102136494SQ201010027350
公开日2011年7月27日 申请日期2010年1月21日 优先权日2010年1月21日
发明者熊涛, 罗啸, 陈华伦, 陈瑜, 陈雄斌 申请人:上海华虹Nec电子有限公司