专利名称：沟槽型双层栅功率mos晶体管的制备方法
技术领域：
本发明涉及一种MOS晶体管的制备方法，具体涉及一种沟槽型双层栅功率MOS晶 体管的制备方法。
背景技术：
在功率器件中，沟槽型双层栅功率MOS器件具有击穿电压高，导通电阻低，开关速 度快的特性。通常，第一层多晶硅与源极短接或者通单独引出，第二层多晶硅作为栅极。两 层多晶硅之间的氧化层厚度需要严格控制，否则会形成漏电或较低的击穿电压。目前的方 法是在第一层多晶硅反刻之后用淀积一层高密度等离子氧化层(HDP氧化硅)，然后回刻 蚀，在第一层多晶硅上留下约1500埃的氧化层。一个具体的沟槽型双层栅功率MOS器件的制备流程为在沟槽刻蚀之后，在沟槽内壁生长氧化层，可为500埃采用热氧工艺生长的氧化 层加上1100埃左右采用高温氧化生长的高温氧化层(ΗΤ0氧化层)；之后为第一层多晶硅(掺杂多晶硅P0LY)的生长填充沟槽；接着是第一层多晶硅的反刻，去除硅平面上的多晶硅；而后光刻定义出双层栅的位置，将刻蚀沟槽内的第一层多晶硅至硅平面下预定深 度；而后为高密度等离子体氧化膜(HDP)的淀积；接着采用化学机械研磨法将硅平面上的高密度等离子体氧化膜研磨至剩余3000 埃左右；之后采用湿法腐蚀高密度等离子体氧化膜，使第一层多晶硅上的高密度等离子体 氧化膜剩余约1500埃；牺牲氧化层生长、剥离，GATE氧化层生长；接着为第二层多晶硅的淀积以填充沟槽，第二层多晶硅的刻蚀；而后体区，源区的形成，接触孔、金属以及钝化层形成来制成完整的MOS器件。上述制备方法中，由于采用HDP氧化层作为两层多晶硅之间的介质层，因腐蚀工 艺的限制使得采用上述方法制备的MOS器件中两层多晶硅之间的介质层厚度不均勻，由此 会降低器件的电学性能。
发明内容
本发明所要解决的技术问题是提供一种沟槽型双层栅功率MOS晶体管的制备方 法，它可以提高所制备的沟槽型双层栅功率MOS晶体管的性能。为解决上述技术问题，本发明沟槽型双层栅功率MOS晶体管的制备方法，在将沟 槽内的第一层多晶硅刻蚀至预定深度之后，第二层多晶硅淀积之前，包括如下步骤1)去除沟槽侧壁和硅平面上的氧化物；2)进行氮离子注入工艺，使氮离子注入到所述沟槽侧壁；3)而后进行热氧化工艺，使所述沟槽侧壁和所述第一层多晶硅表面生长氧化硅。
本发明的制备方法中，在刻蚀第一层多晶硅后，向沟槽侧壁注入氮离子，使侧壁 氧化速度降低，加大沟槽侧壁和第一层多晶的氧化速率差，这样采用热氧化工艺生长栅氧 时，第一层多晶硅上面可以生长出足够厚的氧化层，而且热氧化工艺的采用，使氧化层更致 密，避免了原有工艺中腐蚀氧化层带来的第一层多晶硅上氧化层厚度不均勻的问题。
下面结合附图和具体实施方式
对本发明作进一步详细的说明图1为本发明的制备方法中第一层多晶硅反刻后的截面结构示意图；图2为本发明的制备方法中第一层多晶硅刻蚀后的截面结构示意图；图3为本发明的制备方法中去除侧壁氧化物后的截面结构示意图；图4为本发明的制备方法中氮离子束注入的示意图；图5为本发明的制备方法中热氧化后的截面结构示意图；图6为本发明的制备方法中第二层多晶硅反刻后的截面结构示意图；图7为采用本发明的制备方法所制备的双层栅功率MOS器件的截面结构示意图； 图8为采用本发明的制备方法所制备的双层栅功率MOS器件的截面结构示意图。
具体实施例方式本发明的沟槽型双层栅功率MOS晶体管的制备方法，为在将沟槽内的第一层多晶 硅刻蚀至预定深度之后，第二层多晶硅淀积之前，包括如下步骤去除沟槽侧壁和硅平面上 的氧化物；进行氮离子注入工艺，使氮离子注入到所述沟槽侧壁；而后进行热氧化工艺，使 所述沟槽侧壁和所述第一层多晶硅表面生长氧化硅。一个具体的制备流程为(1)在沟槽内淀积第一层多晶硅(见图1)后，将第一层多晶硅反刻至硅表面(见 图2)，在反刻过程中不用掩模板。(2)采用光刻工艺将需要将第一层多晶硅进行接触孔的位置覆盖住，而后刻蚀沟 槽内的第一层多晶硅至硅表面以下预定深度(见图3)，具体可为硅平面下Ium深。(3)去除硅平面上和沟槽侧壁的氧化物(见图4)，之后进行氮注入，使氮离子注入 到沟槽侧壁(见图5)，而不注入到沟槽底部的第一层多晶硅内，在氮注入之前还可进行牺 牲氧化生长和牺牲氧化层的去除，也可在牺牲氧化生长之后进行氮注入，氮注入后再去除 牺牲氧化层。氮注入的注入剂量1011 IO16原子/cm2，氮离子束与衬底垂直轴的夹角为 0 89度，注入能量为1 500KeV。(4)进行热氧化工艺，使沟槽侧壁和第一层多晶硅表面氧化生成氧化硅，因为有氮 离子注入在沟槽侧壁，使沟槽侧壁的氧化速率降低，因此最终在沟槽侧壁形成的氧化硅较 薄，而在第一层多晶硅上形成的氧化硅较厚(见图6)。(5)之后进行第二层多晶硅的淀积，而后是干法刻蚀第二层多晶硅至硅平面(见 图7)。(6)接下来的标准的工艺，体区、源区的形成，以及后续的接触孔工艺，金属层工艺 和钝化层工艺，最终形成完整的沟槽型双层栅功率MOS晶体管(见图8)。本发明的制备方法，采用氮注入和热氧化工艺，解决了原有工艺中两层多晶硅之间介质层厚度难以控制、容易漏电的问题。
权利要求
1.一种沟槽型双层栅功率MOS晶体管的制备方法，其特征在于，在将沟槽内的第一层 多晶硅刻蚀至预定深度之后，第二层多晶硅淀积之前，包括如下步骤1)去除沟槽侧壁和硅平面上的氧化物；2)进行氮离子注入工艺，使氮离子注入到所述沟槽侧壁；3)而后进行热氧化工艺，使所述沟槽侧壁和所述第一层多晶硅表面生长氧化硅。
2.如权利要求1所述的制备方法，其特征在于所述步骤2)的氮离子注入工艺之前增 加沟槽侧壁牺牲氧化层的生长步骤，而在注入后增加去除所述牺牲氧化层的步骤。
3.如权利要求1所述的制备方法，其特征在于所述步骤2)的氮离子注入工艺之后增 加沟槽侧壁牺牲氧化层的生长，而后去除所述牺牲氧化层的步骤。
4.如权利要求1至3中任一项权利要求所述的制备方法，其特征在于所述步骤二中 氮离子注入中，注入的离子剂量为1011 IO16原子/cm2，氮离子束与衬底垂直轴的夹角为 0 89度，注入能量为1 500KeV。
全文摘要
本发明公开了一种沟槽型双层栅功率MOS晶体管的制备方法，在将沟槽内的第一层多晶硅刻蚀至预定深度之后，第二层多晶硅淀积之前，包括如下步骤1)去除沟槽侧壁和硅平面上的氧化物；2)进行氮离子注入工艺，使氮离子注入到所述沟槽侧壁；3)而后进行热氧化工艺，使所述沟槽侧壁和所述第一层多晶硅表面生长氧化硅。侧壁因氮离子注入使得氧化层的生长速率变慢。采用本发明的方法在两层多晶硅之间形成的氧化层厚度均匀，而且比侧壁和第二层多晶硅间的栅氧化层要厚，显著提高器件的性能；同时这两个不同部位的氧化层在同一部工艺生长完成，使工艺控制变得容易。
文档编号H01L21/28GK102130006SQ20101002733
公开日2011年7月20日 申请日期2010年1月20日 优先权日2010年1月20日
发明者缪进征, 邱晴和, 金勤海 申请人:上海华虹Nec电子有限公司