可返修的电子器件组件及方法

专利名称：可返修的电子器件组件及方法
技术领域：
本发明一般涉及电子器件组件及其制造方法，更具体地，涉及可返修的 (reworkable)电子器件组件及其制造方法，其中内插件使集成电路芯片与衬底连接，其中 在集成电路芯片与衬底之间存在热膨胀系数失配。
背景技术：
由于倒装芯片技术允许在减小芯片占用空间(footprint)的同时增加可能的输 入/输出接触的数目，因此近年来倒装芯片技术迅速发展。这是因为倒装芯片技术利用 整个芯片面积用于输入/输出接触，而不是像线接合的集成电路芯片一样仅仅利用芯片周 边。存在各种用于焊料凸起晶片的技术，例如，蒸发、镀敷、焊料膏丝网印刷以及最近的注模 焊(IMS)。典型地，在下一步骤中将带凸起的晶片切割成分离的芯片。对于直接芯片附接 (DCA)，将硅芯片直接接合到层叠衬底。DCA是一种快速发展的封装技术，这是因为其需要最 小量的叠层上面积，具有最高的高度，并且比其他封装轻。另外，倒装芯片应用提供了比线 接合的封装芯片更好的电特性和更好的冷却特性。然而，由于在集成电路芯片(典型地为 硅基集成电路芯片)与叠层材料(例如有机材料)之间的显著的热膨胀系数(CTE)失配， 通常必须用粘附性支撑材料对DCA接合的芯片进行底部填充(underfill)。有利地，该底部 填充极大地提高了集成电路芯片与叠层衬底之间的焊料凸起连接的疲劳寿命。然而，该方法的一个困难在于，一旦被粘附接合到叠层衬底，该集成电路芯片缺乏 可返修性。可返修性，特别是在多芯片封装中，是使该封装在财政上可盈利的重要方面。为 了解决硅基集成电路芯片与支撑叠层衬底之间的热膨胀系数失配所需要的底部填充粘合 剂阻止(或至少显著抑制)了返修集成电路芯片组件的能力。由于底部填充的粘合剂，该 封装不允许其本身容易地去除集成电路芯片或者对连接集成电路芯片和衬底的独立的接 触进行部位清洗。尽管为了发展可返修的底部填充粘合剂而在本领域中进行了大量尝试， 但该问题仍未解决，这主要是因为对构成材料矛盾的要求和底部填充粘合剂所需要扮演的 不同角色对构成材料的影响。

发明内容
在一方面中，通过提供一种包括衬底和耦合到该衬底的内插件的内插件衬底组 件，克服了现有技术的缺点，并提供了附加的优点。所述衬底包括具有第一热膨胀率的第一 材料，并且所述内插件包括具有第二热膨胀率的第二材料。所述第二热膨胀率不同于所述 第一热膨胀率，并且在所述第一和第二材料之间存在热膨胀系数失配。所述内插件通过多 个第一电接触和至少部分地包围所述多个第一电接触的粘合剂材料而被耦合到所述衬底。 所述粘合剂材料将所述内插件接合到所述衬底，并且减轻由所述第一和第二材料之间的热 膨胀系数失配引起的在所述多个第一电接触上的应变。通过部分地提供比在包括所述第二 材料的集成电路芯片与所述衬底之间的热膨胀系数失配小的在所述集成电路芯片与所述
5内插件之间的热膨胀系数失配，所述内插件便于将所述集成电路芯片耦合到所述衬底。在另一方面中，提供一种电子器件组件，其包括衬底、集成电路芯片和将所述集成 电路芯片耦合到所述衬底的内插件。所述衬底包括具有第一热膨胀率的第一材料，并且所 述集成电路芯片包括具有第二热膨胀率的第二材料。所述第二热膨胀率不同于所述第一热 膨胀率，因此在包括所述第一材料的所述衬底与包括所述第二材料的所述集成电路芯片之 间存在热膨胀系数失配。同样包括所述第二材料的所述内插件通过多个第一电接触和至少 部分地包围所述多个第一电接触的粘合剂材料而被耦合到所述衬底。所述粘合剂材料将所 述内插件接合到所述衬底，并且减轻由所述内插件的所述第二材料与所述衬底的所述第一 材料之间的所述热膨胀系数失配引起的在所述多个第一导电接触上的应变。所述电子器件 组件还包括多个第二电接触，所述多个第二电接触将所述集成电路芯片耦合到所述内插件 而不使用至少部分地包围所述多个第二电接触的粘合剂材料。在又一方面中，提供一种制造电子器件组件的方法，该方法包括以下步骤将内插 件耦合到衬底，所述衬底包括具有第一热膨胀率的第一材料，并且所述内插件包括具有第 二热膨胀率的第二系数，其中所述第二热膨胀率不同于所述第一热膨胀率，从而在所述衬 底的所述第一材料与所述内插件的所述第二材料之间存在热膨胀系数失配，并且其中所述 耦合包括提供多个第一电接触以及至少部分地包围所述多个第一电接触的粘合剂材料以 将所述内插件耦合到所述衬底，所述粘合剂材料将所述内插件接合到所述衬底并且减轻由 所述内插件的所述第二材料与所述衬底的所述第一材料之间的热膨胀系数失配引起的在 所述多个第一电接触上的应变；以及使用多个第二电接触将集成电路芯片耦合到所述内插 件，其中所述集成电路芯片被耦合到所述内插件而不使用至少部分地包围所述多个第二电 接触的粘合剂材料，并且其中所述集成电路芯片包括具有所述第二热膨胀率的所述第二材 料，而所述多个第二电接触具有比所述多个第一电接触低的返修温度。此外，通过本发明的技术可实现其他特征和优点。在此对本发明的其他实施例和 方面进行详细描述，并将其视为所要求保护的发明的一部分。


在本说明书的最后的权利要求书中具体地指出且清楚地要求保护被视为发明的 主题。通过结合附图给出的下列详细的描述，本发明的上述和其他目的、特征和优点将变得 明显，在附图中图1是常规电子器件组件的一个实施例的横截面正视图(现有技术)；图2是电子器件组件的可选实施例的横截面正视图；图3是根据本发明的一方面的电子器件组件的一个实施例的横截面正视图；图4是根据本发明的一方面在返修电接触以去除集成电路芯片之后的图3的电子 器件组件的横截面正视图；图5是根据本发明的一方面的包括减薄的集成电路芯片的电子器件组件的可选 实施例的横截面正视图；图6是根据本发明的一方面的包括减薄的集成电路芯片的叠层的电子器件组件 的另一实施例的横截面正视图；图7A是根据本发明的一方面的电子器件组件的另一实施例的横截面正视图7B是根据本发明的一方面沿线7B-7B截取的图7A的电子器件组件的横截面平 面视图；图8A是根据本发明的一方面的电子器件组件的又一实施例的横截面正视图；以 及图8B是根据本发明的一方面沿线8B-8B截取的图8A的电子器件组件的横截面平 面视图，其示例出与该实施例的较低熔点的多个电接触相比，较高熔点的多个电接触的较 大占用空间。
具体实施例方式在多芯片封装中的集成电路芯片的可返修性是使这种形式的封装在财政上可盈 利的重要方面。对于许多这样的封装而言，集成电路芯片的与衬底的接触的结构可靠性需 要这样的底部填充粘合剂，其至少部分的包围将集成电路芯片电连接到衬底的导电接触。 在现有技术中，最广泛地使用基于环氧(epoxy)的粘合剂材料来作为底部填充。环氧树脂 对于多种不同应用而言是非常重要的，这些应用包括涂层、粘合剂、结构材料、电绝缘、密封 等等。在固化之后，环氧制剂具有突出的特性，包括但不限于韧性、粘附性和耐溶剂性。环氧热固性的属性在于其在固化后的不易处理性(intractability)。该不易处理 性是热固性化学的一个方面，该热固性使用固化反应来将低分子量前体转变为实质上无限 分子量的聚合物。然而，由于阻止返修(或至少使返修非常困难)，不易处理性的该相同特 性是不利的。如果使用昂贵的集成电路芯片(或衬底)，这种组件不可返修性会是不可接受 的，因为一个有缺陷的部件就会使整个组件无用。在底部填充中，热固性用作粘合剂，有效地将部件胶粘到衬底以及密封倒装芯片 与衬底之间的电连接。此外，如果衬底保持多于一个的底部填充部件，如同在高性能多芯片 模块(MCM)或板上倒装芯片(FC0B)应用中一样地，不能拆解或“返修”有缺陷的底部填充 部件的特性会变得非常昂贵，因为整个封装变为无用的。由此，非常需要可返修的电子器件 组件和用于将芯片附接到衬底的方法。图1示出总体以100表示的常规电子器件组件的一个实施例。如图所示，该组件包 括衬底110，该衬底可以包括一级封装。衬底110包括第一主表面111，球栅阵列(BGA)112 设置在主表面111上。BGA 112用于将衬底电学和机械连接到例如卡(未示出)。BGA通常 由金属凸起或球的阵列构成，这些金属凸起或球被焊接到衬底和卡上的连接衬垫。通常，衬 底110是陶瓷衬底，然而，最近，有机衬底变得流行。通过多个电接触115，例如多个C4互连凸起(或球)，将集成电路芯片120电学和 机械连接到衬底110的第二主表面113。底部填充粘合剂116包围所述多个电接触115，并 且包括例如高模量环氧。典型地，底部填充粘合剂填充集成电路芯片120与衬底110之间 的空间以及所述多个电接触115之间的间隙空间。注意结果形成这样的组件，其由于底部 填充粘合剂的不易处理性而通常不可返修。图2示出电子器件组件200的可选实施例。如图所示，电子器件组件200包括衬 底210，例如一级有机或陶瓷封装，其具有第一主表面211和第二主表面213，球栅阵列212 设置在主表面211上，第二主表面213仅仅通过例如多个电接触215 (例如多个C4接触)而 被电学和机械耦合到集成电路芯片220。由于在集成电路芯片与衬底之间不存在底部填充粘合剂，该电子器件组件可返修。然而，所示组件的缺点在于，使集成电路芯片与衬底互连 的多个电接触上的应变在芯片操作期间变得显著，在距芯片中心最远(即，在芯片拐角处) 的电接触处尤甚。在该组件的热循环期间，在芯片周围附近的电接触上的该高应变会导致连接失 败。在衬底与集成电路芯片之间的热膨胀系数(CTE)失配显著的情况下尤其如此，这与有 机封装衬底和半导体集成电路芯片(例如硅芯片)的情况相同。如果没有底部填充粘合剂， 则组件的可靠性不足以用于商业应用。例如，假设进行从25°C到100°C的热循环，如果没有 底部填充，在现今标准封装上模制720微米厚度的常规硅集成电路芯片时，周围(特别地， 拐角连接)的最大塑性应变为9.7%。该高应变对于所示组件的可靠性而言是成问题的。概括而言，在此提出一种电子器件组件及其制造方法，其利用在集成电路芯片与 下伏的衬底之间设置的内插件以及耦合该内插件和衬底的不可返修的底部填充粘合剂，而 在内插件与芯片之间没有底部填充粘合剂。此外，通过将内插件选择为包括与集成电路芯 片相同的材料(或者其热膨胀率与集成电路芯片材料(例如硅)匹配的半导体材料)，尽管 包括具有显著的CTE失配的衬底和集成电路芯片(例如具有有机衬底的硅芯片的情况)， 仍可以提供商业可行的可返修的电子器件组件。在此公开的组件有利地保护芯片免受由芯 片与衬底之间的CTE失配导致的热学和机械应力，同时仍提供返修芯片(或返修MCM的芯 片)的能力。在一个实施例中，将相对薄的内插件(例如50-150微米厚的内插件)设置为具有 与将被耦合到衬底的芯片相同或相似的CTE。该相对薄的内插件被粘附接合(例如，使用 常规环氧底部填充)到衬底，产生内插件衬底组件。该衬底可包括任何一级封装，例如有机 或陶瓷一级封装。内插件厚度被最小化，以允许使用常规技术穿过该内插件而形成电过孔。 这些电过孔用于将使芯片与内插件连接的多个电接触连接到使内插件与衬底连接的多个 电接触。在一个实施例中，使用包括低熔点C4的多个电接触将芯片耦合到薄内插件，如果 测试表明芯片有缺陷，该低熔点C4允许随后从内插件衬底组件热去除芯片，从而通过允许 另一芯片耦合或接合到该内插件衬底组件而便于该组件的返修。注意，在此所述的所有实 施例中，假设多个第一电接触具有比多个第二电接触高的返修温度，从而便于集成电路芯 片的返修而不影响下伏的内插件衬底组件。此外，注意，假设与集成电路芯片相比，在此所 述的内插件相对不昂贵。图3示例出根据本发明的一方面的电子器件组件300的实施例。由于仅仅多个电 接触325将集成电路芯片320耦合到包括内插件330和衬底310的内插件衬底组件，该电子 器件组件是可返修的。在一个实施例中，衬底310为一级封装，例如有机封装，在其第一主 表面311上具有球栅阵列接触312。多个第一电接触315将在衬底310的第二主表面313 上的内插件330耦合到接触(未示出)。底部填充粘合剂316被设置为至少部分地包围所 述多个第一电接触315，以将内插件330粘附接合到衬底310。该内插件衬底组件变为这样 的组件，通过多个第二电接触325，集成电路芯片320被电学和机械接合到该组件。通过将 内插件330选择为具有与集成电路芯片320的热膨胀系数相同或相似的热膨胀系数，则所 产生的电子器件在内插件-芯片界面处的减小的本征应力足以使内插件与芯片之间的间 隙不需要底部填充粘合剂，同时仍提供商业可行的电子器件组件。由于仅仅使用可返修的 电接触将芯片耦合到内插件，这意味着集成电路芯片可返修。
如所示例的，内插件330包括(在该实施例中)多个电过孔331，这些电过孔延伸在内插件的主表面之间延伸穿过该内插件。该多个电过孔使多个第一电接触315与多个第 二电接触325互连，正如特定的应用所希望的。假设内插件为100微米厚、芯片为常规的720微米厚、并且热循环为25°C到 100°C，图3的电子器件组件300的仿真模拟示例出在芯片拐角附近的多个第二电接触325 上的最大塑性应变为2. 2%的量级，其与没有图3的内插件和底部填充组件的标准一级有 机封装与芯片界面的情况相比减小了 4. 5倍。作为具体实例，可以在具有与目标芯片相同的占用空间尺寸的晶片上制造超薄硅 内插件或具有由与芯片(例如硅芯片或SiGe芯片)相似的CTE的另一材料制成的内插件。 此外，该超薄内插件的厚度可以为50-150微米。这便于产生常规的电通孔，这些电通孔被 制造(在一个实施例中)为在一个主侧具有目标芯片的电接触(例如，C4接触)的间距 (pitch)且在另一主侧具有一级金属(即，衬底上的电接触)的间距。这两种间距不必相同， 这是因为假设内插件包含为将芯片C4的端子连接到一级封装衬垫(即，衬底衬垫)而需要 的再分布层。该内插件晶片被单化(singulate)，并且所产生的内插件与一级封装(即衬 底)上的高熔点C4连接。检查电连接性，并且，如果可接受，用标准的商业可得的非可返修 底部填充粘合剂对组件进行底部填充。(在附接到衬底之前或之后)在内插件的顶表面上 形成共熔衬垫，以提供用于芯片的C4接触的接合表面。在制造、晶片检测和单化之后，用低 熔点C4对该芯片形成凸起，并随后将该芯片附接到内插件衬底组件的顶部上的共熔衬垫。 再次注意与将界面耦合到衬底的接触相比，较低熔点的电接触将该芯片耦合到内插件。还应注意由于内插件的厚度如此小，预期首先没有信号或其它电学劣化。另外， 由于在芯片与内插件之间具有合适的CTE匹配，在芯片上几乎不产生热机械应力，同时，通 过将内插件接合到衬底的底部填充粘合剂，改善了在内插件上产生的应力。由于芯片与衬 底之间的焊料的分层接合(hierarchy)，通过返修较低熔点的焊料而可以容易地从内插件 热去除芯片，并且可以修复这些部位以接受另一芯片。在任何情况下，可以从封装去除非 功能性芯片，或者从封装保留功能性芯片。该动作的过程将依赖于衬底和内插件的平均成 本。在任一情况下，可以将内插件视为底部填充粘合剂的部分，还具有包含嵌入的无源部件 (例如解耦电容器、电感器或电阻器)的附加能力。有利地，因此在此给出混合组件，其中不 可返修的底部填充粘合剂将内插件接合到衬底，其中固体的超薄内插件具有与集成电路芯 片匹配(或近似匹配)的CTE。由此，可以为硅基集成电路芯片(具有2-4的CTE)使用衬 底(例如具有18-24的CTE的有机封装)，同时仍允许芯片的返修性和最小化的在将芯片连 接到内插件衬底组件的电接触上的应力。图4示例出组件的可返修性质，其中测试组件的集成电路芯片且发现其有缺陷。 因此，已经去除集成电路芯片，并且已准备好在内插件330上的用于将另一芯片接合到该 内插件衬底组件的表面衬垫322，该内插件衬底组件包括通过多个第一电接触315和至少 部分地包围所述多个第一电接触的底部填充粘合剂316而被电学和机械接合到衬底310的 内插件330。图5示例出根据本发明的一方面的电子器件组件的可选实施例。在该实施例中， 内插件衬底组件与图4的实例中的内插件衬底组件实施例相似，并且包括通过多个第一电 接触315和至少部分地包围所述多个第一电接触的底部填充粘合剂316而被电学和机械接合互连在一起的衬底310和内插件330。在衬底310的下侧上示出了接触的球栅阵列，以便 于将组件电连接到例如印刷电路板(未示出)。在该实施例中，芯片为减薄的集成电路芯片 500。例如，在通过仅仅多个第二电接触325而被连接到内插件衬底组件之前，该芯片被减 薄至约300微米或更小。如所示例的，通过电通孔331将所述多个第二电接触连接到所述 多个第一电接触315。虽然被示例为具有相同的间距，但所述多个第一电接触和所述多个第 二电接触可具有不同的间距，其中在该内插件中设置适宜的分布层。与在图4的实施例中 一样，假设所述多个第一电接触包括比所述多个第二电接触的熔点更高的材料，因此允许 所述多个第二电接触的返修而不影响下伏的内插件衬底组件。
作为具体实例，芯片可以为减薄的硅芯片，其中内插件由硅制成，并且衬底为具有 与硅的显著的CTE失配(例如，大于3倍的失配)的有机封装(或者其他材料)。与芯片和 组件的总成本相比，减薄芯片500的成本相对不昂贵，并且对所产生的组件的模拟表明在 拐角电接触325上的最大塑性应变为1. 3%的量级，与耦合到内插件衬底组件的完全厚度 的芯片的情况(例如图4中所示)相比，该量级进一步减小了约2倍。所执行的模拟假设 采用300微米厚的芯片、100微米厚的内插件、以及从25°C到100°C的热循环。图6示例出(根据本发明的一方面)的电子器件组件的另一实施例，其中在内插 件330和衬底310之上设置减薄的芯片610、620的叠层600。在该方案中，通过多个第一电 接触315将内插件330电学和机械耦合到衬底310，并且通过底部填充粘合剂316而将内插 件330接合到衬底310，如上所述。通过多个第二电接触615将第一减薄的晶片610电学和 机械耦合到内插件330，并且通过多个第三接触625将第二减薄的晶片620电学和机械耦 合到第一减薄的晶片610。导电过孔611被设置为穿过第一减薄的晶片610，并且导电过孔 331被设置为穿过内插件330，以如所要求地允许将第二减薄的晶片620穿透式电连接到衬 底310。例如，减薄的晶片610和620可以包括相同的同质集成电路芯片(例如相同的存 储器芯片)，或者可以为异质芯片(例如处理器芯片620和存储器芯片610)。通过仅仅在 内插件330与衬底310之间设置底部填充粘合剂316，可以通过根据需要加热各自的多个 电接触以去除芯片来返修第二减薄的芯片620和/或第一减薄的芯片610。为了便于该处 理，可以将所述多个第一电接触315制造为具有比所述多个第二电接触615高的熔点，所述 多个第二电接触615可被制造为具有比所述多个第三电接触625高的熔点。可选地，所述 多个第二电接触615可具有最低的熔点，以便于一起作为叠层的减薄的晶片610和620的 去除和返修。图7A和7B示出根据本发明的一方面的又一电子器件组件700的实施方式。在该 实施方式中，如图7B所示，通过例如从芯片720的拐角721去除选定周长的电接触，实现使 芯片720与内插件730互连的多个第二电接触725上的应力减小。在该实施例中，内插件 衬底组件与上述内插件衬底组件相似，其中通过多个第一电接触715以及至少部分地包围 所述多个第一电接触的底部填充粘合剂716而电学和机械连接内插件730和衬底710。可 以包括一级有机封装的衬底710包括设置在其第一主表面711上的球栅阵列712，衬底710 的与第一主表面相反的第二主表面713具有电接触衬垫，所述多个第一电接触电连接到这 些电接触衬垫。通过选择性地去除多个周边电接触725中的(例如三个)周边拐角电接触 (如图7B所示)，剩余的电接触上的塑性应变减小到1. 5% (即，假设720微米厚的芯片和 100微米厚的内插件)。由此，可以采用现今常规芯片的全厚(例如，720微米)，同时仍实现在使芯片互连到在此描述的内插件衬底组件的电接触上的2%或更小的总应变。图8A和8B示出根据本发明的一方面的电子器件组件800的再一实施例。该实施例包括衬底810、内插件830和芯片820。假设芯片820包括具有现今厚度(例如720微 米)的常规集成电路芯片。通过多个第一电接触815以及至少部分地包围所述多个第一电 接触的底部填充粘合剂816而将内插件830电学和机械连接到衬底810，并且将内插件830 接合到衬底810的上主表面813。衬底810的下主表面811包括上述球栅阵列812，以用于 例如将组件耦合到印刷电路板或其他更高级的封装。多个第二电接触825将芯片820电学 和机械连接到内插件830。假设所述多个第一电接触815具有比所述多个第二电接触825 更高的熔点(以及因此更高的返修温度)，这便于返修组件以去除芯片820，使得下伏的内 插件衬底组件保持完整。内插件830包括(在该实施例中)多个导电过孔831，这些导电过 孔如所需要地将多个第二电接触825电连接到多个第一电接触815。可以在内插件内设置 一个或多个分布层以便于该互连。如图8A和8B所示，内插件830被制造为具有比芯片820的横截面面积更大的横截 面面积，并且在平面视图中，所述多个第一电接触815包括比所述多个第二电接触825更大 的占用空间(如图8B中所示例的)。如在该图中所示，与将芯片820电连接到内插件830 的所述多个第二电连接825的占用空间相比，电接触815的至少一个额外的周边行被设置 在衬底到内插件连接的周边周围。占用空间尺寸的该差异减小了较小占用空间的拐角凸起 (将芯片820耦合到内插件830的多个第二电接触825)上的塑性应变。虽然在此详细示出和描述了实施例，但对于相关领域的技术人员而言很明显，只 要不脱离本发明的精神，可以做出各种修改、添加、替代等等，因此这些修改、添加、替代等 等被视为在下列权利要求书中限定的本发明的范围内。
权利要求
一种内插件衬底组件，包括衬底，所述衬底包括具有第一热膨胀率的第一材料；耦合到所述衬底的内插件，所述内插件包括具有第二热膨胀率的第二材料，所述第二热膨胀率不同于所述第一热膨胀率，其中在所述衬底的所述第一材料与所述内插件的所述第二材料之间存在热膨胀系数失配，所述内插件通过多个第一电接触和至少部分地包围所述多个第一电接触的粘合剂材料而被耦合到所述衬底，所述粘合剂材料将所述内插件接合到所述衬底，并且减轻由所述内插件的所述第二材料与所述衬底的所述第一材料之间的热膨胀系数失配引起的在所述多个第一电接触上的应变；以及其中通过部分地提供比在包括所述第二材料的集成电路芯片与所述衬底之间的热膨胀系数失配小的在所述集成电路芯片与所述内插件之间的热膨胀系数失配，包括所述第二材料的所述内插件便于将所述集成电路芯片耦合到所述衬底。
2.根据权利要求1的内插件衬底组件，其中所述内插件包括从其第一主表面延伸到 第二主表面的导电过孔以将多个第二电接触中的至少一些接触电连接到所述多个第一电 接触中的至少一些接触，其中所述多个第二电接触将所述集成电路芯片电耦合到所述内插 件。
3.根据权利要求1的内插件衬底组件，其中所述内插件包括第一厚度，并且所述集成 电路芯片包括第二厚度，所述第二厚度大于所述第一厚度，并且其中所述第一材料与所述 第二材料之间的所述热膨胀系数失配至少为3倍。
4.根据权利要求1的内插件衬底组件，其中所述第一材料为有机材料，所述第二材料 为半导电材料。
5.根据权利要求1的内插件衬底组件，其中所述衬底包括一级有机封装且所述内插件 包括半导电材料，并且其中所述内插件具有比所述衬底小的平面横截面面积，所述粘合剂 材料包括底部填充粘合剂，所述底部填充粘合剂包围所述多个第一导电接触且在所述衬底 的第一主表面处将所述内插件接合到所述衬底，并且其中所述衬底还包括设置在其第二主 表面上的球栅电接触阵列。
6.一种电子器件组件，包括衬底，所述衬底包括具有第一热膨胀率的第一材料；集成电路芯片，所述集成电路包括具有第二热膨胀率的第二材料，所述第二热膨胀率 不同于所述第一热膨胀率，其中在所述衬底的所述第一材料与所述集成电路芯片的所述第 二材料的之间存在热膨胀系数失配；以及被耦合到所述衬底的内插件，所述内插件包括具有所述第二热膨胀率的所述第二材 料，且通过多个第一电接触和至少部分地包围所述多个第一电接触的粘合剂材料而被耦合 到所述衬底，所述粘合剂材料将所述内插件接合到所述衬底并且减轻由所述内插件的所述 第二材料与所述衬底的所述第一材料之间的所述热膨胀系数失配引起的在所述多个第一 导电接触上的应变；以及多个第二电接触，所述多个第二电接触将所述集成电路芯片耦合到所述内插件而不使 用至少部分地包围所述多个第二电接触的粘合剂材料。
7.根据权利要求6的电子器件组件，其中所述多个第二电接触将所述集成电路芯片 耦合到所述内插件而不使用粘合剂便于通过从所述内插件去除所述集成电路芯片而返修所述电子器件组件，其中所述多个第二电接触在比所述多个第一导电接触低的温度下可返 修。
8.根据权利要求6的电子器件组件，其中所述内插件包括从其第一主表面延伸到第二 主表面的导电过孔以将多个第二电接触中的至少一些接触电连接到所述多个第一电接触 中的至少一些接触。
9.根据权利要求6的电子器件组件，其中所述内插件包括第一厚度，并且所述集成电 路芯片包括第二厚度，所述第二厚度大于所述第一厚度，并且其中所述第一材料与所述第 二材料之间的所述热膨胀系数失配至少为3倍。
10.根据权利要求9的电子器件组件，其中所述集成电路芯片为减薄的集成电路芯片， 并且所述集成电路芯片的所述第二厚度小于所述集成电路芯片的常规厚度且小于所述内 插件的所述第一厚度的5倍。
11.根据权利要求6的电子器件组件，其中所述集成电路芯片为第一减薄的集成电路 芯片，并且其中所述电子器件组件还包括第二减薄的集成电路芯片，所述第二减薄的集成 电路芯片包括所述第二材料且通过多个第三电接触而被耦合到所述第一减薄的集成电路 芯片并且不使用至少部分地包围所述多个第三电接触的粘合剂材料。
12. 根据权利要求6的电子器件组件，其中所述多个第二电接触包括导电接触的阵列， 所述导电接触的阵列包括被设置为最靠近所述集成电路芯片的边缘的多个周边接触，并且 其中邻近所述集成电路芯片的拐角的多个周边接触被从所述导电接触的阵列去除，从而减 轻在所述导电接触的阵列上的应变。
13.根据权利要求6的电子器件组件，其中所述第一材料为有机材料，所述第二材料为 半导电材料，并且所述热膨胀系数失配大于3倍。
14.根据权利要求6的电子器件组件，其中所述多个第一电接触在第一占用空间中被 排成阵列，所述多个第二电接触在第二占用空间中被排成阵列，所述第一占用空间大于所 述第二占用空间。
15.根据权利要求6的电子器件组件，其中所述内插件包括第一平面横截面面积，所述 集成电路芯片包括第二平面横截面面积，所述第一平面横截面面积大于所述第二平面横截 面面积，并且其中所述多个第一电接触包括多个周边电接触，所述多个周边电接触被设置 在通过所述多个第二电接触而被耦合到所述内插件的所述集成电路芯片的所述第二平面 横截面面积外侧。
16.一种制造电子器件组件的方法，所述方法包括以下步骤将内插件耦合到衬底，所述衬底包括具有第一热膨胀率的第一材料，并且所述内插件 包括具有第二热膨胀率的第二材料，其中所述第二热膨胀率不同于所述第一热膨胀率，从 而在所述衬底的所述第一材料与所述内插件的所述第二材料之间存在热膨胀系数失配，并 且其中所述耦合包括提供多个第一电接触以及至少部分地包围所述多个第一电接触的粘 合剂材料以将所述内插件耦合到所述衬底，所述粘合剂材料将所述内插件接合到所述衬底 并且减轻由所述内插件的所述第二材料与所述衬底的所述第一材料之间的所述热膨胀系 数失配引起的在所述多个第一电接触上的应变；以及使用多个第二电接触将集成电路芯片耦合到所述内插件，其中所述集成电路芯片被耦 合到所述内插件而不使用至少部分地包围所述多个第二电接触的粘合剂材料，并且其中所述集成电路芯片包括具有所述第二热膨胀率的所述第二材料，而所述多个第二电接触具有 比所述多个第一电接触低的返修温度。
17.根据权利要求16的方法，还包括以下步骤如果所述集成电路芯片有缺陷，从所述 内插件去除所述集成电路芯片；以及利用仅仅多个第三电接触而不使用至少部分地包围所 述多个第三电接触的粘合剂材料，将另一个集成电路芯片耦合到所述内插件。
18.根据权利要求16的方法，其中所述内插件包括从其第一主表面延伸到第二主表面 的电过孔以将多个第二电接触中的至少一些接触电连接到所述多个第一电接触中的至少 一些接触。
19.根据权利要求16的方法，还包括在将所述集成电路芯片耦合到所述内插件之前减 薄所述集成电路芯片，其中所述内插件包括第一厚度，并且所述集成电路芯片包括第二厚 度，所述第二厚度大于所述第一厚度。
20.根据权利要求16的方法，其中所述集成电路芯片为第一减薄的集成电路芯片，并 且其中所述方法还包括仅仅通过多个第三电接触而不使用至少部分地包围所述多个第三 电接触的粘合剂材料，将第二减薄的集成电路芯片耦合到所述第一减薄的集成电路芯片。
全文摘要
本发明涉及可返修的电子器件组件及方法。提供一种电子器件组件，其包括衬底、内插件以及集成电路芯片。所述衬底由具有第一热膨胀率的第一材料制成，并且所述内插件以及所述集成电路由具有第二热膨胀率的第二材料制成。所述第二热膨胀率不同于所述第一热膨胀率，因此在所述衬底与所述内插件或芯片之间存在热膨胀系数失配。所述内插件通过多个第一电接触和至少部分地包围所述电接触的底部填充粘合剂而被耦合到所述衬底，以将所述内插件接合到所述衬底并由此减轻在所述多个第一导电接触上的应变。通过多个第二电接触将所述集成电路芯片耦合到所述内插件而不使用包围所述多个第二电接触的粘合剂。
文档编号H01L21/60GK101877341SQ201010166770
公开日2010年11月3日 申请日期2010年4月27日 优先权日2009年4月29日
发明者B·C·韦布, G·A·卡托皮斯, J·U·尼克博克, P·S·安德里, S·G·查派帕斯, S·L·布赫沃特尔 申请人:国际商业机器公司