专利名称：利用绝缘体上硅制备悬空应变硅薄膜的方法
技术领域：
本发明涉及一种利用绝缘体上硅制备悬空应变硅薄膜的方法，更确切地说是一种 基于绝缘体上硅(SOI)材料来制备具有悬空应变硅材料的方法，属于绝缘层上硅材料。
背景技术：
传统的应变硅材料的制备通常是在硅衬底外延SiGe材料，经退火将SiGe中的应 力释放，然后再在弛豫的SiGe材料上外延硅，因为SiGe的晶格常数大于Si，所以可以得到 具有张应力的Si材料。然而，在SiGe弛豫的过程中，由于SiGe的晶格常数不同，因而SiGe 中有穿透位错产生。与此同时，由于受到弛豫SiGe材料的影响，外延应变硅的位错密度较 高(IEl5 IEl7CnT2)。安正华、张苗等人在一种类似绝缘层上硅结构的材料及制备方法(ZL01139288. 6) 中利用外延离子注入和键合技术来得到新型类似SOI结构材料的方法，并利用特定的热处 理工艺实现应变异质结构的应变反转，从而得到高性能异质结MOSFET (金属-氧化物-半 导体场效应管)、MODFET(调制掺杂场效应管)等器件所需要的双轴张应变Si层结构。系 采用薄膜外延工艺在单晶硅衬底上生长一层高质量的单晶异质薄膜，如SihGex层，再利 用离子注入在SihGex层中形成气泡空腔层，然后键合到另一片材料上，一般为含有氧化 层的硅衬底，结合热处理使键合片从气泡空腔层处裂开，从而形成类似于SOI (Silicon On Insulator)结构的材料，如 SiZSi1^GexZSiO2ZSi 或 Si1^GexZSiO2ZSi 结构。虽工艺较简单、 重复性和均勻性好，且利用的是外延、离子注入和键合技术，在当时是一种发展前途的结构 和方法。但是，随着半导体技术的发展，单纯依靠硅材料已经无法制备出足够高速，低功耗 的晶体管。制备更小尺寸、更高性能的器件一直是半导体工业发展的目标和方向，从90nm 工艺开始，应变硅(sSi)技术和绝缘体上硅(SOI)技术成为推动摩尔定律的两大利器。当 前结合了应变硅和SOI技术的绝缘体上应变硅技术受到了业内科技人员的日益重视，它被 认为是下一代CMOS工艺的优选衬底材料之一。绝缘体上应变硅材料一般分成两种，一种是应变硅材料直接结合到硅衬底的绝 缘层上，形成sSi/Si02/Si的三明治结构(sSOI)；另一种是应变硅和绝缘层之间还有一层 SiGe层，形成sSi/SiGe/Si02/Si的四层结构(SGOI)。sSOI中张应力的存在有利于提高电 子迁移率，但是对空穴迁移率的提升作用并不明显，而SGOI作为一种双沟道材料，由于应 变硅层中的张应力和SiGe层中的压应力的共同作用，材料中的电子和空穴迁移率同时得 到提高。本发明拟从另一角度出发，利用SOI上硅制备悬空应变硅薄膜，以克服现有应变 硅薄膜制备中存在的应力和位错密度过高的缺陷。
发明内容
本发明的目的在于提供一种基于绝缘体上硅材料制备具有悬空应变硅材料的方法，本发明特点只需要简单的一步外延工艺和湿法刻蚀工艺实施发明。也即在SOI上面 外延一层SiGe层，然后将SOI材料从底部淘空，通过应力转移方法，将SiGe的应力转移 到SOI材料中的顶层硅上，从而得到悬空应变硅薄膜。因为悬空的硅薄膜层的厚度很薄 (10-50nm)，避免了大量穿透位错的产生，可以得到高质量的应变硅薄膜材料。具体地说，本发明利用SOI制备悬空应变硅薄膜的工艺步骤是1、首先提供绝缘体上硅材料(SOI :silicon-on-insulator)2、在SOI材料上外延一层晶格常数比硅大或者小的晶体层，要求外延的晶体层厚 度在临界厚度之内，以保证外延的晶体层中没有位错产生，应力完全保持；3、经过传统光刻手段，在硅衬底底部刻蚀出所需的图形；4、利用湿法刻蚀手段，利用硅的各项异性腐蚀特点，在KOH或TMAH溶液中进行腐 蚀，腐蚀到埋氧层自动停止；5、将经步骤4腐蚀后的晶片放入HF溶液中，腐蚀移除埋氧层，腐蚀到顶层硅自动
停止；6、腐蚀完成后，将晶片放入退火炉进行退火，退火温度300-800°C，退火时间为 10-120分钟，使外延的晶体层发生弛豫，将应力转移到顶层硅上；7、利用湿法腐蚀，移除顶层的外延晶体层，可以得到悬空的应变硅薄膜层。由此可见，本发明实施悬空应变硅材料的方法十分简单，而且只需使用一步外延 一层晶体层再使用常规的湿法腐蚀和退火工艺使应力转移到外延晶体层中，从而使悬空的 硅膜既避免大量穿透位错的产生。
图1系本发明提供的制备工艺流程示意图。图中a)选用的SOI材料；b)在SOI材料上外延生长晶体层11 ；c)光刻工艺，在 衬底底部刻蚀出图形，常规湿法腐蚀工艺腐蚀到埋氧层自动停止；d)腐蚀到顶层硅自动停 止；e)退火；f)移除顶层外延的晶体层。
具体实施例方式下面结合附图进一步阐述本发明的突出的特点和显著的进步，但本发明决非仅局 限于实施例。实施例1本发明提供一种利用绝缘体上硅来制备悬空应变硅薄膜的方法，只需简单的一部 外延工艺，其余利用湿法刻蚀就可以完成。具体工艺过程如下1、首先提供绝缘体上硅材料(图la)；2、在SOI材料上外延一层晶格常数比硅大或者小的外延晶体层11，要求晶体11的 厚度在临界厚度之内，以保证晶体层11中没有位错产生，应力完全保持(图lb)；3、经过传统光刻手段，在硅衬底底部刻蚀出如图示的图形(图Ic)；4、利用湿法刻蚀手段，利用硅的各项异性腐蚀特点，在KOH或TMAH溶液中进行腐 蚀，腐蚀到埋氧层自动停止；5、将晶片放入HF溶液中，腐蚀移除埋氧层，腐蚀到顶层硅自动停止(图Id)；
6、腐蚀完成后，将晶片放入退火炉进行退火，退火温度500-800°，时间为10-120 分钟，晶体层11发生弛豫，将应力转移到顶层硅中去(图Ie)；7、利用湿法腐蚀，移除顶层外延的晶体层11，可以得到悬空的应变硅层(图If)。应变层厚度为40_50nm。实施例2悬空的应变硅的厚度为20-40nm，退火温度为400-700°C，退火时间为80-100分 钟，其余同实施例1。实施例3悬空的应变硅层厚度为10-20nm，其余同实施例1。
权利要求
一种利用绝缘体上硅制备悬空应变硅薄膜的方法，其特征在于先在SOI上面外延一层SiGe层，然后将SOI材料淘空，通过应力转移法，将SiGe的应力转移到SOI材料的顶层硅中，最终获得悬空的应变硅薄膜层。
2.按权利要求1所述的方法，其特征在于工艺步骤是a)首先提供绝缘体上硅材料；b)在绝缘体上硅材料上外延一层晶格常数比硅的晶格常数大或者小的外延晶体层，晶 体层的厚度在临界厚度之内，使外延晶体层中没有位错产生，应力完全保持；c)经过传统光刻手段，在硅衬底底部刻蚀出图形；d)利用湿法刻蚀手段和硅的各项异性腐蚀的特点，在KOH或TMAH溶液中进行腐蚀，腐 蚀到埋氧层自动停止；e)将步骤d腐蚀后的晶片放入HF溶液中，腐蚀移除埋氧层，腐蚀到顶层硅自动停止；f)腐蚀完成后，将晶片放入退火炉进行退火，退火温度300-800°C，使外延的晶体层发 生弛豫，将应力转移到顶层硅中去；g)利用湿法腐蚀，移除顶层外延的晶体层，从而制得悬空的应变硅薄膜层。
3.按权利要求2所述的方法，其特征在于悬空应变硅薄膜层的厚度为10-50nm。
4.按权利要求2所述的方法，其特征在于步骤f中退火时间为10-120分钟。
全文摘要
本发明涉及一种利用绝缘体上硅制备悬空应变硅薄膜的方法，其特征在于在SOI上面外延一层SiGe层，然后将SOI材料淘空，通过应力转移法，将SiGe的应力转移到SOI材料的顶层硅中，最终获得悬空的应变硅薄膜层。所获得悬空的应变硅薄膜层的厚度为10-50nm。由本发明提供的工艺只需简单的一步外延工艺和湿法刻蚀工艺实施，避免了大量穿透位错的产生，获得高质量的应变硅薄膜材料。
文档编号H01L21/20GK101958271SQ20101022313
公开日2011年1月26日 申请日期2010年7月9日 优先权日2010年7月9日
发明者张波, 张苗, 武爱民, 王曦, 薛忠营, 魏星 申请人:中国科学院上海微系统与信息技术研究所;上海新傲科技股份有限公司