专利名称：具区域保护层的发光二极管的制作方法
技术领域：
本发明涉及一种发光二极管，尤其涉及一种具有区域保护层的发光二极管，因此， 对发光二极管的亮度以及接线接合力影响较少。
背景技术：
发光二极管(Light Emitting Diode,LED)的发光原理是利用外加电压，致使发光层中的电子以及空穴发生结合，并以光的型式将能量释放。发光二极管因发光效率高、寿命长、体积小、低耗电以及色彩表现佳，在今日诉求环保节能的风气下，广泛地取代现有的发光光源。图IA显示现有发光二极管的立体结构示意图，于基板(substrate) 10上，逐一以半导体工艺成长一发光迭层11，并于发光迭层11上形成一电极组12。其中，发光迭层11可自基板10侧依序包含一 N型半导体层111、一发光层112以及一 P型半导体层113。其中， 发光层112和P型半导体层113分别形成于N型半导体层111上的部分区域，使得N型半导体层111具一外露区域114。该电极组12则包含一 N型电极121以及一 P型电极122， 该P型电极122形成于P型半导体层113上，其包含了一焊垫区123。该N型电极121则形成于该外露区域114，且N型电极121与发光层112以及P型半导体层113互不相接触。 该焊垫区123与N型电极121用以作为发光二极管1进行封装程序的电气接线位置。请配合参阅图IB与图IC的俯视图与剖视图。在现有技术中，除焊垫区123与N 型电极121的部分区域须裸露用以电气接线外，发光迭层11上的发光表面会覆盖一保护层 (passivation layer) 13来作为保护。保护层13除可避免发光迭层11直接与环境接触而受破坏外，也可作为电性绝缘，减少因打线偏移(wire deformation)等因素所造成的漏电 ^ (current leakage)激较。然而，如图IB所示，除焊垫区123与N型电极121的部分区域裸露以外，现有技术中的保护层13是于发光表面全区域的层状分布，如此易造成发光二极管1因保护层13的阻隔，而使光线受到干扰，进而降低发光二极管1的出光效率。此外，于封装打线程序中，因保护层13覆盖部分的N型电极121上表面，将使得N型电极121裸露用以接合的面积缩小， 因而造成发光二极管1进行封装打线时，N型电极121与金属线间的打线接合力(bonding force)随之下降，并增加焊点脱落(pad peeling)的风险。
发明内容
本发明的一目的在于提供一种具有区域保护层的发光二极管；其中保护层覆盖于发光表面的部分区域，因此对发光二极管亮度、以及芯片与金属线之间的打线接合力影响较少。本发明提供一种具区域保护层的发光二极管。根据本发明一实施例的发光二极管，其包含一基板、一位于该基板之上的发光迭层、一位于该电极组之上的电极组以及一第一保护层。该发光迭层至少包含一 N型半导体层、一发光层以及一 P型半导体层，N型半导体层并包含一外露区域；该电极组包含一 N型电极以及一 P型电极。其中，该第一保护层分布于发光迭层对应于该N型电极的侧壁，以覆盖发光迭层侧壁中P型半导体层以及N型半导体层间所形成的PN接面。根据本发明提出的一实施例，本发明的发光二极管还包含一第二保护层，第二保护层分布于P型电极的非焊垫区区域，使得P型电极的焊垫区得以外露以供电性连接为准。根据本发明提出的另一实施例中，本发明还包含一第三保护层，第三保护层分布于发光迭层除了与该外露区域交界的侧壁之外的三周侧壁，以覆盖发光迭层侧壁周缘中N 型半导体层与P型半导体层间所形成的PN接面，以减少碎屑对PN接面的影响。其中，该第一保护层的材质选自由氮化硅、氧化硅及氮氧化硅所组成的群组中的任一。其中，该第一保护层的分布区域是通过半导体工艺定义并成长出其区域图形。其中，该第一保护层及第二保护层的厚度小于0.5 μ m。其中，该第二保护层的材质选自由氮化硅、氧化硅及氮氧化硅所组成的群组中的任一。其中，该第二保护层的分布区域是通过半导体工艺定义并成长出其区域图形。其中，该第三保护层的材质选自由氮化硅、氧化硅及氮氧化硅所组成的群组中的任一。其中，该第三保护层的分布区域是通过半导体工艺定义并成长出其区域图形。其中，该第三保护层的厚度小于0. 5μ m。因本发明的保护层为区域性覆盖，因此对于发光二极管亮度影响较小，且电极组的接线区域未有覆盖，因此打线接合力(bonding force)也未因电极组裸露面积减少而受到影响。以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
图IA显示现有发光二极管的立体结构示意图；图IB显示对应图IA的俯视图；图IC显示图IA部分区域的剖面示意图；图2A显示根据本发明第一实施例的立体结构示意图；图2B显示对应图2A的俯视图；图2C显示对应图2A部分区域的剖面示意图；图3A显示根据本发明第二实施例的立体结构示意图；图;3B显示对应图3A的俯视图；图3C显示对应图3A部分区域的剖面示意图；其中，附图标记1，2:发光二极管10，20:基板11，21:发光迭层12，22:电极组
13 保护层
111,211:N型半导体层
112,212发光层
113,213=P型半导体层
114,214外露区域
121,221:N型电极
122,222:P型电极
223 焊垫区
231 第--保护层
Dl 第一保护层的厚度
232 第二二保护层
D2 第二保护层的厚度
233 第三Ξ保护层
D3 第三保护层的厚度
具体实施例方式以下的说明以及范例用以解释本发明的细节。然而，本领域技术人员应该轻易了解，于本发明的实施例所涵盖下，所述及的该些实施例应有相当的变化以及改良。因此，后载的实施例并非用于限制本发明的保护范畴。请参见图2A所示，其显示根据本发明第一实施例的一具区域保护层的发光二极管2的立体结构示意图，其包含一基板20、一发光迭层21以及一电极组22。其中，该发光迭层21以半导体工艺，磊晶技术成长于该基板20上，所述半导体工艺可包含沉积 (deposition)技术、黄光(photo)技术、蚀刻(etching)技术等，致使于基板20上形成具多个分层的发光迭层21。更进一步地，形成发光迭层21结构的多个子层中，自基板20侧依序至少包含一 N型半导体层211、一发光层212以及一 P型半导体层213。然，因发光迭层21 非本发明特征所在，故此处仅为范例说明，其详细材质、厚度等物理尺寸容不详述。其中，发光层212和P型半导体层213分别形成于N型半导体层211上的部分区域，使得N型半导体层211具一外露区域214。该电极组22则包含一 N型电极221以及一 P型电极222，该P型电极222形成于P型半导体层213上，其包含了一焊垫区223。该N型电极221则形成于N型半导体层211上的外露区域214，且N型电极221与发光层212以及 P型半导体层213互不相接触。该焊垫区223与N型电极221用以作为发光二极管2进行封装程序的电气接线位置。请配合参阅图2B与图2C，其显示对应图2A的俯视图及图2B中线段K_K’的剖视图。根据本发明第一实施例之发光二极管2，其还包含一第一保护层231，该第一保护层231 分布于发光迭层21对应于该N型电极221的侧壁，以覆盖发光迭层21侧壁中P型半导体层211以及N型半导体213间所形成的PN接面(PN junction)，并以不覆盖N型电极221 上表面，使N型电极221表面外露为准。更进一步地，根据本发明第一实施例的发光二极管2，其可还包含一第二保护层 232，该第二保护层232分布于P型电极222中非该焊垫区223的区域，使得焊垫区223得以外露以供电性连接为准。须说明的是，P型电极222的焊垫区223定义为P型电极222 欲提供电气打线的裸露区域，因此非该焊垫区223 (以下以非焊点区表示)定义为P型电极 222中焊垫区223以外的部分，例如为P型电极222欲增加电流分布效果而延伸的部分。一般而言，如在相同电极尺寸、材质以及制造程序下，打线偏移将造成发光二极管 2的N型电极221较P型电极222产生较高的漏电流，故第一保护层231仅针对N型电极 221，区域性覆盖于发光迭层21侧壁的PN接面，而发光二极管2的整体上表面仍为裸露(包含N极电极221的上表面)，因此，对亮度影响较少，但并仍具抗电极短路作用。在上述一实施例中，该第一保护层231及/或该第二保护层232的材质可选自氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)等具透光性、绝缘性的材料。再者，如考虑区域性覆盖仍影响发光二极管2的亮度，该第一保护层231及/或该第二保护层232可考虑具有较高透光性以及较高反射性的材质。在此需述明的是上述氮氧化硅中氧及氮的比例，χ 0 1，y = 1-x 1 0，而且该第一保护层的厚度Dl与该第二保护层的厚度D2 小于0. 5 μ m，请特别参阅图2C，该第一保护层231的厚度Dl与该第二保护层232的厚度D2 可以依据设计需求不同，而有不同的厚度。于工艺上，该第一保护层231及/或该第二保护层232可先以半导体黄光微影技术区域性定义出该第一保护层231的图形(pattern)，再以化学气相沉积(Chemical Vapor D印osition，CVD)、等离子辅助化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition, PECVD)或低压化学气相沉禾只(Low Pressure Chemical Vapor Deposition, LPCVD)等沉积方式，成长前述氮化硅(SiNx)、氧化硅(SiOx)、 氮氧化硅(SiOxNy)等绝缘材料于所定义的保护层区域内，如此可准确地定义保护层位置， 避免其覆盖到意欲裸露的部分。请参见图3A至图3C所示，其显示根据本发明第二实施例的立体结构示意图及俯视图，其同于第一实施例处容不赘述。根据第二实施例，本发明的发光二极管2可还包含一第三保护层233，该第三保护层233分布于发光迭层21除了该第一保护层231之外的四周侧壁，以覆盖该发光迭层21侧壁中N型半导体层211与P型半导体层213间所形成的PN接面，在此需述明的是该第三保护层的厚度D3小于0. 5 μ m，同样的，该第三保护层的厚度D3 可依据设计需求不同，而与该第一保护层的厚度Dl及该第二保护层的厚度D2不同。发光二极管2于一晶片大量工艺完成后，须切割晶片的切割道使其崩裂 (breaking)形成多个单一的发光二极管2芯片，以进行后续的封装程序。于切割崩裂的过程中，产生的碎屑容易而接触到发光迭层21侧壁的PN接面，因而造成损伤，或是产生电性干扰，如漏电流效应。本发明的第三保护层233于发光迭层21四周侧壁形成一道保护围墙，因此，可减少碎屑对发光迭层21的PN接面的影响。其中，该第三保护层233也可以上述黄光、微影与蚀刻等半导体工艺技术定义出其区域，并以沉积方式于所定义区域内成长而形成；同时，该第一保护层231、该第二保护层232与第三保护层233可一并定义出其区域并同时形成，也或是分开形成。另外，须说明的是，第三保护层233分布于发光迭层21周缘侧壁，因此，可包含到第一保护层231所定义的分布范围。本发明所提供的第一保护层231仅覆盖发光迭层21与该外露区域214交界的侧壁，且整体发光二极管2上表面仍为外露，因此，对于发光二极管2亮度影响较小，且打线接合力也未因电极组裸露面积减少而受到影响。当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟
6悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。
权利要求
1.一种具区域保护层的发光二极管，其特征在于，包含一发光迭层，该发光迭层至少包含一 N型半导体层、一发光层以及一 P型半导体层，其中该N型半导体层还包含一外露区域；一位于该发光迭层之上的电极组；该电极组包含一 N型电极以及一 P型电极；以及一第一保护层，其中该第一保护层分布于该发光迭层对应于该N型电极的侧壁，以覆盖该P型半导体层以及该N型半导体间所形成的PN接面。
2.根据权利要求1所述的具区域保护层的发光二极管，其特征在于，该第一保护层的材质选自由氮化硅、氧化硅及氮氧化硅所组成的群组中的任一。
3.根据权利要求1所述的具区域保护层的发光二极管，其特征在于，该第一保护层的分布区域是通过半导体工艺定义并成长出其区域图形。
4.根据权利要求1所述的具区域保护层的发光二极管，其特征在于，还包含一第二保护层，该第二保护层分布于该P型电极的一非焊垫区。
5.根据权利要求4所述的具区域保护层的发光二极管，其特征在于，该第一保护层及第二保护层的厚度小于0.5 μ m。
6.根据权利要求4所述的具区域保护层的发光二极管，其特征在于，该第二保护层的材质选自由氮化硅、氧化硅及氮氧化硅所组成的群组中的任一。
7.根据权利要求4所述的具区域保护层的发光二极管，其特征在于，该第二保护层的分布区域是通过半导体工艺定义并成长出其区域图形。
8.根据权利要求1所述的具区域保护层的发光二极管，其特征在于，还包含一第三保护层，该第三保护层分布于该发光迭层该第一保护层之外的周缘侧壁，以覆盖该发光迭层侧壁周缘中该N型半导体层与该P型半导体层间所形成的PN接面。
9.根据权利要求8所述的具区域保护层的发光二极管，其特征在于，该第三保护层的材质选自由氮化硅、氧化硅及氮氧化硅所组成的群组中的任一。
10.根据权利要求8所述的具区域保护层的发光二极管，其特征在于，该第三保护层的分布区域是通过半导体工艺定义并成长出其区域图形。
11.根据权利要求8所述的具区域保护层的发光二极管，其特征在于，该第三保护层的厚度小于0. 5 μ m。
全文摘要
本发明提供一种具区域保护层的发光二极管。根据本发明一实施例的发光二极管，其包含一基板、一位于该基板之上的发光迭层、一位于该发光迭层之上的电极组以及一第一保护层。发光迭层至少包含一N型半导体层、一发光层以及一P型半导体层，而电极组包含一N型电极以及一P型电极。其中，N型半导体层包含一设置N型电极的外露区域，第一保护层分布于发光迭层与外露区域交界的侧壁，以覆盖并保护发光迭层侧壁中，P型半导体层以及N型半导体层间所形成的PN接面。因本发明的保护层为区域性覆盖，因此对于发光二极管亮度影响较小，且电极组的接线区域未有覆盖，因此打线接合力也未因电极组裸露面积减少而受到影响。
文档编号H01L33/44GK102376838SQ20101025068
公开日2012年3月14日 申请日期2010年8月6日 优先权日2010年8月6日
发明者江彦志 申请人:隆达电子股份有限公司