图像感测元件及其制作方法

专利名称：图像感测元件及其制作方法
技术领域：
本发明涉及半导体元件，尤其涉及半导体图像感测元件(semiconductor image sensor device)及其制作方法。
背景技术：
半导体图像传感器(semiconductor image sensor)用以感测光线。互补式金属氧化物半导体(CM0Q图像传感器(CIQ及电荷耦合元件(charge-coupled device, CCD) 传感器广泛地用于许多应用，例如静态数码相机(digital still camera)或移动电话相机 (mobile phone camera)的应用。这些装置利用基底中的像素阵列(array ofpixels)，包括发光二极管(photodiodes)及晶体管，其可吸收朝基底投射的光线(radiation)，并将所感测的光线转换为电性信号(electrical signals)。背照式(back side illuminated, BSI)图像感测元件为图像感测元件的一种形式。背照式图像感测元件的制作一般需要薄化工艺以减少基底的厚度。一般也于薄化工艺之后进行抛光工艺(或视为薄化工艺的一部分)以确认背照式图像感测元件的背侧为平滑且平坦的。然而，薄化工艺及抛光工艺可能导致缺陷产生于背照式图像感测元件中，尤其是接近基底的背侧处。这些缺陷可能造成暗电流(dark currents)及白像素(white pixels)， 其降低背照式图像感测元件的图像品质及效能。现存的背照式图像感测元件的制作方法可能无法充足地对付这些问题。因此，虽然现存制作背照式图像感测元件的方法一般对于它们的预期的目的而言已足够，但尚未在所有的方面完全满足。

发明内容
为了解决现有技术的问题，本发明一实施例提供一种图像感测元件，包括一基底，具有一前侧及一背侧；一光线感测元件，形成于该基底中，该光线感测元件用以检测通过该背侧进入该基底的一光波；以及一再结晶硅层，形成于该基底的该背侧上，该再结晶硅层具有与该基底的光激发荧光强度不同的光激发荧光强度。本发明一实施例提供一种图像感测元件，包括一基底，具有一前表面；一背表面，与该前表面相反；以及互相不彼此包括的一第一部分及一第二部分，该第一部分邻接该背表面而设置，该第一部分设置于该第二部分与该背表面之间，其中该第一部分的电阻小于该第二部分；以及一光线感测区，设置于该基底中，该光线感测区用以感测通过该背表面而朝该光线感测区投射的一光线。本发明一实施例提供一种制作图像感测元件的方法，包括提供一基底，具有一前侧及一背侧；于该基底中形成一光线感测区，该光线感测区用于感测通过该背侧朝该光线感测区投射的一光线；以及在形成该光线感测区之后，以一种方式对该基底进行一退火工艺而使该基底靠近该背侧的一部分被熔化。本发明可减少暗电流及白像素。


图1显示用以根据本发明一实施例制作背照式图像感测元件的方法流程图。图2-图6显示根据图1的方法的一实施例制作包含背照式图像感测元件的装置的一系列工艺局部剖面图。图7显示一图表，其显示掺质浓度程度与进入基底的深度之间的关系，其中显示所测量的掺质浓度程度。其中，附图标记说明如下
11 -方法；
13、15、17 步骤；
30 -图像感测元件；
32 -基底；
34 -前侧；
36 -背侧；
38 -厚度；
50 -像素；
60,61 隔离结构；
90 -光线感测区；
100 离子注入工艺；
140 内连线结构；
150 缓冲层；
160 承载基板；
170 薄化工艺；
180 厚度；
185 缺陷；
190 注入工艺；
210 退火工艺；
230 部分(或再结晶层
240 熔化深度；
250 区域；
260 抗反射层；
270 彩色滤光层；
280 微透镜；
290 图表；
300、301、302 曲线；
321,322 平台区。
具体实施例方式
以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定形式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及 /或结构之间具有任何关连性。此外，当述及一第一材料层位于一第二材料层上或之上时， 包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。为了简单与清楚化，许多结构可能会绘成不同的尺寸。显示于图1的是用以根据本发明一实施例制作背照式图像感测元件的方法11的流程图。请参照图1，方法11开始于步骤13，提供具有前侧及背侧的基底。方法11继续进行至步骤15，于基底中形成光线感测区(radiation sensing region)。光线感测区可用以感测自背侧朝光线感测区投射的光线。方法11继续进行至步骤17，以一种方式对基底进行退火而使基底靠近背侧的部分熔化。图2-图6显示根据图1的方法11的一实施例制作包含背照式图像感测元件的装置的一系列工艺局部剖面图。应了解的是，图2-图6已简化以更佳地了解本公开书的发明。请参照图2，图像感测元件30包括基底32，其也称为元件基底(device substrate)。基底32为掺杂有P型掺质(p-type dopant)的硅基底(例如掺杂硼)，在此情形下，基底32为P型基底(p-type substrate)。或者，基底32可为其他适合的半导体材料。例如，基底32可为掺杂有N型掺质(例如，磷或砷)的硅基底，在此情形下，基底32为N 型基底。基底32可包括其他的元素半导体，例如锗及钻石(diamond)。基底32可选择性包括化合物半导体(compound semiconductor)及 / 或合金半导体(alloy semiconductor)。 此外，基底32可包括外延层(印itaxial layer, epi layer)、可受应变以增进效能、及可包括绝缘层上覆硅(SOI)结构。基底32具有前侧(front side) 34及背侧(back side) 36。为了促进接下来的讨论，基底32显示成垂直翻转上侧在下的形式。换言之，基底32显示成前侧34较靠近于图2 的底部，而背侧36较靠近图2的顶部。前侧34也可称作前表面，而背侧36也可称作背表面。基底32具有初始厚度38，其介于近乎100 μ m及近乎3000 μ m之间。在一实施例中，初始厚度38近乎为700 μ m。基底32包括许多区域，其可包括像素阵列区(pixel-array region)、周边区 (periphery region)、接垫区(bonding pad region)、及切害 Ij 线区(scribe line region)。 像素阵列区包含光线传感像素的阵列(arrays of radiation-sensing pixels)。每一像素可包括光线感测元件(radiation-sensing device)，其可感测或检测具有特定波长的光线，其可相应于不同颜色的光线。周边区包括需被保持光学上黑暗的元件。这些元件可为数字元件，例如是特定应用集成电路(application-specific integrated circuit,ASIC) 或单芯片系统(system-on-chip，S0C)元件。周边区中的元件也可为参考像素(reference pixel)，其用以建立图像感测元件30的光线强度的基线(baseline)。接垫区为图像感测元件30的一或多个接垫将被形成的位置。接垫允许电性连接建立于图像感测元件30与外部装置(external devices)之间。切割线区包括包含介于许多相邻半导体裸片(dies)之间的边界(boundaries)的区域。在之后的工艺中，切割线区被切穿以在裸片被封装并以集成电路芯片作贩卖之前，物理上地分离这些相邻的裸片。为了简化的目的，周边区、接垫区、及切割线区不显示。图2仅显示来自基底32的像素阵列区的一范例像素50。然而，可了解的是，任何数量的像素可能于像素阵列区中形成，且这些其他像素可能以不同于像素50的方式实施。像素50的概略边界(approximate boundaries) 以虚线(broken curved lines)显示于图2中。于基底32中形成隔离结构(isolation structures)60及61以定义出像素50 的边界。隔离结构60及61包括浅沟槽绝缘结构(STI features) 0或者，隔离结构60及 61可包括深沟槽绝缘结构(deep trench isolation features)或掺杂绝缘结构(doped isolation features)。也可了解的是，隔离结构60及61可包括浅沟槽绝缘结构、深沟槽绝缘结构、及掺杂绝缘结构的适当结合。在一实施例中，其中的隔离结构60及61为浅沟槽绝缘结构或深沟槽绝缘结构，它们是借由自基底32的前侧34蚀刻出开口(或沟槽)，并接着于开口中填充介电材料(例如是氧化物材料、氮化物材料、或前述的组合)而形成。虽然为了简化的目的而未显示于图中，但隔离结构60及61可由浅阱(shallow well)及深阱(de印well)所围绕，浅阱及深阱可均具有与基底32相同的掺杂极性(doping polarity)。换言之，若基底32掺杂以P型掺质，那么浅阱及深阱也掺杂以P型掺质，反之亦然。在其他实施例中，隔离结构60及61 包括掺杂绝缘结构，这些掺杂绝缘结构可借由使用具有与光线感测区90相反的掺杂极性的掺质自前侧34掺杂基底而形成。因此，若光线感测区90为N型，用以形成掺杂绝缘结构的掺质便为P型掺质。接着，于基底32中形成光线感测区(或元件)90以作为像素50的一部分。光线感测区90形成于隔离结构60与61之间。光线感测区90是借由自前侧34于基底32上进行离子注入工艺(ion implantation process) 100而形成。离子注入工艺100对基底32 注入具有与基底32相反的掺杂极性的掺质。例如，在一实施例中，基底32为P型基底，光线感测区90则掺杂以N型掺质。在另一实施例中，基底32为N型基底，光线感测区90则掺杂以P型掺质。在显示于图2的实施例中，光线感测区90邻接或靠近基底32的前侧34而形成。在另一实施例中，取决于所需设计及制作需求，光线感测区90可形成于离前侧34更远的较深处。光线感测区90的方位或位置可借由调节离子注入工艺100的注入能量位阶 (implantation energy level)而调整。例如，较高的注入能量位阶造成较深的注入，其指光线感测区90形成于离前侧34更远的较深处。相似地，较低的注入能量位阶造成光线感测区90形成在较接近前侧34处。光线感测区90可用于感测或检测通过基底32的背侧36而朝光线感测区90投射的光波(radiation wave)。在一实施例中，光线感测区90包括固定式发光二极管(pinned photodiodes)。在其他实施例中，光线感测区90可包括其他形式的发光二极管、光栅 (photogates)、重置晶体管(reset transistors)、源极随華禹极晶体管(source follower transistors)、或转换晶体管(transfer transistors)。为了简化的目的，光线感测区90 的结构细节未于附图中绘出。在图像感测元件30运作期间，可能发生噪声，例如是交叉干扰(cross-talk)。例如，电性交叉干扰会发生于当电荷载流子自像素50散布/扩散至邻近的像素(未显示)之中时，反之亦然。作为其他例子，光学上的交叉干扰会发生于当预设由一像素所接收的来自光波的光子最终被非预设的邻近像素所接收。若听任其不减弱，电性或光学上的交叉干扰将降低图像感测元件30的效能。在此，隔离结构60及61于像素50与相邻像素之间提供足够的隔离，因而大抵减轻电性及光学上的交叉干扰。现请参照图3，于基底32的前侧34上形成内连线结构(interconnect structure) 1400内连线结构140包括多个图案化介电层及图案化导电层，其于图像感测元件30的许多掺杂结构(doped features)、电路(circuitry)、及输出/输入(inout/ output)之间提供内连线(interconnections)，例如是线路(wiring)。内连线结构140包括层间介电层(ILD)及多层内连线(multilayer interconnect, MLI)结构，其形成一种结构，例如是层间介电层分离并隔绝每一多层内连线结构与其他的多层内连线结构。多层内连线结构包括接点(contacts)、导电插塞(vias)、及形成于基底32上的金属线路(metal lines)。在一实施例中，多层内连线结构可包括导电材料，例如是铝、铝/硅/铜合金、钛、 氮化钛、钨、多晶硅、金属硅化物、或前述的组合，其可称作铝内连线。铝内连线可借由包含物理气相沉积(PVD)、化学气相沉积(CVD)、或前述的组合的工艺而形成。其他形成铝内连线的制造技术可包括光刻工艺及蚀刻工艺以将导电材料图案化，以用作垂直连接(导电插塞(via)及接点(contact))及水平连接(导电线路(conductive line))。或者，可使用铜多层内连线来形成金属图案。铜内连线结构可包括铜、铜合金、钛、氮化钛、钽、氮化钽、钨、多晶硅、金属硅化物、或前述的组合。铜内连线可借由包含化学气相沉积、溅镀 (sputtering)、电镀(plating)、或其他适合工艺的技术而形成。于内连线结构140上形成缓冲层(buffer layer) 150。在一实施例中，缓冲层150 包括介电材料，例如氧化硅。或者，缓冲层150可选择性包括氮化硅。缓冲层150借由CVD、 PVD、或其他适合的技术而形成。借由化学机械研磨(CMP)工艺以将缓冲层150平坦化而形
成平滑表面。接着，将承载基板(carrier substrate) 160接合至缓冲层150，使得基底32的背侧36的工艺得以进行。承载基板160借着分子力(molecular forces)而接合至缓冲层 150。承载基板160可类似于基底32而包括硅材料。或者，承载基板160可选择性包括玻璃基板。承载基板160对形成于基底32的前侧34上的许多结构提供保护。承载基板160 还对基底32的背侧36的工艺提供机械强度(mechanical strength)及支持(support)，其将在以下作讨论。可了解的是，可选择性进行退火工艺以加强接合强度。缓冲层150提供基底32与承载基板160之间的电性绝缘。之后，进行薄化工艺(thinning process 或 thin down process) 170 以自背侧 36 薄化基底32。在一实施例中，薄化工艺170包括化学机械研磨工艺。薄化工艺170也可包括钻石擦洗工艺(diamond scrubbing process)、研磨工艺(grinding process)、或其他适合的工艺。大量的材料可借由薄化工艺170而自基底32移除。在进行薄化工艺170之后， 基底32具有厚度180，其介于近乎Iym与近乎6 ym之间。薄化工艺170可能造成多个缺陷185出现在基底32中，尤其是接近基底32的背侧36处。这些缺陷185可能相对深地延伸进基底32中，例如延伸进入基底32约数百纳米(nm)。这些缺陷185可为物理缺陷(physical defects)或电性缺陷(electrical defects)，且可捕捉载流子，例如电子。被捕捉的载流子(trapped carriers)可能产生漏电流(leakage current)。漏电流对于图像传感器(例如，图像感测元件30)而言是个问题。例如，当有足够量的漏电流时，光线感测区90可能错误地检测“光线”，即使当图像感测元件30放置于光学上黑暗的环境之中。换言之，像素50可能最终“感测到”光线，即使当其不应该感测到时(因实际上没有光线)。在此情形下，漏电流可称作“暗电流(dark current)”，而像素50可变成所谓的“白像素(white pixel)”。暗电流与白像素降低图像感测元件30的效能，因而为不受欢迎的。先前的背照式图像传感器工艺可能无法充分地移除造成暗电流及白像素的缺陷185。比较地，本公开书的实施例提供大抵减少暗电流及白像素的解决方法。此技术将在之后详细地讨论。现请参照图4，进行注入工艺190以通过背侧36将掺质注入进基底32中。掺质可为多个掺质离子(dopant ions)，例如硼离子、磷离子、或砷离子。使用于注入工艺190中的掺质的种类可取决于设计需求而变化。例如，若光线感测区90的有效光线感测面积需要扩大，那么注入工艺190的掺质选择成具有与光线感测区90相同的掺杂极性(因而具有与基底32相反的掺杂极性)。若需要增加载流子电位(carrier potential)，那么注入工艺 190的掺质选择成具有与基底32相同的掺杂极性(因而具有与光线感测区90相反的掺杂极性)。在一实施例中，使用P型掺质，例如硼(B)或氟化硼(BF2)作为注入工艺190的掺质。注入能量介于近乎0. 1千电子伏特(KeV)与近乎50千电子伏特(KeV)之间。注入剂量(implantation dosage)介于近乎IxlO12原子/cm3与近乎IxlO15原子/cm3之间。现请参照图5，对基底32的背侧36进行退火工艺(annealing process) 210。在一实施例中，退火工艺210为激光退火工艺(laser annealing process)，并可到达足够高的退火温度以将基底32接近背侧36的部分熔化。例如，在一实施例中，基底32包括硅，退火工艺210可到达近乎摄氏1414度的退火温度，其温度高到足以熔化硅。因此，基底32接近背侧36的一部分230被熔化。部分230具有熔化深度M0，其测量自基底32的背侧36。熔化深度240 —般与使用于退火工艺210中的退火时间(duration)及退火能量大小有关。较长的退火时间或较高的退火能量一般造成较深的熔化深度M0。因此，熔化深度240可借由调整退火时间及能量而控制，但仅能控制某种程度。这部分是因为熔化深度240可能被停止于一最大熔化深度。 当到达最大熔化深度时，熔化深度240可能不会成长，即使增加退火时间或退火能量。其中一原因是基底32中的温度在更深入基底32处(更远离背侧36处)会快速地衰减。在基底32的超出最大熔化深度的区域，在这些区域的温度可能不足以高到能熔化硅。此外，实际重要的是，退火时间及退火能量可能受限于其他因素。例如，若熔化深度240过高，那么像素50可能无法吸收及检测具有相对短波长的光线，例如是蓝光(其波长介于约450nm与490nm之间)。在另一例子中，工艺可能对图像感测元件30分派热预算 (thermal budget)。热预算定义在升温工艺期间，转移至晶片(其上制造有图像感测元件 30)的热能总量。若传送至晶片的热能超出所分派的热预算，晶片上的元件可能被破坏且可能变得无法运作。因此，退火时间及退火能量可能也实际上受限于可利用的热预算，即使在理论最大熔化深度可到达之前。在此，注入工艺190(图4)帮助退火工艺210的进行。尤其，借由注入工艺190 而注入进入基底32的掺质将造成基底32具有较低的有效熔化温度(effective melting temperature)及较高的熔化深度M0。换言之，因为基底32于接近背侧36处被掺杂，实际的退火温度可能不需到达1414°C才能熔化接近基底32的背侧36处的硅，其帮助降低(或符合)热预算。也因为注入，熔化部分230可达到较高的熔化深度MO (相较于若注入工艺190未曾进行的情形)。为了提供一些范例数值，在一实施例中，退火工艺210具有介于近乎10纳秒 (nanoseconds,ns)与近乎1000纳秒(ns)之间的退火时间，及具有介于近乎0. 5J/cm2与近乎5J/cm2之间的退火能量位阶(annealing energy level)。在此实施例中，最终熔化深度 240介于近乎5nm与近乎200nm之间。退火工艺210造成基底32的部分230中的硅熔化并再结晶(recrystalize)。因此，部分230也可称作再结晶层(recrystalized layer) 230。基于注入工艺190 (图4)，再结晶层230相较于基底32的其他部分明显更加地重掺杂，例如多了数个数量级(several orders of magnitude)，其中每多一数量级为多10倍。在一实施例中，再结晶层230的掺杂浓度程度为介于近乎IxlOw原子/cm3与近乎IxlO21原子/cm3之间。相较于未曾熔化的硅(例如基底32的介于再结晶层230与光线感测区90之间的区域250)，再结晶层230还拥有其他不同的物理特性。例如，相较于区域250，再结晶层230具有不同程级的光激发荧光强度(photoluminescence intensity)。光激发荧光 (photoluminescence)是一种过程，其中一物质(例如，硅)将光子吸收进物质中，并接着自物质重新放射(re-emit)光子。在量子力学的观点中，此现象可视为激发至较高能量状态， 并接着回到较低的能量状态。回到较低能量状态的过程造成光子自物质放射。在一实施例中，再结晶层230较区域250具有较高的光激发荧光强度。在另一例子中，相较于未熔化的硅(例如，区域250)，再结晶层230具有大抵较低的电阻(片电阻形式)。再结晶层230的电阻可能低了区域250的电阻数个数量级。在一些实施例中，再结晶层230的电阻可能甚至低于光线感测区90的电阻。在此所叙述的实施例相较于公知背照式图像传感器制造方法提供许多优点。然而，可了解的是，其他实施例可能提供不同的优点，且对于任何实施例而言，没有特定的优点是必须的。其中一优点是在不牺牲热预算的情形下，可达到较深的熔化深度。如以上所讨论，可能有达到预定的熔化深度的需求，其可能需要某种程度的退火时间与能量。退火时间与能量的大小可能造成热预算超出。在此，由于借由注入工艺190的掺质注入减低硅的熔化温度及增加熔化深度，可能完成更深的再结晶层230(再结晶硅层)，即使仅使用小能量的激光一段较短的时间。因此，不会超出热预算。另一好处是熔化的硅释放许多被捕捉的载流子，其与缺陷185有关。因此，再结晶层230中的缺陷185大抵减少。在此所叙述的实施例的另一优点是相对深的熔化深度240 大抵减少基底32中的缺陷185。因此，图像感测元件30的暗电流的数量与白像素的数目也被减少。现请参照图6，于再结晶层230上形成抗反射层(anti-reflective layer)沈0。抗反射层260用来减少朝背侧36投射的光波(radiation wave)的反射。之后，于抗反射层 260上形成彩色滤光层(color filter) 270。彩色滤光层270可帮助具有特定范围的波长的光波(其可相应于特定的光色，例如红、绿、或蓝)的过滤。因此，彩色滤光层270可用来仅允许具有特定颜色的光线到达光线感测区90。同时，其他相似于像素50的像素(未显示)可具有滤光层，其经设计而使不同颜色的光线可由它们的相应光线感测区所检测。为了达成特定波长带(specific wavelength bands)的过滤，彩色滤光层270可包括染料基 (dye-based)(或颜料基(pigment-based))的高分子或树脂。
在形成彩色滤光层270之后，于彩色滤光层270上形成微透镜观0，用以导引朝光感测区90投射的光线。微透镜280可以许多排列方式放置，且具有许多形状，其取决于微透镜280所采用的材质的折射系数(refractive index)及与图像感测元件30的表面间的距离。也可了解的是，可对每一其他未显示的像素采用相似于微透镜观0的微透镜。此外，虽然为了简化的目的而未显示于图中，可了解的是，图像感测元件30可包括电荷耦合元件(CCD)、互补式金属氧化物半导体(CM0Q图像传感器(CIS)、有源像素传感器(active-pixel sensor)、或无源像素传感器(passive-pixel sensor)。图像感测元件 30可还包括附加的电路及输出/输入，其邻接像素(例如，像素50)而提供，用以提供像素的可操作环境及支援对像素的外部通信(external communication)。图7为图解图表四0，其显示掺质浓度程度如何随进入基底的深度而变化，且随退火能量的数量而变化。图7还参照图4-图5作叙述。请参照图7，图表四0的X轴代表不同的进入基底的深度(cbpth into the substrate)，其中每一深度测量自基底的背侧。图表四0的Y轴代表不同的掺质浓度程度(dopant concentration level)。在图表四0中显示有三个曲线300、301、及302。曲线300-302的数值取自使用不同制作方法所制作的背照式图像感测元件样品。每一曲线300-302均包括多个数值点，其中每一数值点关于其进入基底的深度(X轴的数值)及其相应的掺质浓度程度(Y轴的数值)。更详细地，曲线300显示掺质浓度数值对进入基底的深度的关系，其中未曾进行退火工艺210。曲线301显示掺质浓度数值对进入基底的深度的关系，其中退火工艺使用近乎1. 85J/cm2的退火能量而进行。曲线302显示掺质浓度数值对进入基底的深度的关系， 其中退火工艺使用近乎2. 05J/cm2的退火能量而进行。对于曲线300-302而言，进行了大抵相似的注入工艺。如可见于图7，对于曲线300而言，掺质浓度程度随着进入基底的深度的增加而快速地下降。由于未曾进行退火工艺210，基底的接近背侧的部分未熔化。对基底的背侧所进行的注入工艺可对基底注入进高浓度的掺质，尤其是基底的靠近背侧的部分。但是，随后的退火工艺不进行表示这些掺质离子被“困(stuck)”于它们所被注入的区域中。这解释为何掺质浓度程度在接近背侧处(进入基底的深度小的位置)非常高。事实上，当进入基底的深度小于近乎IOnm时，曲线300的掺质浓度程度可能甚至超出正常的饱和掺质浓度程度 (normal saturation dopant concentration level)0作为比较地，曲线301及302均具有稍微平坦的“平台(platform) ”区(平坦带 (flat band))，其分别以标号321及322标示。在每一这些平台区321及322中，掺质浓度程度均看起来与进入基底的深度不具有任何关联。反而，在每一平台区321及322中，掺质浓度程度均不大幅度地变化。如图7所示，在平台区321中的掺质浓度程度看起来在平台区321中仅以一个数量级的其他掺质浓度程度作变化。同样的情形也发生于平台区322。平台区321及322的相对平坦是因为再结晶层中的硅的熔化与再结晶。当硅熔化而呈现液态形式，先前所被捕捉的掺质离子现溶解于硅中，并可以非常快的速度在液态硅中自由移动。在此方式中，掺质离子可从靠近背侧的较重掺杂区重新分配至离背侧较远的低掺杂区。因此，掺质浓度程度可在跨过一定的距离(其可为再结晶层的熔化深度)中仍保持相对稳定。超过此距离，对于掺质离子要到达这些更深的区域可能更为困难。因此，掺质浓度程度开始随着进入基底的深度的增加而快速地下降。换言之，超出再结晶层之后，掺质浓度程度与进入基底的深度反向相关(inversely correlated)。可了解的是，基于平台区 321及322的相对高的掺质浓度程度，这些平台区与大抵较低的电阻有关，相较于曲线301 及302的其他部分而言。也可看出曲线302的平台区322较曲线301的平台区321还长。这点至少部分是因为曲线302对应于较高的退火能量(2.05J/cm2对1.85J/cm2)。因此，相较于曲线301，曲线302可相应于较大的熔化深度M0。实验结果已显示，对于相应于曲线301的背照式图像感测元件而言，其所测得的暗电流近乎9. 62电子/秒(electrons/second)，而其白像素的数目近乎9415个。对于相应于曲线302的背照式图像感测元件而言，其所测得的暗电流近乎5. 14电子/秒 (electrons/second)，而其白像素的数目近乎6291个。因此，如上所讨论，借由在此所揭示的实施例所达到的较大熔化深度可大抵减少导致暗电流与白像素问题的缺陷。虽然本发明已以数个优选实施例揭示如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。
权利要求
1.一种图像感测元件，包括 一基底，具有一前侧及一背侧；一光线感测元件，形成于该基底中，该光线感测元件用以检测通过该背侧进入该基底的一光波；以及一再结晶硅层，形成于该基底的该背侧上，该再结晶硅层具有与该基底的光激发荧光强度不同的光激发荧光强度。
2.如权利要求1所述的图像感测元件，其中该再结晶硅层相较于该基底还重掺杂了至少一个数量级。
3.如权利要求1所述的图像感测元件，其中该再结晶硅层的不同区域具有相应的掺杂浓度程度，所述掺杂浓度程度之间的差异在一个数量级之内；以及随着进入该基底的一深度增加，该基底具有逐渐减少的掺杂浓度程度，进入该基底的该深度测量自该背侧。
4.一种图像感测元件，包括 一基底，具有一前表面；一背表面，与该前表面相反；以及互相不彼此包括的一第一部分及一第二部分，该第一部分邻接该背表面而设置，该第一部分设置于该第二部分与该背表面之间，其中该第一部分的电阻小于该第二部分；以及一光线感测区，设置于该基底中，该光线感测区用以感测通过该背表面而朝该光线感测区投射的一光线。
5.如权利要求4所述的图像感测元件，其中该基底的该第一部分的光激发荧光强度不同于该基底的该第二部分的光激发荧光强度。
6.如权利要求4所述的图像感测元件，其中该基底的该第一部分的电阻小于该光线感测区的电阻。
7.如权利要求4所述的图像感测元件，其中该基底的该第一部分具有一第一范围的掺质浓度值； 该基底的该第二部分具有一第二范围的掺质浓度值；以及该第一范围中的每一掺质浓度值大于该第二范围中的每一掺质浓度值。
8.如权利要求7所述的图像感测元件，其中该第一范围的掺质浓度值及该第二范围的掺质浓度值测量于且相关于离该背表面的一相应距离；以及其中该基底的该第一部分的每一所述掺质浓度值均与所述相应距离无关，并且该第一部分的每一所述掺质浓度值彼此间的差异小于一个数量级之内；以及该基底的该第二部分的每一所述掺质浓度值均与所述相应距离反向相关。
9.一种制作图像感测元件的方法，包括 提供一基底，具有一前侧及一背侧；于该基底中形成一光线感测区，该光线感测区用于感测通过该背侧朝该光线感测区投射的一光线；以及在形成该光线感测区之后，以一种方式对该基底进行一退火工艺而使该基底靠近该背侧的一部分被熔化。
10.如权利要求9所述的制作图像感测元件的方法，还包括在该退火工艺之前，自该背侧将一掺质注入进该基底之中，其中该注入与该退火工艺以一种方式进行而使得该基底被熔化的该部分为一第一部分，并具有第一范围的掺质浓度值； 该基底的一第二部分与该第一部分互相不彼此包括，且该第二部分具有一第二范围的掺质浓度值；以及该第一范围中的每一掺质浓度值大于该第二范围中的每一掺质浓度值。
全文摘要
本发明实施例提供一种图像感测元件及其制作方法，该元件包括一基底，具有一前侧及一背侧；一光线感测元件，形成于该基底中，该光线感测元件用以检测通过该背侧进入该基底的一光波；以及一再结晶硅层，形成于该基底的该背侧上，该再结晶硅层具有与该基底的光激发荧光强度不同的光激发荧光强度。本发明可减少暗电流及白像素。
文档编号H01L27/146GK102237383SQ20101053548
公开日2011年11月9日 申请日期2010年11月4日 优先权日2010年4月23日
发明者刘人诚, 周耕宇, 庄俊杰, 杜友伦, 杨敦年, 王从建 申请人:台湾积体电路制造股份有限公司