具电阻性元件的非易失性存储器与其制作方法
【技术领域】
[0001]本发明是有关于一种非易失性存储器与制作方法，且特别是有关于一种具电阻性元件(resistive element)的非易失性存储器与其制作方法。
【背景技术】
[0002]众所周知，非易失性存储器(non-volatile memory)能够在电源关闭时持续保存其内部的存储资料。而现今使用最普遍的非易失性存储器即为快闪存储器(flashmemory)。快闪存储器利用浮动闸晶体管(floating gate transistor)作为存储单元。而根据存储于浮动栅极上的电荷量即可决定其存储状态。
[0003]最近，一种全新架构具备电阻性元件的非易失性存储器已经被提出。该非易失性存储器称为电阻性随机存取存储器(Resistive Random Access Memory, RRAM)，且其存储单元中包括一电阻性元件(resistive element)。
[0004]请参照图1，其所绘示为现有非易失性存储器示意图，其公开于美国专利号US8，107，274。该非易失性存储器300具有(1T+1R)的存储单元，IT代表一个晶体管(transistor), IR代表一个电阻(resistor)。亦即，该非易失性存储器300的存储单元中包括一晶体管310与一电阻性元件320，且电阻性元件320连接至晶体管310。其中，电阻性兀件320为可变的以及可回复的电阻性兀件(variable and reversible resistiveelement);晶体管310为一开关晶体管(switch transistor)。当晶体管310被开启(turnon)时，可以编程(program)电阻性元件320或者读取(read)电阻性元件320的存储状态。
[0005]晶体管310包括:基板318、栅介电层(gate dielectric layer) 313、一栅极层312、第一源/漏极区域314、第二源/漏极区域316、间隙壁(spacer) 319。其中，该基板318可以是一个讲区(well reg1n)。
[0006]电阻性元件320包括:过渡金属氧化层(transit1n metal oxide layer) 110、介电层150、一导电的插塞模块(conductive plug module)130。其中，介电层150形成于第一源/漏极区域314上，且导电的插塞模块130位于过渡金属氧化层110上。
[0007]再者,导电的插塞模块130包括一金属插塞132与一阻挡层(barrier layer) 134。金属插塞132垂直地配置于过渡金属氧化层110上且可以导电至过渡金属氧化层110，并且阻挡层134包覆着金属插塞132。其中，过渡金属氧化层110由介电层150与阻挡层134反应后所形成。
[0008]再者，过渡金属氧化层110可以经由设定(set)或者重置(reset)而呈现不同的电阻值，而每一电阻值皆可对应至一个存储状态，因此可以用来作为存储器的用途。换句话说，电阻性元件320可作为存储元件。基本上，设定(set)电阻性元件320可等效为编程动作(program),而重置(reset)电阻性元件320可等效为抹除动作(erase)。
[0009]请参照图2，其所绘示为过渡金氧氧化层的电阻特性示意图。当过渡金氧氧化层110被设定(set)时，提供约3V的电压至过渡金氧氧化层110，使得过渡金氧氧化层110呈现低电阻值的第一存储状态。当过渡金氧氧化层110被重置(reset)时，提供约IV的电压以及100 μ A的电流至过渡金氧氧化层110，使得过渡金氧氧化层110呈现高电阻值的第二存储状态。
[0010]于读取动作时，仅需提供大约0.4V?IV的电压至过渡金氧氧化层110，即可根据其电流大小得知过渡金氧氧化层110的存储状态。例如，于读取动作时，渡金氧氧化层110所产生的电流小于5 μ Α,即可得知过渡金氧氧化层110为高电阻值的第二存储状态。反之，金氧氧化层110所产生的电流大于5 μ Α,即可得知过渡金氧氧化层110为低电阻值的第一存储状态。
[0011]由以上的说明可知，在重置(reset)电阻性元件320中的过渡金氧氧化层110时需要较大的驱动电流，所以需要因应大的驱动电流而设计较大尺寸的晶体管310。然而，大尺寸的晶体管310将会造成存储单元面积变大，单位面积的存储容量变小。
【发明内容】
[0012]本发明为一种非易失性存储器，包括:一基板；一鳍状结构，凸出于该基板，且该鳍状结构中具有一第一源/漏极区域与一第二源/漏极区域；一栅极结构，覆盖于该鳍状结构的上方以及二侧表面，且该栅极结构位于该第一源/漏极区域与该第二源/漏极区域之间；一过渡层，接触于该第二源/漏极区域；以及一金属层，接触于该过渡层；其中，该过渡层可以被设定或重置，用以改变该过渡层的电阻值。
[0013]本发明为一种非易失性存储器的制造方法，包括下列步骤:(a)蚀刻一基板，使得该基板上形成凸出的一鳍状结构；(b)在该鳍状结构上形成一栅极结构，覆盖于部分的该鳍状结构的上方以及二侧表面，使得该鳍状结构被区分为一第一区域与一第二区域；(C)进行一离子注入程序，使得该第一区域成为一第一源/漏极区域，该第二区域成为一第二源/漏极区域；(d)于该第二源/漏极区域上方覆盖一电性绝缘层；(e)蚀刻该电性绝缘层并形成一穿透洞，且该穿透洞被蚀刻至该第二源/漏极区域的表面；(f)形成一介电层覆盖于该穿透洞的内壁与底部；(g)形成一阻挡层覆盖于该介电层；(h)形成一金属层填满于该穿透洞；以及(i)反应该介电层与该阻挡层而形成一过渡层；其中，该过渡层可以被设定或重置，用以改变该过渡层的电阻值。
[0014]本发明为一种非易失性存储器的制造方法，包括下列步骤:(a)蚀刻一基板，使得该基板上形成凸出的一鳍状结构；(b)在该鳍状结构上形成一栅极结构，覆盖于部分的该鳍状结构的上方以及二侧表面，使得该鳍状结构被区分为一第一区域与一第二区域；(C)进行一离子注入程序，使得该第一区域成为一第一源/漏极区域，该第二区域成为一第二源/漏极区域；(d)于该第二源/漏极区域上方依序覆盖一介电层与一电性绝缘层；(e)蚀刻该电性绝缘层与该介电层并形成一穿透洞至该介电层，使得该穿透洞的底部与该第二源/漏极区域之间残留部分的该介电层；(f)形成一阻挡层覆盖于该穿透洞的内壁与底部；(g)形成一金属层填满于该穿透洞；以及(h)反应该介电层与该阻挡层而形成一过渡层；其中，该过渡层可以被设定或重置，用以改变该过渡层的电阻值。
[0015]为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下:
【附图说明】
[0016]图1所绘示为现有非易失性存储器。
[0017]图2所绘示为过渡金氧氧化层的电阻特性示意图。
[0018]图3所绘示为鳍式场效应晶体管示意图。
[0019]图4A与图4B所绘示为本发明具电阻性元件的非易失性存储器示意图。
[0020]图5A至图5E所绘示为本发明具电阻性元件的非易失性存储器的制作流程图第一实施例。
[0021]图6A至图6E图所绘示为本发明具电阻性元件的非易失性存储器的制作流程图第二实施例。
[0022]【符号说明】
[0023]110:过渡金属氧化层
[0024]130:导电的插塞模块
[0025]132:金属插塞
[0026]134:阻挡层
[0027]150:介电层
[0028]300:非易失性存储器
[0029]310:晶体管
[0030]312:栅极
[0031]313:栅介电层
[0032]314,316:源/漏极区域
[0033]318:基板
[0034]319:间隙壁
[0035]320:电阻性元件
[0036]500:鳍式场效应晶体管
[0037]510:P 型基板
[0038]520:栅极氧化层
[0039]530:鳍状结构
[0040]552:栅极层
[0041]610、810:过渡层
[0042]620:电阻性元件
[0043]632,832:金属层
[0044]634、834:阻挡层
[0045]750、850:介电层
[0046]760、860:电性绝缘层
[0047]762、862:穿透洞
【具体实施方式】
[0048]本发明为一种具电阻性元件的非易失性存储器与其制作方法。本发明将电阻性元件设计于鳍式场效应晶体管(Fin FET)。由于鳍式场效应晶体管具备小尺寸、大驱动电流的特性，因此可以降低存储单元的尺寸，并且提高非易失性存储器单位面积的存储容量。
[0049]请参照图3，其所绘示为鳍式场效应晶体管示意图。鳍式场效应晶体管500具有一P型基板(P-sub) 510。而经由蚀刻后，使得P型基板(P-sub) 510上具有一凸出平台(斜线部分)，此凸出平台即为鳍状结构(Fin)530。再者，栅极结构覆盖于鳍状结构(Fin)530的中间区域，并且将鳍状结构(Fin) 530区分为二个区域。
[0050]如图3所示,栅极结构包括一栅极氧化层(gate oxide layer) 520覆盖于部分的鳍状结构(Fin) 530的中间区域上方以及二侧表面，而栅极层(G) 552覆盖于栅极氧化层520上。再者，暴露出的鳍状结构(Fin) 530的二侧区域经由离子注入程序之后成为二个N型区域，并作为鳍式场效应晶体管500的第一源/漏极区域(S/D1)以及第二源/漏极区域(S/D2)。
[0051]很明显地，鳍式场效应晶体管500的栅极结构对通道的上方以及两侧进行控制，因此可产生较大的通道电流(或者驱动电流)，并且有效地降低漏电流。而本明即利用鳍式场效应晶体管500的优良特性，进一步设计出具电阻性元件的非易失性存储器。
[0052]请参照图4A与图4B，其所绘示为本发明具电阻性元件的非易失性存储器示意图。其中，鳍式场效应晶体管500与图3相同，不再赘述。
[0053]电阻性元件620包括:过渡层610与一导电的插塞模块。其中，过渡层610形成于第二源/漏极区域(S/D2)上。再者，导电的插塞模块包括一金属层632与一阻挡层634。金属层632垂直地配置于过渡层610上且可以导电至过渡层610，并且阻挡层634包覆着金属层632。
[0054]因此，如图4B所示，过渡层610连接于金属层632与鳍式场效应晶体管5