具有热辅助开关控制的非易失性存储器元件的制作方法
【专利摘要】公开了具有热辅助开关控制的非易失性存储器元件。非易失性存储器元件布置在热喷墨电阻器上。还公开了用于制造组合的方法以及使用组合的方法。
【专利说明】具有热辅助开关控制的非易失性存储器元件
【背景技术】
[0001] 非易失性存储器是甚至当未加电时也能取回存储的信息的计算机存储器。非易失 性存储器的类型可包括电阻RAM(随机存取存储器KRRAM或ReRAM)、相变RAM(PCRAM)、导电 桥RAM(CBRAM)、铁电RAM(F-RAM)，等等。
[0002] 电阻式存储器元件能够通过施加编程能量而被编程到不同的电阻状态。在编程之 后，电阻式存储器元件的状态能够被读取且在规定时间段内保持稳定。电阻式存储器元件 的大的阵列能够用于创建各种电阻式存储器设备，包括非易失性固态存储器、可编程逻辑、 信号处理、控制系统、模式识别设备W及其它应用。电阻式存储器设备的示例包括价态变化 存储器和电化学金属存储器，两者均设及到在电开关过程中的离子运动并且属于记忆电阻 器的类别。
[0003] 记忆电阻器是能够通过施加编程能量，例如电压或电流脉冲，而被编程到不同的 电阻状态的设备。该能量产生了电场和热效应的组合，其能够调制记忆电阻元件中非易失 性开关和非线性选择函数二者的传导性。在编程后，记忆电阻器的状态能够被读取且在规 定时间段内保持稳定。
【附图说明】
[0004] 图IA和IB是在本文的教导的实践中采用的两种不同的热喷墨结构的示例的剖视 图。
[0005] 图2是根据示例的在热元件(此处为热喷墨结构)上形成的多个记忆电阻器的剖视 图。
[0006] 图2A是根据示例的在图2的热喷墨结构上形成的多个记忆电阻器的等距视图。
[0007] 图2B是根据示例的采用在图2的热喷墨结构上形成的多个记忆电阻器的横杆的等 距视图。
[000引图3A和3B各自具有表示电阻的纵轴，描绘了根据示例的具有1位/单元(图3A)的记 忆电阻器单元和具有2位/单元(图3B)的记忆电阻器单元的电阻水平。
[0009] 图4在电流(安培)和电压(伏特)的坐标上描绘了根据示例的针对具有2位/单元的 记忆电阻器的一系列I-V曲线。
【具体实施方式】
[0010] 在下面的说明书中，阐述了大量细节W提供本文公开的示例的理解。然而，将理解 的是，可W在没有运些细节的情况下实现示例。虽然已经公开了有限数量的示例，但应当理 解的是，可从中得出若干修改例和变型例。图中相似或相同的元件可利用相同的附图标记 来指代。
[0011] 如在本文的说明书和权利要求书中使用的，单数形式"一"、"一个"和"该"包括复 数指代物，除非上下文另外明确规定。
[001^ 如本说明书和随附权利要求书中使用的，"近似"和"大纷'意指由于例如制造过程 中的变化引起的±10%的偏差。
[0013] 在下面的【具体实施方式】中，参考了本公开的附图，附图示出了可实践本公开的具 体的示例。示例的组件可定位在多个不同的方位，并且关于组件的方位所使用的任何方向 术语用于示例说明的目的，而绝不是限制。方向术语包括诸如"上"、"下前"、"后"、"最先 (leading)''、"最末(trailing)''等词语。
[0014] 应当理解的是，存在可W实践本公开的其它示例，并且可W在不偏离本公开的范 围的情况下做出结构或逻辑上的改变。因此，下面的【具体实施方式】不应在限制的意义上考 量。相反，本公开的范围由随附的权利要求书来限定。
[0015] 非易失性存储器元件能够用于各种应用，诸如只读存储器，可编程存储器W及需 要长期持久存储的其它用途。
[0016] 电阻器存储器元件能够用于各种应用，包括非易失性固态存储器、可编程逻辑、信 号处理、控制系统、模式识别W及其它应用。
[0017] 如本说明书和随附权利要求书中所使用的，术语"电阻器存储器元件"广义地指可 编程非易失性电阻器，其中开关机构设及到原子运动和重新排列，包括价态变化存储器、电 化学金属存储器W及其它。
[0018] 记忆电阻器或者记忆电阻设备是纳米级设备，它们可用作各种各样电子电路中的 组件，诸如存储器、开关W及逻辑电路和系统。在存储器结构中，可使用记忆电阻器的横杆。 例如，当用作存储器基础时，记忆电阻器可用于存储信息位1或0,对应于记忆电阻器是处于 高阻态还是低阻态(或者反之亦然）。当用作逻辑电路时，记忆电阻器可用作类似现场可编 程口阵列的逻辑电路中的配置位和开关，或者可W是有线逻辑可编程逻辑阵列的基础。还 可能的是，使用能够实现用于运些W及其它应用的多态或模拟行为的记忆电阻器。
[0019] 当用作开关时，记忆电阻器可W在交叉点存储器中处于低电阻（关闭）或高电阻 (打开)状态。在过去几年中，研究者已经在寻找使得运些记忆电阻器的开关功能高效表现 的方式方面做出了巨大的进步。例如，基于氧化粗(TaOx)的记忆电阻器已经被证实相对于 其它能够电子开关的纳米级设备具有优良的耐久性。在实验室设置中，基于氧化粗的记忆 电阻器能够经过100亿开关周期。
[0020] 记忆电阻器可W包括夹在两个电极之间的开关材料，诸如TiOx或者化Ox。记忆电阻 行为是通过离子种类(例如，氧离子或空位)在开关材料内移动而经由两个电极之间的导电 细丝的调制产生导电率的区域性变化来实现的，运得到了低电阻"导通(ON)"状态、高电阻 "关断(OFF)"状态或者中间状态。初始地，当记忆电阻器被首次制作时，整个开关材料可W 是非导电的。因此，可能需要成形过程来在两个电极之间的开关材料中形成导电通道。已知 的成形过程，通常称为"电成形"，包括在充足长度的时间内在电极两端施加足够高（阔值） 电压，而使得开关材料中区域化导电通道(或有源区）的成核和成形。成形过程所需的阔值 电压和时间长度可取决于用于开关材料、第一电极W及第二电极的材料的类型、W及设备 几何结构。
[0021] 在记忆电阻设备中可采用金属或半导体氧化物;示例包括过渡金属氧化物，诸如 氧化粗、氧化铁、氧化锭、氧化给、氧化妮、氧化错、或其它类似的氧化物，或者非过渡金属氧 化物，诸如氧化侣、氧化巧、氧化儀、氧化铺、氧化铜、二氧化娃或其它类似的氧化物。进一步 的示例包括过渡金属氮化物，诸如氮化侣、氮化嫁、氮化粗、和氮化娃。
[0022] 记忆电阻设备可包括电极之间的连续氧化物膜。细丝/离子扩散W随机样式形成 在电极之间的氧化物膜中，非常类似闪电，其可W取最小电阻的路径。该随机路径引起了记 忆电阻器I-V特性的从开关周期到开关周期的变化W及尤其是从设备到设备的变化。或者 是单极或者是双极的较旧的记忆电阻或非易失性电阻式存储器设备趋于具有电极间的该 随机导电路径;也即，空位必须找到它们自己的通往相对电极的路径。导电通道形成的运种 随机性会引起可复制性和/或可靠性问题的变化，运是运些设备的商业化的最大挑战之一。
[0023] 热喷墨(TIJ)技术采用了电阻器来煮沸墨而产生喷射墨滴的蒸汽"驱动"气泡，设 及到快速成核和气泡生长。兼容于标准的CMOS, TIJ电阻器经常可W采用高薄片电阻率W及 低薄片电阻率双金属层沉积，随后是蚀刻工艺。图1A-1B描绘了 TIJ结构的两个示例。
[0024] 图IA所示的TIJ结构100可使用高电阻合金，诸如TaAl、WSiN、TaA10x、TiN或者其它 适合的合金作为下层102,低电阻合金诸如Al化在上面的上层104。在该结构中，可首先沉积 具有30至120ohm/sq的相对高的薄片电阻率的下层102。接着，可W沉积具有约0.04至 0.08ohm/sq的相对低的薄片电阻率的上层104。在沉积后，干法蚀刻（W限定电阻器宽度）W 及湿法或干法蚀亥lj(斜面金属蚀亥IK SME)/干法电阻器蚀刻(DRE)工艺来限定电阻器长度)可 应用W限定电阻器IOOdTIJ电阻器100的一个方面在于，电阻溫度系数(TCR)非常低，并且电 阻器非常稳定，对于数W十万计或数W百万计的墨滴点火（ink droplet firing)具有高的 耐受性。
[00巧]图IB所示的TIJ结构150可使用多层TiN/AlCu的下层152, W及在上面的TaAU WSiN、TaA10x、TiN或其它适合的合金的高电阻层154。再有，下层152具有相对高的薄片电阻 率(约0.04至0.08ohm/sq)并且上层154具有相对低的薄片电阻率(约425ohms/sq)。而且，干 法蚀刻，随后是湿法或干法蚀刻，可用于限定电阻器150。如同图IA所描绘的电阻器，TIJ电 阻器150的一个方面在于，TCR非常低，并且电阻器非常稳定，具有高的耐受性。
[0026] 下面的表1示出了分别在图IA和图IB中描绘的电阻器100和150的TIJ打印头中目 前使用的TIJ电阻器体系结构的主流。
[0027] 表1. TIJ电阻器结构的性质 「002引
[0029] 要将来自TIJ的墨滴"点火(fire)"，来自打印机的电脉冲可施加到电阻器上。该脉 冲典型地是5伏特至35伏特的方波脉冲。持续时间从化S至化S变化，取决于产品。在该时间 内，电阻器、底层W及电阻器与墨之间的纯化层(在TIJ电阻器之上)快速地变热。液体接触 纯化层的溫度从25°C跳跃到最少310°C。因此，极睹的加热速率(每秒约1亿°C)产生了超热 而生成了将墨滴推出的气泡。
[0030] 根据本文的教导，诸如TIJ电阻器的热元件可用作非易失性存储器元件阵列下方 的加热器，如图2所示。通过该方式，非易失性存储器元件可被加热到某溫度，该溫度可通过 TIJ电阻器电阻、施加的电压和脉冲来调节。非易失性存储器元件和TIJ电阻器的组合可在 电阻式存储器元件如记忆电阻器W及相变存储器元件中得W应用。
[0031] 非易失性存储器元件的受控加热可用于实现多种不同的任务，每个取决于不同的 溫度状况。
[0032] 第一任务设及到利用热来控制多单元应用的电阻水平。考虑溫度状况被标识为 Tio多单元应用在下文进一步详述。
[0033] 第二任务设及到利用热来修复"死的"非易失性存储器元件。在记忆电阻器的情况 下，例如，死的记忆电阻器处于低电阻状态并且因此表现为导体。加热元件阵列会溶解传导 通道并且可W修复具有许多故障设备的记忆电阻器阵列。考虑溫度状况被标识为T2。
[0034] 第=任务设及到利用热来加热非易失性存储器元件阵列，诸如记忆电阻器，达到 提高的溫度且施加电偏压到处于低电阻状态的记忆电阻器，从而将记忆电阻器复位。考虑 溫度状况标识为T3。
[0035] 第四任务设及到最小化由于电成形(或成形)工艺所导致的故障。电成形工艺会由 于所施加的相对高的电压而导致故障。加热阵列W及施加成形电压会使得故障减少，因为 成形工艺需要低电压。考虑溫度状况标识为T4。
[0036] T2可W是相对高的热，并且是四种状况中最高的。其它溫度状况关于T2来考虑。
[0037] Tl可W在约环境溫度到TsW下的范围内。
[003引 T3可W在环境溫度W上到TsW下的范围内。
[0039] T4可W在环境溫度W上到TsW下的范围内。
[0040] 前面的溫度状况取决于各种因素，包括非易失性存储器元件或记忆电阻器的材 料。特定溫度状况的确定W实现特定的任务，对于本领域技术人员而言，不被视为是不当的 实验。
[0041] 图2所描绘的设备200可包括热元件，例如，热喷墨电阻器202,诸如图IA和IB中所 描绘的任一个TIJ电阻器。可W替选地采用其它热元件。热喷墨电阻器可布置在基板(未示 出）上。设备200可W进一步包括一个或多个电阻式存储器元件204,诸如记忆电阻器。记忆 电阻器204或者如图2所示的记忆电阻器204的阵列204'可W通过纯化层206与TIJ电阻器 202分离。适合用作纯化层的材料的示例包括但不限于氮化娃、碳化娃、二氧化娃等等。
[0042] 记忆电阻器204可具有包含底电极204a、上电极204bW及夹在它们之间的有源区 204c的结构。用于电极204a，204b的材料的示例包括但不限于侣(A1)、铜（加）、销(Pt)、鹤 (W)、金(Au)、铁(Ti)、银(Ag)、二氧化钉(Ru02)、氮化铁(TiN)、氮化鹤(WN2)、粗(Ta)、氮化粗 (TaN)等等。电极材料可W对于两个电极204a，204b而言相同或不同。电极204a，204b可W根 据需要被图案化。电极204a，204b的厚度可W在约IOnm至几微米的范围内。
[0043] 底电极204a可W通过多种工艺中的任一种在纯化层206上形成，包括电锻、瓣射、 蒸发、ALD(原子层沉积）、共沉积、化学蒸汽沉积、IBAD(离子束辅助沉积）、预沉积材料氧化 或任何其它膜沉积技术。
[0044] 图2A和2B描绘了诸如记忆电阻器的非易失性存储器元件的两个示例。在图2A中， 元件204是单个的，而在图2B中，示出横杆204"的部分，底电极形成"行"，而上电极形成 "列"，行布置成关于列成非零角。可W意识到的是，可W存在多个TIJ电阻器，每个被连接到 相同的电压/脉冲条件或者不同，取决于应用。
[0045] 记忆电阻器能够用作非易失性存储器(NVM)并且其具有多级编程(MLP)的能力。因 此，可采用基于喷墨打印技术的记忆电阻器M化方法。将第S热控制口引入2端子记忆电阻 器中是可能的。该体系结构同样可用于相变存储器(PCM)或其它电阻RAM(RRAM)设备。
[0046] 本文公开的多级编程(MLP)技术可W通过图3A-3B中所示的一个单元中存储的多 个状态来降低每位成本。
[0047] 记忆电阻器通常存储1位/单元，具有逻辑"0"和逻辑"r，如图3A所描绘的。虽然逻 辑"0"显示处于较低电阻，逻辑"r显示处于较高电阻，但是定义可反向，逻辑"0"定义在较 高电阻，逻辑"r定义在较低电阻。
[0048] 利用MLP，可W存储2位/单元，逻辑"00"在最低电阻，逻辑"or定义在较高电阻，逻 辑"10"定义在更高电阻，逻辑"1 r定义在最高电阻。当然，如同1位/单元，定义可反向，使得 逻辑"1 r处于最低电阻，而逻辑"00"处于最高电阻，等等。
[0049] 通过内置TIJ加热器提供的电偏压和提高的溫度的组合能够更佳地将设备切换到 目标电阻值，运对于多级单元应用是关键的。例如，导通状态1可W在室溫完成，导通状态2 可W在150°C下完成，导通状态3可W在300°C下完成，等等。
[0050] 图4是示出在290K的溫度下实现且在室溫下测量的各种电阻状态的I-V绘图400。 曲线402代表了原状态，其中尚未施加成形或开关电压。曲线404和406代表了两个中间状 态。曲线408代表了导通状态。
[0051] 图5是流程图，描绘了根据示例操作多级编程非易失性存储器元件200的方法。该 方法500可包括提供505多级编程非易失性存储器元件200,其包括至少一个非易失性存储 器元件，诸如在热元件202上的记忆电阻器204。该方法500可进一步包括:将不同的溫度和 电偏压与不同的逻辑状态相关联510。该方法500可进一步包括:对热元件供给能量515W将 电阻式存储器元件加热到预选溫度。该方法500可进一步包括:将信息存储520到电阻式存 储器元件中。
[0052] 在其最普通的形式中，非易失性存储器元件200可具有多个状态，每个状态与溫度 和电偏压的组合相关联。
[0053] 通过增加高电阻层和SME/DRE掩模，加热电阻器能够容易地并入任何标准的CMOS 工艺中。用于记忆电阻器设备的局部热管理的附加手柄将充当晶体管（背口）的第=端子。 通过引入加热元件作为热控制口，可获得W下优点：
[0054] 与简单地施加不同的电压相比，有可能通过利用热的更佳控制来实现记忆电阻器 的MLP。进一步，电阻状态的分布更紧凑，状态到状态的电阻间隙可W更宽，利于更佳的状态 区分。运可W产生更低的位错率，W及更容易的读出存储的信息的感应方案。
[0055] 除了实现多级存储的可能性之外，局部溫度控制可允许记忆电阻器在可靠且最优 的条件下来工作。
[0056] 可通过施加到电阻器的电压或者脉冲来控制溫度，运使得电路的设计灵活。
【主权项】
1. 一种具有热辅助开关控制的非易失性存储器元件，其中，电阻式存储器元件布置在 热元件上。2. 如权利要求1所述的非易失性存储器元件，包括记忆电阻器。3. 如权利要求1所述的非易失性存储器元件，其中，所述热元件是热喷墨电阻器，所述 非易失性存储器元件进一步包括所述热喷墨电阻器、在所述热喷墨电阻器上的钝化层、以 及在所述钝化层上的所述电阻式存储器元件。4. 如权利要求3所述的非易失性存储器元件，其中，所述热喷墨电阻器包括布置在相对 高电阻率的导电材料上的相对低电阻率的导电材料。5. 如权利要求4所述的非易失性存储器元件，其中，所述热喷墨电阻器是从由如下各项 构成的组中选出的：AlCu在TaAl上、AlCu在WSiN上、AlCu在TaAlOx上、AlCu在TiN上、TaAl在 TiN/AlCu 上、WSiN 在 TiN/AlCu 上、TaAlOx 在 TiN/AlCu 上、以及 TiN 在 TiN/AlCu 上。6. 如权利要求3所述的非易失性存储器元件，其中，所述钝化层是从由氮化硅、碳化硅 以及二氧化硅构成的组中选出的。7. 如权利要求3所述的非易失性存储器元件，其中，所述电阻式存储器元件是记忆电阻 器，所述记忆电阻器具有包括底电极、有源区以及上电极的结构。8. -种制造多级编程非易失性存储器元件的方法，包括将非易失性存储器元件布置在 热元件上。9. 如权利要求8所述的方法，包括： 提供热喷墨电阻器作为所述热元件； 将钝化层形成在所述热喷墨电阻器上；以及 将所述非易失性形成在所述钝化层上。10. 如权利要求9所述的方法，其中，所述热喷墨电阻器包括布置在相对高电阻率的导 电材料上的相对低电阻率的导电材料。11. 如权利要求10所述的方法，其中，所述热喷墨电阻器是从由下列各项构成的组中选 出的：AlCu 在 TaAl 上、AlCu 在 WSiN 上、AlCu 在 TaAlOx 上、AlCu 在 TiN 上、TaAl 在 TiN/AlCu 上、 WSiN 在TiN/AlCu上、TaAlOx 在TiN/AlCu上、以及TiN 在TiN/AlCu上。12. 如权利要求9所述的方法，其中，所述钝化层是从由氮化硅、碳化硅以及二氧化硅构 成的组中选出的。13. 如权利要求9所述的方法，其中，所述非易失性存储器元件是记忆电阻器，所述记忆 电阻器具有包括底电极、有源区以及上电极的结构。14. 一种对将在热元件上的非易失性存储器元件包括的多级编程非易失性存储器元件 进行操作的方法，所述方法包括： 提供将在所述热元件上的所述非易失性存储器元件包括的所述多级编程非易失性存 储器元件； 将不同的温度和电偏压与不同的逻辑状态相关联； 向所述热元件供给能量以将所述非易失性存储器元件加热到预选温度；以及 将信息存储在所述非易失性存储器元件中。15. 如权利要求14所述的方法，其中，所述非易失性存储器元件具有多个状态，每个状 态与温度和电偏压的组合相关联。
【文档编号】H01L27/115GK105830218SQ201380081717
【公开日】2016年8月3日
【申请日】2013年12月18日
【发明人】葛宁, 杨建华, 李智勇
【申请人】惠普发展公司，有限责任合伙企业