半导体器件及其制造方法

半导体器件及其制造方法
【专利摘要】防止通过激光修整切断后的熔丝元件由于具有导电性的残留物等而漏电。作为用于此的方案，在外延基板的主面上的槽内的元件分离区域上形成熔丝元件的情况下，在元件分离区域与熔丝元件之间形成导热率高且比较而言密合性低的绝缘膜。在进行激光修整以将熔丝元件切断时，将熔丝元件的一部分和熔丝元件的该一部分之下的绝缘膜去除。
【专利说明】
半导体器件及其制造方法
技术领域
[0001] 本发明设及半导体器件的制造方法W及半导体器件，能够利用在具有烙丝的半导 体器件的制造中。
【背景技术】
[0002] 在半导体器件的制造工艺中，已知有如下的激光修整:通过利用激光将电路的图 案的一部分切断，由此进行电路特性的调整或不良电路的排除。激光修整通过对半导体晶 片上的烙丝元件照射激光光线而执行。即，通过对由多晶娃布线或金属布线形成的多个烙 丝元件中规定的烙丝照射激光光线而将该烙丝元件烙断从而进行激光修整。
[0003] 在专利文献1(日本特开2004-111680号公报）中记载有下述内容:通过在作为切断 对象的薄膜电阻之上形成导电性膜，由此使激光对薄膜电阻的切断容易度提升。
[0004] 现有技术文献
[0005] 专利文献
[0006] 专利文献1:日本特开2004-111680号公报

【发明内容】

[0007] 发明要解决的课题
[000引由于烙丝元件上的层间膜的膜厚偏差、激光修整装置的性能偏差等，有时即使对 烙丝元件进行激光照射，照射部的烙丝元件也不会被完全去除。该情况下，具有导电性的残 留物附着于烙丝元件之下的元件分离膜的表面，该残留物跨烙丝元件的切断部而成为漏电 (leak)路径，切断了的烙丝元件导通。运样的残留物残留成为半导体器件的合格率降低的 原因，所W在对烙丝元件进行激光修整时，需要确实地将具有导电性的残留物去除。
[0009] 其他课题和新特征可W根据本说明书的记述W及附图予W明确。
[0010] 用于解决课题的技术方案
[0011] 如果对本申请所公开的实施方式中具代表性的实施方式的概要简单地进行说明， 则如下所述。
[0012] 作为一个实施方式的半导体器件，于在元件分离区域上形成烙丝元件的情况下， 在元件分离区域与烙丝元件之间形成有导热率高且比较而言密合性低的绝缘膜。
[0013] 另外，作为其他实施方式的半导体器件的制造方法，于在元件分离区域上形成烙 丝元件的情况下，在元件分离区域与烙丝元件之前形成导热率高且比较而言密合性低的绝 缘膜。
[0014] 发明效果
[0015] 根据一个实施方式，能够使半导体器件的可靠性提升。特别是，能够防止进行了激 光修整后的烙丝元件的漏电。
【附图说明】
[0016] 图I是作为实施方式I的半导体器件的俯视图。
[0017] 图2是作为实施方式1的半导体器件的剖视图。
[0018] 图3是作为实施方式1的半导体器件的俯视图。
[0019] 图4是作为实施方式1的半导体器件的剖视图。
[0020] 图5是作为实施方式1的半导体器件的制造工序中的剖视图。
[0021] 图6是相继于图5的半导体器件的制造工序中的剖视图。
[0022] 图7是相继于图6的半导体器件的制造工序中的剖视图。
[0023] 图8是相继于图7的半导体器件的制造工序中的剖视图。
[0024] 图9是相继于图8的半导体器件的制造工序中的剖视图。
[0025] 图10是相继于图9的半导体器件的制造工序中的剖视图。
[0026] 图11是相继于图10的半导体器件的制造工序中的剖视图。
[0027] 图12是相继于图11的半导体器件的制造工序中的剖视图。
[0028] 图13是相继于图12的半导体器件的制造工序中的剖视图。
[0029] 图14是作为实施方式2的半导体器件的制造工序中的剖视图。
[0030] 图15是相继于图14的半导体器件的制造工序中的剖视图。
[0031] 图16是相继于图15的半导体器件的制造工序中的剖视图。
[0032] 图17是相继于图16的半导体器件的制造工序中的剖视图。
[0033] 图18是相继于图17的半导体器件的制造工序中的剖视图。
[0034] 图19是作为实施方式2的半导体器件的俯视图。
[0035] 图20是作为实施方式2的半导体器件的剖视图。
[0036] 图21是作为实施方式2的半导体器件的变形例的剖视图。
[0037] 图22是作为实施方式2的半导体器件的变形例的剖视图。
[0038] 图23是作为比较例的半导体器件的剖视图。
[0039] 图24是作为比较例的半导体器件的剖视图。
【具体实施方式】
[0040] W下，基于附图详细地对实施方式进行说明。此外，在用于对实施方式进行说明的 所有附图中，对具有同一功能的部件标注同一符号，省略对其的重复说明。另外，在W下的 实施方式中，原则上不重复对同一或同样部分的说明，除特别需要的情况W外。
[0041] 另外，符号"-"W及""'表示导电型为N型或P型的杂质的相对浓度，例如在为N型杂 质的情况下，杂质浓度按"N "、"N"'的顺序变高。但是，有时无关杂质浓度，将各半导体层的 导电型称为N型或P型。也就是，有时将具有"N "、"N"、"N"'等各种浓度的半导体层统称为N型 层，另外，"P "、"P"、"P"'等各种浓度的半导体层统称为P型层。例如，有时将P+型层的半导体 层称为P型层。
[0042] <关于半导体器件的构造〉
[0043] 本实施方式的烙丝元件在1个半导体忍片内构成电路图案的一部分，在半导体器 件的制造工艺中，在必需进行电路特性的调整或不良电路的排除等的情况下被激光切断。 但是，烙丝元件在半导体器件的制造工序中未必被切断。例如，在该烙丝元件所连接的电路 按所期望的特性工作的情况下，该烙丝元件不被切断。
[0044] 所谓电路特性的调整是指:例如在相对于规定的电路并列连接有多个双极晶体管 的情况下，通过使连接于各双极晶体管的基极与发射极之间烙丝切断，由此选择性地使特 定双极晶体管导通，从而，对在该电路中流动的电流的大小进行调整等。
[0045] 利用图1~图4对本实施方式的半导体器件的构造进行说明。图IW及图3是本实施 方式的半导体器件的俯视图。图2W及图4是本实施方式的半导体器件的剖视图，在图2的左 侧示出图1的A-A线上的剖视图。图4是图3的B-B线上的剖视图。图IW及图2是未照射激光的 情况下的图，图3W及图4是包括被照射激光而被切断了的烙丝元件的图。
[0046] 图1中示出多个构成本实施方式的半导体器件的烙丝元件FE。此外，图1中仅示出 了形成在半导体基板上的元件分离区域(第一绝缘膜)I?L和形成在元件分离区域之上的多 个烙丝元件FE,省略了形成在烙丝元件FE与元件分离区域化之间的传热用的绝缘膜TC(参 照图2)、W及烙丝元件FE与元件分离区域化之上的层间绝缘膜、布线、接触插塞、连接器 (via) W及覆盖绝缘膜等的图示。
[0047] 如图1所示，各烙丝元件FE沿着X方向（其沿着用作半导体基板的外延基板（未图 示）的主面)延伸。烙丝元件FE在长度方向（X方向）的两个端部具有在沿半导体基板(未图 示)的主面的Y方向上宽度宽的接触部。Y方向相对于X方向正交。此外，W下有时将沿着外延 基板的主面的方向简称为横方向。接触部是用于将接触插塞连接于烙丝元件FE的端部上表 面的部分。烙丝元件FE是具有将在X方向上并排的一对接触部彼此之间相连且宽度小的延 伸部的元件，在要将烙丝元件FE切断时，对该延伸部照射激光。
[0048] 该延伸部、也就是要通过激光照射使其切断的部分的烙丝元件FE在Y方向上的宽 度为例如0.3~3WI1。另外，将在X方向上并列的接触部彼此相连的该延伸部在X方向上的长 度为例如1~50曲1。另外，在Y方向上相邻的2个烙丝元件FE彼此的各个延伸部彼此之间的距 离为例如0.5~50WI1。此外，本实施方式中，对形成宽度比延伸部宽的接触部的情况进行了 说明，但是接触部只要具有能够对接触插塞进行连接的宽度即可，也不是说宽度必须比延 伸部宽。
[0049] 图2中，在图的左侧示出烙丝元件FE的剖视图，在图的右侧示出与烙丝元件FE形成 于同一半导体忍片的双极晶体管TR的剖视图。也就是，在图的左侧示出烙丝区域1A，在图的 右侧示出晶体管区域1B。
[0050] 如图2所示，本实施方式的半导体器件具有半导体基板SB和形成在半导体基板SB 上且用作半导体基板的一部分的外延基板EP。外延基板是通过外延生成法而形成在半导体 基板上的半导体层。外延基板EP是导入有N型杂质（例如P(憐））的r型Si(娃)膜，比较而言 具有低的杂质浓度。
[0051 ]首先，W下对烙丝区域IA的构造进行说明。
[0052]在烙丝区域1A，在外延基板EP的上表面形成有槽。此外，在烙丝区域IA的剖视图 中，未示出该槽的侧壁。也就是，在烙丝区域1A，外延基板EP的上表面的高度比晶体管区域 18的活性区域中外延基板EP的上表面的高度低。在烙丝区域IA的外延基板EP的上表面形成 的该槽内，形成有元件分离区域化。
[0化3] 元件分离区域化具有例如LOCOS化ocal Oxidization of Silicon,娃的局部氧 化)构造或STI(化allow Trench Isolation,浅沟道隔离）构造。元件分离区域化主要由例 如氧化娃膜形成。元件分离区域化的上表面在与晶体管区域18的活性区域中外延基板EP的 上表面的高度大致同等的高度、或比外延基板EP的该上表面的高度稍高的位置具有平坦的 面。
[0054] 在元件分离区域化上形成有由绝缘膜TC(第二绝缘膜)和形成在绝缘膜TC上的烙 丝元件FE构成的层叠图案。绝缘膜TC的下表面与元件分离区域化的上表面相接触，烙丝元 件FE的下表面与绝缘膜TC相接触。绝缘膜TC在俯视图中具有与图1所示烙丝元件FE同样的 图案。绝缘膜IF4的膜厚为例如50 ~ 4000/1。在此，按1500A的膜厚形成绝缘膜IF4。烙丝 元件阳的膜厚为例如2500A。
[0055] 绝缘膜TC由例如SiN(氮化娃)膜或SiC(碳化娃)膜形成。由运些氮化娃膜或碳化娃 膜形成的绝缘膜TC是导热率比构成元件分离区域化的SiO(氧化娃)膜高的膜。具体而言，氧 化娃的导热率是1.38(W/m K)，氮化娃的导热率是20~28(W/m K)，碳化娃的导热率是150~ 170(W/m ? K)。
[0056] 另外，由运些氮化娃膜或碳化娃膜形成的绝缘膜TC,比较而言是对于基底的氧化 娃膜的密合性低的膜。具体而言，与多晶娃膜对于氧化娃膜的密合性相比，绝缘膜IF4-方 对于氧化娃膜的密合性低。
[0057] -般认为，密合的物质彼此的热膨胀系数或线膨胀率之差越大，物质间的密合性 越低。在此，氧化娃(Si〇2)的热膨胀系数是0.51~0.58( X I(T6A)，相对于此，娃(Si)的热膨 胀系数是2.4( X I(T6A),氮化娃(SiN)的热膨胀系数是3~3.5( X I(T6A),碳化娃(SiC)的 热膨胀系数是4~4.5( Xl(T6A)D由此，与Si膜相比，SiN膜或SiC膜一方容易从Si化膜的表 面剥离。
[0058] 本实施方式的半导体器件的主要特征在于，在烙丝元件FE与元件分离区域化之间 设置有导热率高且相对于基底的密合性低的绝缘膜TC。
[0059] 烙丝元件FE在图中作为一层膜示出，但是其由多晶娃膜和层叠在该多晶娃膜上的 导电膜(未图示）的层叠构造构成。该导电膜由例如含鹤W及娃的WSi膜或钻娃(CoSi)膜形 成。在构成烙丝元件FE的多晶娃膜中W高浓度导入有N型杂质（例如As(神））。也就是，该多 晶娃膜是护型半导体膜。另外，烙丝元件阳也可W仅由多晶娃膜构成。
[0060] 在元件分离区域化、绝缘膜TCW及烙丝元件FE之上，W覆盖元件分离区域化的上 表面和由绝缘膜TCW及烙丝元件FE构成的层叠膜的方式，形成有层间绝缘膜IL1。层间绝缘 膜ILl例如由氧化娃膜形成。在层间绝缘膜ILl上开有多个接触孔，烙丝元件FE的延伸方向 上的烙丝元件FE的两侧端部的上表面、也就是接触部的上表面的一部分在各接触孔的底部 露出。
[0061] 在多个接触孔的各个孔内部埋入有例如主要由鹤形成的接触插塞CP。各接触插塞 CP的上表面与层间绝缘膜ILl的上表面在同一高度被平坦化，各接触插塞CP的底面连接于 烙丝元件FE的端部的上表面。也就是，接触插塞CP连接于作为烙丝元件FE的长度方向的一 个端部的接触部，其他接触插塞CP连接于作为烙丝元件FE的另一端部的接触部。
[0062] 在层间绝缘膜ILl W及接触插塞CP之上，形成有多个例如主要由侣形成的布线Ml 的图案。布线Ml的底面连接于接触插塞CP的上表面。在俯视图中，布线Ml不与烙丝元件FE的 长度方向上的两个端部之前的延伸部重叠。在层间绝缘膜ILl W及布线Ml之上，W覆盖层间 绝缘膜ILl的上表面W及布线Ml的方式，形成有例如由氧化娃膜形成的层间绝缘膜IL2。
[0063] 在层间绝缘膜IL2上开有多个过孔(via hole)，布线Ml的上表面的一部分在各过 孔的底部露出。在多个过孔的各个孔的内部埋入有例如主要由鹤形成的连接器VI。各连接 器Vl的上表面与层间绝缘膜IL2的一部分的上表面在同一高度被平坦化，各连接器Vl的底 面连接于布线Ml的上表面。
[0064] 在层间绝缘膜IL2W及连接器Vl之上形成多个例如主要由侣形成的布线M2的图 案。布线M2的底面连接于连接器Vl的上表面。在俯视图中，布线M2不与烙丝元件FE的长度方 向上的两个端部之间的延伸部重叠。
[0065] 在层间绝缘膜IL2的上表面上W及布线M2上依次层叠有覆盖绝缘膜CVl、CV2。覆盖 绝缘膜CVl例如由氧化娃膜形成，覆盖绝缘膜CV2例如由SiON(氮氧化娃)膜形成。
[0066] 在此，在包含层间绝缘膜IL2、覆盖绝缘膜CVl W及CV2的层叠膜的上表面，形成有 到达层间绝缘膜IL2的中途深度的开口部0P1。在俯视图中，开口部OPl不重叠于连接器VI、 布线Ml、M2W及接触插塞CP。另外，在俯视图中，开口部OPl不重叠于连接有接触插塞CP的烙 丝元件FE的端部，而重叠于烙丝元件FE的长度方向上的中央部也就是延伸部。此外，开口部 OPl也可W贯通层间绝缘膜IL2并到达层间绝缘膜ILl的上表面。
[0067] 从开口部OPl的底面到烙丝元件FE的上表面为止层间绝缘膜(第S绝缘膜）的距离 是例如500 ~ 8000A。开口部OPi是通过预先将成为妨碍的层间绝缘膜化2的一部分和覆 盖绝缘膜CVUCV2去除而设置的槽，使得在进行激光修整激光适当地照射烙丝元件FE。
[0068] 覆盖绝缘膜CV2的上表面被由聚酷亚胺膜形成的纯化膜PI覆盖。但是，在开口部 OPl的正上方和开口部OPl附近未形成纯化膜PI。
[0069] 接下来，W下对晶体管区域IB的构造进行说明。
[0070] 在外延基板EP的上表面形成有多个槽，在该多个槽的各个槽的内侧埋入有元件分 离区域化。由相邻的元件分离区域化夹着的区域为有源区域，在有源区域，外延基板EP的上 表面未被元件分离区域化覆盖。
[0071] 在外延基板EP的下表面，在有源区域的正下方形成有作为护型半导体层的埋入护 型层CN。也就是，在和外延基板EP与半导体基板SB的界面相接触的外延基板EP内，形成有埋 入护型层CN。在外延基板EP内，从埋入护型层CN的端部起遍及外延基板EP的主面形成有作为 N型半导体层的接触N型层CCN。也就是，接触N型层CCN的一部分形成于外延基板EP的主面， 另一部分连接于埋入护型层CN。
[0072] 埋入护型层CN中导入有N型杂质（例如Sn(錬）），在接触N型层CCN中导入有N型杂质 (例如P(憐））。埋入护型层CN构成双极晶体管TR的集电极层。
[0073] 在有源区域的侧方的外延基板EP的下表面，形成有作为P+型半导体层的埋入P+型 层SP。在埋入P+型层SP的正上方的外延基板EP的主面的一部分，存在未被元件分离区域化 覆盖的区域，从该区域的上表面起遍及埋入P+型层SP而形成有P型层化。在外延基板EP的主 面附近，P型层化由在横方向上并排的元件分离区域化夹着。
[0074] 埋入P+型层SPW及P型层化中导入有P型杂质（例如B(棚））。埋入P+型层SPW及P型 层PL是为了将在外延基板EP并排形成多个的半导体元件彼此分离而设置的元件分离层。
[00巧]在埋入护型层CN的正上方的外延基板EP的主面，并排形成有形成深度比元件分离 区域化浅的P-型层BPW及P+型层GP 型层BPW及P+型层GP是对外延基板EP的主面注入P型 杂质（例如B(棚））而形成的P型半导体层，与F型层BP相比，P+型层GP-方的杂质浓度高。F 型层BP被一对P+型层GP夹着，型层BP与该一对P+型层GP彼此相接触。r型层BPW及P+型层 GP各自的形成深度大致相同。F型层BP构成双极晶体管TR的基极层。P+型层GP是对作为基极 层的F型层BP供给电位的连接层。
[0076] 在P-型层BP的上表面的局部形成有护型层EN。护型层EN是导入有N型杂质（例如As (神））的半导体层，并构成双极晶体管TR的发射极层。N+型层EN的形成深度比F型层BP的形 成深度浅。在护型层EN的侧方的外延基板EP的主面形成有P-型层BP的一部分。
[0077] 外延基板EP的主面的大部分被绝缘膜IF3覆盖。绝缘膜IF3由氧化娃膜形成。绝缘 膜IF3在P型层化、接触N型层CCNW及护型层EN各自的正上方开口。在有源区域，在P-型层BP 的正上方形成有发射极电极抓。发射极电极抓直接与作为发射极层的N+型层EN的上表面相 接触，在护型层EN的侧方的F型层BP的正上方，依次隔着绝缘膜IF3W及绝缘膜IF4而形成有 发射极电极抓的一部分。也就是，在绝缘膜IF3上形成有绝缘膜IF4,在绝缘膜IF4之上形成 有发射极电极抓的一部分，在绝缘膜IF3 W及IF4上在N+型层EN的正上方具有开口部，在该 开口部内埋入有发射极电极邸的另一部分。
[0078] 另外，在上述有源区域的端部且在俯视图中不与埋入护型层CN重叠的区域，在绝 缘膜IF3上隔着绝缘膜IF4形成有防反转用板FP。与烙丝元件FE同样地，防反转用板FPW及 发射极电极ED分别具有N+型多晶娃膜和该多晶娃膜上的含金属膜的层叠构造。此外，图中 未示出构成该层叠构造的膜彼此的边界。另外，烙丝元件FE、防反转用板FPW及发射极电极 邸也可W分别仅由多晶娃膜构成。
[0079] W覆盖绝缘膜IF4、绝缘膜IF3、防反转用板FPW及发射极电极抓的方式，在外延基 板EP上形成层间绝缘膜IL1。在层间绝缘膜ILl上开出多个接触孔，在各个接触孔内埋入有 接触插塞CP。多个接触插塞CP分别贯通绝缘膜IF3而连接于P型层化的上表面、接触N型层 CCN的上表面或P+型层GP的上表面。另外，其他多个接触插塞CP连接于发射极电极邸的上表 面或防反转用板FP的上表面。
[0080] 在层间绝缘膜ILl上形成有多个布线Ml和覆盖多个布线Ml的层间绝缘膜IL2。多个 布线Ml分别连接于多个接触插塞CP的任一个的上表面。在贯通层间绝缘膜IL2的多个过孔 的各自的内部，形成有连接于布线Ml的上表面的连接器Vl。在层间绝缘膜IL2上，形成有经 由连接器Vl电连接于布线Ml的布线M2、覆盖层间绝缘膜IL2的上表面W及布线M2的覆盖绝 缘膜CV1、和覆盖覆盖绝缘膜CVl的上表面的覆盖绝缘膜CV2。另外，覆盖绝缘膜CV2的上表面 被纯化膜PI覆盖。
[0081] 在晶体管区域IB形成有NPN型双极晶体管TR，该NPN型双极晶体管TR具有作为发射 极层的N+型层EN、作为基极层的P-型层BP和作为集电极层的埋入护型层CN。形成于烙丝区域 IA的烙丝元件FE的一个端部，经由接触插塞CP、布线Ml、连接器Vl W及布线M2等而连接于双 极晶体管TR的发射极电极抓。另外，烙丝元件FE的另一端部经由接触插塞CP、布线Ml、连接 器Vl W及布线M2等而连接于作为双极晶体管TR的集电极层的F型层BP。
[0082] 烙丝元件FE串联连接于双极晶体管TR的发射极与集电极之间，所W只要烙丝元件 FE导通，双极晶体管TR的发射极与集电极就成为同一电位，所W双极晶体管TR不会变为导 通状态。也就是，在半导体器件的制造工序中，通过选择是否将烙丝元件FE切断，能够选择 是否使用双极晶体管TR。如果将烙丝元件FE切断则能够对双极晶体管TR的发射极和集电极 施加不同的电位，所W能够将双极晶体管TR在电路中作为开关元件或放大用的元件等使 用。
[0083] 在将烙丝元件FE切断时，对形成在图2的烙丝区域IA的烙丝元件FE的中央部(延伸 部）从上方照射激光。在本申请中，将通过激光照射将烙丝元件FE切断的作业称为激光修 整。激光修整工序中，从被层间绝缘膜ILUIL2覆盖的烙丝元件FE的上方进行激光照射，所 W烙丝元件FE的正上方的层间绝缘膜IL1、IL2也被去除。W下，使用图3W及图4,对进行激 光修整时的本实施方式的半导体器件的构造进行说明。图4中，放大地示出烙丝区域，为了 易于读图而省略了比层间绝缘膜IL2靠上的膜等的图示。
[0084] 图3中，并排设置在元件分离区域化上的多个烙丝元件阳中的1个烙丝元件通过激 光修整被切断。通过激光照射切断的部分，不是在X方向上延伸的烙丝元件FE的长度方向上 的端部，而是延伸部的中央部分。通过激光修整，焊丝元件FE的一部分被去除，在烙丝元件 FE的该一部分被去除后的区域，元件分离区域化的上表面从烙丝元件FEW及绝缘膜TC露 出。
[0085] 在此，形成在烙丝元件FE之下的绝缘膜TC也被去除了一部分，在绝缘膜TC的该一 部分被去除后的区域与残留有绝缘膜TC的区域的边界附近，绝缘膜TC的端部从烙丝元件FE 露出。也就是，在俯视图中，绝缘膜TC的端部相对于烙丝元件FE不重叠，在比烙丝元件FE接 近激光照射部的区域终止。若换言之，则由激光修整造成的绝缘膜TC的后退量比由激光修 整造成的烙丝元件FE的后退量小。
[0086] 如图4所示，在进行了激光修整的区域，不仅烙丝元件FE,烙丝元件FE之下的绝缘 膜TC、烙丝元件FE之上的层间绝缘膜ILl W及IL2的各自的一部分都被去除了，由此，形成贯 通包括绝缘膜TC、烙丝元件FE、层间绝缘膜ILl W及IL2在内的层叠膜的开口部0P2。在开口 部0P2的底部，元件分离区域化的上表面露出。通过开口部0P2,烙丝元件FE被切断(断裂）。
[0087] 在开口部0P2内的侧壁露出的层间绝缘膜ILl、IL2 W及绝缘膜TC的侧壁，与烙丝元 件FE相比带有斜度。通过激光修整切断后的烙丝元件FE的截面、也就是烙丝元件FE的侧壁， 相对于外延基板EP的主面具有近乎垂直角度的角度。相对于此，在开口部OP露出的层间绝 缘膜ILUIL2W及绝缘膜TC的侧壁，相对于外延基板EP的主面具有低于90°的角度。
[008引旨P，在开口部0P2,层间绝缘膜IL1JL2W及绝缘膜TC各自的开口宽度随着从下方 朝向上方而变宽。因此，在开口部0P2，与烙丝元件FE的端部相比，绝缘膜TC的端部在烙丝元 件FEW及绝缘膜TC被去除后的区域、也就是接近激光照射部的中屯、的位置终止。若换言之， 则与形成在开口部0P2的侧壁的烙丝元件FE的端部相比，形成在开口部0P2的侧壁的绝缘膜 TC的端部，在接近俯视图中的开口部0P2的中屯、的位置终止。
[0089] 激光修整工序中，通过隔着层间绝缘膜ILUIL2对烙丝元件FE照射激光，由此烙丝 元件FE吸收热，烙丝元件FE的一部分气化而被排气。通过运样去除烙丝元件FE的一部分，由 此烙丝元件FE高电阻化，成为电绝缘的状态。运样一来，烙丝元件FE被切断。在烙丝元件FE 气化而被排气时，烙丝元件FE上的层间绝缘膜ILUIL2也被去除一部分而开口。
[0090] 在此，绝缘膜TC是导热率比构成元件分离区域化或绝缘膜IF3等的氧化娃膜高的 膜。由此，激光修整工序中，在激光照射时热传递至绝缘膜TC,所W绝缘膜TC也气化。
[0091] W下，利用图23、图24所示的比较例的半导体器件对本实施方式的半导体器件的 效果进行说明。图23是比较例的半导体器件的剖视图，是含未进行激光修整的烙丝元件的 剖视图。图24是比较例的半导体器件的剖视图，是含进行激光修整后的烙丝元件的剖视图。 此外，图23W及图24中未示出双极晶体管。图23W及图24中，放大地示出烙丝区域，为了易 于读图，所W省略比层间绝缘膜IL2靠上的膜等的图示。
[0092] 如图23W及图24所示，比较例的烙丝元件Ffe及其附近的构造，具有与利用图1~ 图4说明的本实施方式的烙丝元件大致相同的构造。但是，比较例的半导体器件中，烙丝元 件FEa与元件分离区域化的上表面相接触地形成，在烙丝元件FEa与元件分离区域化之间未 形成绝缘膜TC(参照图2~图4)，运一点不同于本实施方式。若换言之，则在比较例中，在烙 丝元件FEa与元件分离区域化之间未形成导热率比氧化娃膜高的绝缘膜。
[0093] 在对运样的比较例的烙丝元件阳a进行激光修整后的情况下，要考虑烙丝元件FEa 的一部分作为残渣而残留、或暂时气化后的烙丝元件FEa的一部分附着于元件分离区域化 的上表面而层叠的情况。运些情况下，在烙丝元件阳a被去除了的区域且在元件分离区域化 的上表面上，形成具有导电性的残留物RE。
[0094] 运起因于:激光修整工序中，难W实现W使得残留物RE不残留的方式将烙丝元件 阳a去除，而且，难W防止元件分离区域化破损而成为异常形状。也就是，难W提高激光照射 的精度，另外，难W提高烙丝元件阳a上且在开口部OPl之下的层间绝缘膜ILUIL2的膜厚的 精度。
[0095] 因此，例如在激光的输出过小、或烙丝元件阳a上的层间绝缘膜IL 1、IL2的膜厚大 等情况下，要考虑烙丝元件FEa未充分气化，而且气化后的烙丝元件FEa的一部分遇冷而附 着于元件分离区域化的上表面的情况。在此，若具有导电性的残留物RE附着于通过激光照 射而断裂后的烙丝元件Ffe两侧的接触部之间，则残留物RE恐会成为烙丝元件阳a两侧的接 触部彼此之间的漏电路径。也就是，本应通过激光修整而切断的烙丝元件阳a由残留物RE接 通，由此，产生半导体器件变得不再正常工作的问题。
[0096] 另外，在激光的输出过大的情况下，烙丝元件FEa确实地被去除，而元件分离区域 化的表面由于激光照射而被破坏成为异常形状，产品的成品率恐会降低。
[0097] 另外，作为防止烙丝元件阳a通过残留物RE而漏电的方法，可W考虑增大烙丝元件 FEa的延伸长度，并扩宽照射激光的范围（光斑尺寸）。该情况下，一般认为，即使残留物RE附 着于构成通过激光照射被断开后的烙丝元件FEa的导电膜彼此之前，也能够使形成漏电路 径的可能性减低，或者提高由残留物RE产生的漏电路径的电阻值。
[0098] 但是，难W扩宽一次进行的激光照射中的激光的照射范围。另外，如错开激光的照 射位置而进行多次激光照射，则在激光的照射范围重叠的位置由于过度的激光照射，元件 分离区域化恐会被破坏。另外，在激光的照射范围不重叠的情况下，在多个激光照射区域彼 此之间，烙丝元件FE的一部分残留在未被激光照射的区域，运成为漏电的原因。为了防止运 些问题的发生，要对相邻的区域高精度地错开照射位置而进行多次激光照射，运也难W实 现。
[0099] 相对于此，本实施方式的半导体器件中，如图2所示，在烙丝元件FE与元件分离区 域化之前设置有由导热率高的材料形成的绝缘膜TC。设置在烙丝元件FE之下的绝缘膜TC, 在激光修整工序中与烙丝元件FE-并被去除。
[0100] 由此，由烙丝元件FE的残渣等构成的具有导电性的残留物RE(参照图24)不易附着 于将烙丝元件FE去除后的区域之下的元件分离区域化的上表面，所W能够防止进行激光修 整后的烙丝电阻值因残留物RE而下降因而引发漏电的情况。
[0101] 运是因为：在烙丝元件FE由于激光照射而过热时，烙丝元件的热传递到导热率高 的绝缘膜TC,由此烙丝元件FEW及绝缘膜TC气化。由此，通过绝缘膜TC的气化压力，从烙丝 元件FE的下侧促进烙丝元件FE的气化(挥发），能够更确实地将烙丝元件FE去除。另外，绝缘 膜TC由绝缘体构成，所W即使绝缘膜TC的一部分未完全气化而作为残留物附着并残留于元 件分离区域化的上表面，也不会成为烙丝元件FE的漏电的原因。由此，能够使半导体器件的 可靠性提高。
[0102] 另外，绝缘膜TC和元件分离区域化是相对于构成元件分离区域化的氧化娃膜的密 合性低于多晶娃膜相对于氧化娃膜的密合性的膜，所W在激光照射时绝缘膜TC易于从元件 分离区域化的方面剥离并去除。因此，在将烙丝元件FEW及绝缘膜TC去除的激光修整工序 中，将基底的元件分离区域化的表面的一部分与绝缘膜TC一起剥离，能够防止元件分离区 域化成为异常形状。由此，能够使半导体器件的可靠性提高。
[0103] 另外，图24中，通过激光照射而断裂后的烙丝元件阳a之间的漏电路径仅是元件分 离区域化的上表面，比较短。相对于此，本实施方式中，如图4所示设置有绝缘膜TC且绝缘膜 TC的一部分通过激光修整被去除。在此，设置有绝缘膜TC,所W在通过激光照射而断裂后的 烙丝元件FE之间漏电流能够流动的路径，与比较例相比变长。
[0104] 也就是，从开口部0P2处的烙丝元件FE的一方的终端部起沿绝缘膜TC的带斜度的 侧壁W及元件分离区域化的上表面到达另一方的烙丝元件FE的终端部为止的路径的长度， 比在图24所示的比较例中从烙丝元件阳a的一方的终端部起仅沿元件分离区域化的上表面 到达另一方的烙丝元件FEa的终端部为止的路径的长度长。
[0105] 由此，即使残留物RE附着于通过本实施方式的激光修整而断裂后的烙丝元件FE之 间（参照图24)，因为供漏电流流动的路径变长，所W能够防止由残留物RE产生的短路等、并 防止漏电的发生。另外，能够使漏电路径延伸，所W能够防止进行激光修整后的烙丝的电阻 值由于漏电而降低的情况。由此，能够防止连接于该烙丝元件FE的电路不再正常工作。因 此，能够使半导体器件的可靠性提高。
[0106] <关于半导体器件的制造方法>
[0107] 参照图5~图13对本实施方式的半导体器件的制造方法进行说明。
[0108] 图5~图13是本实施方式的半导体器件的制造工序中的剖视图。图5~图13中，在 各图的左侧示出烙丝区域1A，在右侧示出晶体管区域1B。示出在烙丝区域IA形成有烙丝元 件而在晶体管区域IB形成有双极晶体管的样子。
[0109] 首先，如图5所示，准备含B(棚)的P型半导体基板SB。之后，在晶体管区域IB的半导 体基板SB的上表面的一部分对作为N型杂质的Sb(錬)进行离子注入，在晶体管区域IB的半 导体基板SB的上表面的另一部分对作为P型杂质的B(棚)进行离子注入，之后，对半导体基 板SB进行热处理。接下来，在半导体基板SB上利用外延生成法形成外延基板EP。
[0110] 外延基板EP由主要含P(憐)且比较而言杂质浓度低的r型半导体构成。但是，在晶 体管区域IB的外延基板EP的下表面，在对B(棚)进行离子注入后的半导体基板SB的上表面 的正上方，形成有含B(棚）的埋入P+型层SP。另外，在晶体管区域IB的外延基板EP的下表面， 在对Sb(錬)进行离子注入后的半导体基板SB的上表面的正上方，形成有含Sb(錬）的埋入护 型层CN。
[0111] 接着，如图6所示，在埋入P+型层SP的正上方的外延基板EP内，形成具有元件间的 分离作用的P型层化。P型层化能够通过针对外延基板EP的主面的B(棚）的离子注入W及热 注入而形成。之后，通过针对外延基板EP的主面的N型杂质（例如P(憐））的离子注入W及热 注入，由此在外延基板EP内形成接触N型层CCN。接触N型层CCNW及P型层化哪一个先形成都 可W。
[0112] P型层化在埋入P+型层SP的正上方从埋入P+型层SP的上端起遍及外延基板EP的主 面而形成。接触N型层CCN在埋入护型层CN的端部的正上方从埋入护型层CN的上端起遍及外 延基板EP的主面而形成。接触N型层CCN是用于从外延基板EP的主面侧对埋入N+型层CN供给 电位的接触层。
[0113] 接下来，如图7所示，在外延基板EP的主面上利用热氧化法等形成了由氧化娃膜构 成的绝缘膜IFl后，在绝缘膜IFl上利用例如CVD(化emical Vapor D巧osition，化学气相沉 积)法形成由氮化娃膜等构成的绝缘膜IF2。之后，利用光刻蚀技术W及蚀刻法对由绝缘膜 IF2、IFl构成的层叠膜进行构图。
[0114] 该层叠膜在烙丝区域IA在形成烙丝元件的图案之处被全部去除。另外，该层叠膜 在晶体管区域IB覆盖埋入护型层CN的正上方及其附近区域的外延基板EP的主面，进一步， 在从该区域分离开的区域覆盖P型层化的上表面。覆盖埋入N+型层CN的正上方及其附近区 域与P型层化的上表面之间的外延基板EP的主面的上述层叠膜被去除。
[0115] 接着，通过W上述层叠膜为掩膜进行干式蚀刻，由此对外延基板EP的主面进行深 蚀刻（etch back),从而形成多个槽。在图中所示的烙丝区域1A，外延基板EP的主面整个面 后退。
[0116] 接下来，如图8所示，进行氧化处理，在上述多个槽内形成由氧化娃膜构成的元件 分离区域化。由此，上述多个槽内被元件分离区域化填埋。之后，将绝缘膜IF2去除。在晶体 管区域IB被相邻的元件分离区域化夹着的活性区域与P型层化的上表面，被绝缘膜IFl覆 主 rm O
[0117] 接下来，如图9所示，通过利用光刻蚀技术W及离子注入法，对晶体管区域IB的埋 入护型层CN的正上方的外延基板EP的主面导入P型杂质（例如B(棚）），由此形成P-型层BP。接 着，利用光刻蚀技术W及离子注入法，对晶体管区域IB的埋入N+型层CN的正上方的外延基 板EP的主面导入P型杂质（例如B(棚）），由此形成在横方向上夹着F型层BP的一对P+型层GP。 [0 11引P+型层GP与P-型层BP相接触，与P-型层BP相比P+型层GP-方的杂质浓度高。此时， 在烙丝区域IA不形成P型半导体层。F型层BPW及P+型层GP的形成深度比元件分离区域化 浅。
[0119] 接着，如图10所示，在外延基板EP的主面上形成由氧化娃膜构成的绝缘膜IF3。绝 缘膜IF3形成在活性区域上，几乎不形成在元件分离区域RL上。之后，利用例如CV的去在外延 基板EP的主面上形成绝缘膜IF4。绝缘膜IF4的膜厚为例如50 ~ 4000 A。在此，按1500 A 的膜厚来形成绝缘膜IF4。在烙丝区域1A，W覆盖元件分离区域RL的上表面的方式形成绝缘 膜IF4。在晶体管区域1B，W覆盖元件分离区域化W及绝缘膜IF3的上表面的方式形成绝缘 膜 IF4。
[0120] 绝缘膜IF4由氮化娃膜或碳化娃膜构成。构成绝缘膜IF4的氮化娃膜或碳化娃膜均 是导热率比构成元件分离区域化W及绝缘膜IF3的氧化娃膜的导热率高的膜。具体而言，氧 化娃的导热率是1.38(W/m ? K)，氮化娃的导热率是20~28(W/m ? K)，碳化娃的导热率是150 ~170(W/m ? K)。
[0121] 另外，构成绝缘膜IF4的氮化娃膜或碳化娃膜均是相对于构成元件分离区域化W 及绝缘膜IF3的氧化娃膜的密合性比较低的膜。具体而言，与烙断元件(多晶娃膜)相对于氧 化娃膜的密合性相比，绝缘膜IF4相对于氧化娃膜的密合性较低。
[0122] -般认为，密合的物质彼此的热膨胀系数或线膨胀率之差越大，物质间的密合性 越低。在此，氧化娃(Si〇2)的热膨胀系数是0.51~0.58( X I(T6A)，相对于此，娃(Si)的热膨 胀系数是2.4( X I(T6A),氮化娃(SiN)的热膨胀系数是3~3.5( X I(T6A),碳化娃(SiC)的 热膨胀系数是4~4.5( X I(T^K))。由此，与Si膜相比，SiN膜或SiC膜一方相对于Si化膜的表 面的密合性低，容易从Si化膜的表面剥离。
[0123] 接下来，如图11所述，通过利用光刻蚀技术W及干式蚀刻将晶体管区域IB的绝缘 膜IF4的一部分去除，之后将绝缘膜IF4作为掩膜而进行湿式蚀刻，由此将绝缘膜IF3的一部 分去除。由此，使F型层BP的上表面的一部分露出。
[0124] 接着，在外延基板EP的主面上利用例如CVD法形成多晶娃膜PS。之后，通过利用离 子注入法对成膜后的多晶娃膜PSW比较高的浓度导入N型杂质（例如As(神），由此多晶娃膜 PS成为N+型半导体膜。在此，对杂质的注入量进行调整，使得多晶娃膜PS的薄膜电阻PS成为 1~50000/单位面积。另外，在此，按200 ~ 5000 A的膜厚形成多晶娃膜PS。在晶体管区 域IB，多晶娃膜PS与露出的F型层BP的上表面相接触。
[0125] 之后，通过进行热处理，使多晶娃膜PS内的N型杂质在F型层8P的上表面扩散。由 此，在P-型层BP内形成含N型杂质（例如As(神））的护型层EN。护型层EN的形成深度比P-型层 BP的形成深度浅。护型层EN的上表面与多晶娃膜PS相接触。
[0126] 接着，如图12所示，利用光刻蚀技术W及干式蚀刻方来加工多晶娃膜PSW及绝缘 膜IF4。由此，绝缘膜IF3W及元件分离区域化的各自的上表面露出。通过该加工，在烙丝区 域IA形成由多晶娃膜PS构成的烙丝元件FE。烙丝元件FE具有在俯视图中沿1个方向延伸的 图案，在该图案的长度方向上的两端部形成有宽度比该方向上的中央的延伸部宽的接触部 的图案。烙丝元件FE的平面布局是如图1所示那样的。在此，烙丝元件FE之下的绝缘膜IF4被 加工成与烙丝元件FE同样的图案，由此，形成由绝缘膜IF2构成的绝缘膜TC(参照图12)。
[0127] 通过上述工序，在晶体管区域IB中，活性区域W外的多晶娃膜PSW及绝缘膜IF4被 去除。另外，在活性区域内，活性区域的端部的区域W及F型层BP的正上方的区域W外的区 域的多晶娃膜PSW及绝缘膜IF4被去除。在活性区域的端部，在外延基板EP上依次隔着绝缘 膜IF3、IF4而形成由多晶娃膜PS构成的防反转用板FP。
[012引另外，在P-型层BP的正上方形成由多晶娃膜PS构成的发射极电极抓。在护型层EN的 正上方区域的侧方，在外延基板EP的主面上依次隔着绝缘膜IF3、IF4而形成发射极电极抓 的一部分。在护型层EN的正上方，未形成绝缘膜IF3JF4,而形成有与外延基板EP的主面相 接触的发射极电极ED的一部分。
[0129] 通过利用图12说明了的工序，在晶体管区域IB形成纵型的双极晶体管TR。也就是， 双极晶体管TR是具有作为发射极层的护型层EN、作为基极层的F型层BP和作为集电极层的 埋入护型层CN的NPN型晶体管。
[0130] 接着，如图13所示，通过利用例如CVD法在外延基板EP的主面上形成层间绝缘膜 IL1，由此覆盖绝缘膜TC、IF4、烙丝元件FE、发射极电极抓W及防反转用板FP等。之后，在形 成了多个贯通层间绝缘膜ILl的接触孔后，由主要由W(鹤)形成的接触插塞CP将运些接触孔 的各个孔的内侧填埋。
[0131] 在烙丝区域1A，接触插塞CP连接于烙丝元件FE两端的各自的上表面。在晶体管区 域1B，多个接触插塞CP分别贯通绝缘膜IF4而连接于P型层化的上表面、接触N型层CCN的上 表面或P+型层GP的上表面。另外，另外的多个接触插塞CP连接于发射极电极抓的上表面或 防反转用板FP的上表面。
[0132] 接下来，通过在利用例如瓣射法在层间绝缘膜ILl W及接触插塞CP各自上形成金 属膜之后，对该金属膜进行构图，由此形成由该金属膜构成的布线Ml。布线Ml例如由Al (侣） 膜构成，连接于烙丝区域IAW及晶体管区域IB的多个接触插塞CP的各个接触插塞。层间绝 缘膜ILl例如由氧化娃膜构成。
[0133] 接下来，由通过例如CVD法形成的层间绝缘膜IL2覆盖层间绝缘膜ILl W及布线Ml 的各个。层间绝缘膜IL2由例如氧化娃膜构成。之后，在形成了多个贯通层间绝缘膜IL2的过 孔后，由主要由W(鹤)形成的连接器Vl填埋运些过孔的各个过孔的内侧。多个过孔Vl的各个 过孔连接于布线Ml的上表面。
[0134] 接下来，在层间绝缘膜IL2上与布线Ml同样地形成布线M2。布线M2的膜厚比布线Ml 的膜厚大。多个布线M2的各个连接于连接器Vl的上表面。
[0135] 接下来，在层间绝缘膜IL2上，W覆盖布线M2的方式，利用例如CV的去依次形成覆盖 绝缘膜CVl、CV2。覆盖绝缘膜CVl例如由氧化娃膜构成，覆盖绝缘膜CV2例如由SiON(氮氧化 娃)膜构成。
[0136] 接下来，在比对烙丝元件FE进行激光照射时的激光照射部广的范围，通过将该激 光照射部、其附近的覆盖绝缘膜CV2、CV1、W及层间绝缘膜IL2的一部分去除，由此形成开口 部0P1。形成开口部OPl的上述去除工序，例如利用光刻蚀技术W及干式蚀刻法来进行。开口 部OPl，形成于在俯视图中重叠于烙丝元件FE的延伸部也就是激光照射部的位置。从开口部 OPi的底面到烙丝元件阳的上表面为止的距离例如是:500 ~ 8000A。
[0137] 接下来，通过利用光刻蚀技术W及干式蚀刻法在未图示区域将覆盖绝缘膜CV2、 CVl去除，由此使成为焊盘的布线M2露出。接下来，在覆盖绝缘膜CV2上形成由纯化膜PI (其 由含聚酷亚胺形成)构成的图案。通过W上步骤，形成本实施方式的半导体器件。
[0138] 本实施方式的烙丝元件FE,在进行电路特性的调整或不良电路的排除等的情况 下，根据需要被激光切断。在利用激光照射将烙丝元件FE切断的工序即激光修整工序中，按 W下运样的条件进行激光照射。即，用于将烙丝元件FE切断所进行的激光照射的条件，例如 将照射能量设为0.1~0.化J、将脉冲宽度设为10~30ns、将光斑尺寸设为10~40WI1。
[0139] 本实施方式的半导体器件的制造方法中，如图13所示，在烙丝元件FE与元件分离 区域化之间设置有由导热率高的材料形成的绝缘膜TC。在进行激光修整工序的情况下，设 置在烙丝元件FE之下的绝缘膜TC，与烙丝元件FE-起被去除。由此，如图3所示形成开口部 0P2,烙丝元件FE被切断。W下，利用比较例（参照图23W及图24)对本实施方式的半导体器 件的制造方法的效果进行说明。
[0140] 在比较例的半导体器件中，由于如利用图23W及图24说明了的那样，W与元件分 离区域化的上表面相接触的方式形成烙丝元件FEa,由此产生残留物RE附着于烙丝切断部 的问题。也就是，残留物RE成为漏电路径，由此W切断为目的而进行激光修整后的烙丝元件 FEa导通，由此，产生半导体器件的可靠性降低的问题。
[0141] 但是，从防止在进行激光修整后的烙丝元件FEa中发生漏电的观点、W及防止元件 分离区域化的表面由于激光照射而成为异常形状的观点出发，对激光修整要求高精度。相 对于此，在激光修整工序中难W提高激光照射的精度，而且，难W提高烙丝元件FEa上且开 口部OPl之下的层间绝缘膜ILUIL2的膜厚的精度。也就是，难W W不残留残留物RE的方式 将烙丝元件FEa去除、而且难W防止元件分离区域化被破坏而成为异常形状。因此，产品的 合格率减低，因而有半导体器件的成品率降低、制造成本增加的问题。
[0142] 相对于此，在本实施方式中，通过在图13所示的烙丝区域IA的元件分离区域化上 形成导热率高且相对于氧化娃膜的密合性低的绝缘膜TC,由此，能够得到与利用图1、图4、 图23W及图24说明的效果同样的效果。另外，能够防止漏电的发生W及激光照射部的元件 分离区域的异常形状的产生，所W能够提高产品的合格率。由此，能够提高半导体器件的制 造工序中的成品率，能够降低半导体器件的制造成本。
[0143] 因此，即使不提高激光修整工序中的激光照射的精度、或、图13所示的烙丝元件FE 上且开口部OPl之下的层间绝缘膜ILl~IL2的膜厚的精度等，也能够防止切断后的烙丝元 件FE漏电。也就是，可W对激光照射的精度W及烙丝元件FE上的绝缘膜的膜厚的精度设置 余裕，所W半导体器件的制造工序变得容易，由此能够降低半导体器件的制造成本。
[0144] 另外，本实施方式中，如图13所示，能够通过与作为双极晶体管TR的一部分的绝缘 膜IF3同层的膜来形成绝缘膜TC。另外，能够通过与作为双极晶体管TR的一部分的发射极电 极抓W及防反转用板FP同层的膜来形成烙丝元件FE。因此，能够通过共用的工序来形成双 极晶体管TR和烙丝元件FE的各个元件的构造的一部分。因此，在将双极晶体管TR和烙丝元 件FE混合载置于同一半导体忍片上的情况下，能够使制造工序简易化。
[0145] (实施方式2)
[0146] W下，利用图14~图20对通过在烙丝元件之下形成导热性高的膜、进一步在烙丝 元件的正下方的元件分离区域的上表面形成凹部从而防止漏电流的产生的情况进行说明。 本实施方式，在进行激光修整后的烙丝元件的切断部，通过延长漏电流能够流动的漏电路 径，从而防止漏电流的产生。图14~图18是对本实施方式的半导体器件的制造方法进行说 明的剖视图。图14~图18中，与图5~图13同样地示出烙丝区域IAW及晶体管区域18。图19 是表示本实施方式的半导体器件的俯视图。图20是进行激光修整后的情况下图19的C-C线 上的剖视图。
[0147] 首先，如图14所示，通过进行与利用图5~图9说明的工序同样的工序，而在由半导 体基板SBW及外延基板EP构成的基板上形成元件分离区域化，并在该基板内形成各种半导 体层。
[0148] 接下来，利用光刻蚀技术、干式蚀刻法或湿式蚀刻法，在烙丝区域IA的元件分离区 域化的上表面形成作为凹部的槽D1。槽Dl是不贯通元件分离区域化而使元件分离区域化的 上表面的一部后退直至元件分离区域化的中途深度为止而形成的台阶部。一般认为，槽Dl 的侧壁沿相对于外延基板EP的主面垂直的方向形成。
[0149] 但是，在利用湿式蚀刻法形成了槽Dl的情况下，一般认为，槽Dl的侧壁相对于外延 基板EP的主面带有斜度。也就是，一般认为，随着从槽Dl底部朝向上方，槽Dl的开口宽度变 宽。图中，示出槽Dl的侧壁相对于外延基板EP的主面垂直地形成的构造。槽Dl形成于在激光 修整工序中将照射激光的区域。例如，槽Dl形成在烙丝元件FE的延伸方向上的中屯、部的正 下方。该情况下，烙丝元件FE的延伸方向上的中屯、部是激光的照射点的中屯、部。
[0150] 接着，如图15所示，通过进行与利用图10说明的工序同样的工序，由此在元件分离 区域化上形成绝缘膜IF3。绝缘膜IF3的上表面，优选是在烙丝区域IA的元件分离区域化上 包含槽Dl的正上方的区域而成为平坦的，但是也可W如图15所示，绝缘膜IF3的膜厚比较 薄，绝缘膜IF3沿槽Dl的侧壁形成，并在槽Dl的正上方的绝缘膜IF3的上表面形成有槽。
[0151] 接着，如图16所示，通过进行与利用图11说明的工序同样的工序，由此在绝缘膜 IF3上形成多晶娃膜PS。
[0152] 接着，如图17所示，通过进行与利用图12说明的工序同样的工序，由此形成由双极 晶体管TR和多晶娃膜PS构成的烙丝元件FE。烙丝元件FE的上表面，优选是包含槽Dl的正上 方的区域而成为平坦的，但是也可W如图17所示，在槽Dl的正上方的烙丝元件FE的上表面 形成有槽。
[0153] 接着，如图18所示，通过进行与利用图13说明的工序同样的工序，形成覆盖烙丝元 件FEW及双极晶体管TR的层间绝缘膜ILUIL2W及其他布线等，从而形成本实施方式的半 导体器件。在此，图19示出本实施方式的半导体器件的俯视图。与图1同样，图19中示出多个 烙丝元件FE,省略了运些烙丝元件FE上的层间绝缘膜W及布线等的图示。
[0154] 图19中，通过虚线的图案D2示出槽DU参照图18)的轮廓的一例。另外，图19中，通 过双点划线的图案D3示出槽DU参照图18)的轮廓的另一例。如图中通过虚线所示，槽的图 案D2也可W与在Y方向上并排的烙丝元件FE的各个相对应而形成。也就是，各烙丝元件FE的 正下方的槽的图案D2彼此相互分离。相对于此，也可W如图2中通过双点划线所示，在Y方向 上并排的烙丝元件FE分别共有在Y方向上延伸的1个槽的图案D3。也就是，1个槽的图案D3也 可W在俯视图中重叠于多个烙丝元件FE。
[01W]接着，利用图20对激光修整工序中照射激光后的烙丝元件FE的构造进行说明。激 光的照射条件与上述实施方式1同样。在激光照射后，如利用图4说明的那样，形成有开口部 0P2。在此，在形成于槽Dl内的绝缘膜TC被去除且槽Dl的内侧的表面露出运一点上，不同于 图4。
[0156] 本实施方式中，能够得到与上述所述实施方式1同样的效果。另外，能够得到W下 说明的效果。
[0157] 本实施方式中，在通过激光照射将烙丝元件FEW及绝缘膜TC去除的区域、也就是 开口部0P2的底部，在元件分离区域化的上表面形成有槽Dl。即，在开口部0P2的底面，槽Dl 的侧壁W及底面露出。如利用比较例（参照图24)说明的那样，有时切断后的烙丝元件FE之 间的元件分离区域化的上表面成为漏电流的路径。相对于此，本实施方式中，通过形成槽 Dl，能够延长该漏电流的路径。也就是，通过形成槽Dl，因而，作为该漏电流的路径，相对于 槽Dl的侧方的元件分离区域化的上表面和槽Dl的底面追加槽Dl的内侧的侧壁。
[0158] 因此，假设具有导电性的残留物RE(参照图24)附着于将烙丝元件FE去除后的区域 的元件分离区域化的上表面，因为用于供漏电流流动的路径比比较例长，所W能够防止由 残留物RE造成的短路等能够防止漏电的发生。另外，能够使漏电路径延伸，所W能够防止进 行激光修整后的烙丝的电阻值由于漏电而降低。由此，能够防止连接于该烙丝元件FE的电 路不再正常工作。因此，能够使半导体器件的可靠性提高。
[0159] 另外，上述具有导电性的残留物RE,相对于通过激光照射将烙丝元件FEW及绝缘 膜TC去除后的元件分离区域化的上表面，垂直地下降而沉积。因此，槽Dl的侧壁，优选是相 对于外延基板EP的主面垂直。运是因为:在槽Dl的侧壁垂直地形成的情况下，相对于元件分 离区域化的上表面垂直地下降而沉积的残留物RE不易附着于该侧壁。由此，如果槽Dl的侧 壁垂直地形成，则能够有效地防止漏电路径的形成。为了垂直地形成槽Dl的侧壁，在利用图 14说明了的工序中形成槽Dl时，优选是使用干式蚀刻也就是各向异性蚀刻。
[0160] <关于变形例〉
[0161] W下，利用图21W及图22对本实施方式的半导体器件的变形例进行说明。图21W 及图22是本实施方式的半导体器件的变形例的剖视图。图21中放大地示出未进行激光修整 的烙丝元件FE,图22中放大地示出进行了激光修整后的烙丝元件FE。图21W及图22中，为了 易于读图，省略了比层间绝缘膜IL2靠上的膜等的图示。本变形例与图18~图20所示构造的 差异是如图21W及图22所示槽Dl的侧壁为屋檐状运一点。
[0162] 目P，如图21W及图22所示，槽Dl的侧壁相对于外延基板EP的主面具有带倒锥形的 角度。也就是，随着从槽Dl的底部朝向上方，槽Dl的开口宽度变小。即，槽Dl的侧壁具有外伸 (overhang)形状。
[0163] 如上述那样，具有导电性的残留物RE(参照图24)，相对于通过激光照射将烙丝元 件FEW及绝缘膜TC去除后的元件分离区域化的上表面，垂直地下降而沉积。因此，与如图20 所示，槽Dl的侧壁垂直地形成的情况相比较，如果槽Dl的侧壁具有屋檐状的形状，则能够更 为有效地防止残留物RE相对于槽Dl的侧壁的附着。由此，能够更为有效地防止漏电路径的 形成。
[0164] 为了如本实施方式那样、将槽Dl的侧壁形成为屋檐状，在利用图14说明的工序中 形成槽Dl时，优选是使用干式蚀刻也就是各向异性蚀刻。
[0165] W上，对于由本
【发明人】完成的发明基于其实施方式具体地进行了说明，但是当然， 本发明不限定于上述实施方式，可W在不脱离其主旨的范围内进行各种变更。
[0166] 附图标记的说明
[0167] IA 烙丝区域
[016引 IB 晶体管区域
[0169] CP 接触插塞
[0170] CVUCV2覆盖绝缘膜
[0171] EP 外延基板
[0172] FE 烙丝元件
[0173] IF3、IF4 绝缘膜
[0174] ILUIL2层间绝缘膜
[0175] Ml .M2 布线
[0176] OP 开口部
[0177] PI 纯化膜
[017引 RL 元件分离区域
[0179] SB 半导体基板
[0180] TC 绝缘膜
[0181] TR 双极晶体管
【主权项】
1. 一种半导体器件，其中，具有： 半导体基板； 所述半导体基板上的第一绝缘膜； 形成在所述第一绝缘膜上的第二绝缘膜;和 形成在所述第二绝缘膜上且含硅的导电膜； 所述导电膜构成熔丝， 所述第二绝缘膜的导热率比所述第一绝缘膜的导热率高。2. 根据权利要求1所述的半导体器件，其中， 所述第二绝缘膜相对于所述第一绝缘膜的密合性比硅膜相对于所述第一绝缘膜的密 合性低。3. 根据权利要求1所述的半导体器件，其中， 在所述导电膜的正下方的所述第一绝缘膜的上表面形成有槽， 所述第二绝缘膜的一部分埋入所述槽内。4. 根据权利要求3所述的半导体器件，其中， 所述槽的侧壁相对于所述半导体基板的主面垂直地形成。5. 根据权利要求3所述的半导体器件，其中， 所述槽的侧壁形成为屋檐状。6. 根据权利要求1所述的半导体器件，其中， 在所述导电膜上形成有第三绝缘膜， 由所述第二绝缘膜、所述导电膜以及所述第三绝缘膜构成的层叠膜具有开口部， 通过所述开口部，所述熔丝被切断， 所述第一绝缘膜的上表面在所述开口部的底面露出。7. 根据权利要求6所述的半导体器件，其中， 在所述第一绝缘膜的上表面形成的槽的侧壁在所述开口部的所述底面露出。8. 根据权利要求6所述的半导体器件，其中， 在所述开口部内的侧壁，所述第二绝缘膜与所述导电膜相比，在俯视图中接近所述开 口部的中央的位置终止。9. 根据权利要求1所述的半导体器件，其中， 所述第一绝缘膜含氧化硅， 所述第二绝缘膜含氮化硅或碳化硅。10. 根据权利要求1所述的半导体器件，其中， 具有多个隔着所述第二绝缘膜形成在所述第一绝缘膜上的所述熔丝， 多个所述熔丝中的一部分所述熔丝被切断。11. 一种半导体器件的制造方法，其中，具有： (a) 准备半导体基板的工序； (b) 在所述半导体基板上形成第一绝缘膜的工序； (c) 在所述第一绝缘膜上形成第二绝缘膜的工序;和 (d) 在所述第二绝缘膜上形成含硅的导电膜的工序， 所述导电膜构成熔丝， 所述第二绝缘膜的导热率比所述第一绝缘膜的导热率高。12. 根据权利要求11所述的半导体器件的制造方法，其中， 所述第二绝缘膜相对于所述第一绝缘膜的密合性比硅膜相对于所述第一绝缘膜的密 合性低。13. 根据权利要求11所述的半导体器件的制造方法，其中， 还包括(bl):在所述(c)工序前，在所述第一绝缘膜的上表面形成槽的工序， 所述(c)工序中，将所述第二绝缘膜的一部分埋入所述槽内。14. 根据权利要求13所述的半导体器件的制造方法，其中， 所述(b 1)工序中，通过各向异性蚀刻来形成所述槽。15. 根据权利要求11所述的半导体器件的制造方法，其中，还包括： (e) 在所述导电膜上形成第三绝缘膜的工序;和 (f) 通过对所述导电膜进行激光照射，由此形成贯通由所述第二绝缘膜、所述导电膜以 及所述第三绝缘膜构成的层叠膜的开口部，从而将所述熔丝切断的工序， 所述第一绝缘膜的上表面在所述开口部的底面露出。
【文档编号】H01L21/82GK105830209SQ201480030385
【公开日】2016年8月3日
【申请日】2014年11月27日
【发明人】儿玉荣介
【申请人】瑞萨电子株式会社