专利名称：Bicmos集成工艺中寄生管阱区的制造方法
技术领域：
本发明涉及一种半导体的制造工艺方法，尤其涉及一种BICMOS集成工艺中寄生管阱区的制造方法。
背景技术：
为了方便电路设计，在一般的NPN型HBT异质结三极管工艺版图中，一般会附带的放入一些寄生的PNP管以及二极管，寄生PNP管一般分为VPNP和LPNP，即垂直PNP管和水平PNP管，如图1 (VPNP，LPNP, PIN)所示。寄生管的绝大部分结构都是在制造NPN管的工艺过程中寄生产生的。但是，为了实现该寄生管在电信号隔离，我们必须进行一步专门的注入，即PIN注入，以实现其电学上的隔离。同样地，在CMOS工艺中，为了实现NMOS与衬底的隔离，即屏蔽衬底电信号对 NMOS工作状态的影响，一般会采取在STI刻蚀完后，进行一次专门的η型注入，即DEEP N TOLL(DNW)，如图2所示。在目前含有η型寄生管的BICMOS工艺中一般都采用以下工艺流程1.涂胶，曝光，显影，定义NMOS的区域，如图3所示；2.进行用于电学隔离的DNW的注入，该步骤注入P元素，如图4所示；3.去胶，如图5所示；4.涂胶，曝光，显影，定义寄生管的制造区域，如图6所示；5.进行寄生管的阱区PIN注入，该步骤注入P元素，如图7所示；6.去胶，如图8所示。上述传统工艺需要采用两张掩模版(分别用于定义匪OS的区域和定义寄生管的制造区域，见上述工艺的步骤1和步骤4)，且需要两步单独的注入(见上述工艺的步骤2和步骤5)，工艺复杂，制造成本高。
发明内容
本发明要解决的技术问题是提供一种BICMOS集成工艺中寄生管阱区的制造方法，该方法减少了常规BiCMOS工艺中的一层光照，而不需要增加其他工艺流程及工艺费用，简化了工艺步骤且降低了制造成本。为解决上述技术问题，本发明提供一种BICMOS集成工艺中寄生管阱区的制造方法，包括如下步骤(1)制造一块整合了寄生管阱区PIN注入图形及NMOS的DNW注入图形的掩模版；(2)利用步骤(1)制造的掩模版对需要注入的寄生管阱区以及NMOS区域进行定义，包括涂胶，曝光，显影；(3)进行N型注入，形成寄生管的阱区和NMOS区域；(4)去胶。在步骤(1)中，用一块包含寄生管阱区PIN注入图形及NMOS的DNW注入图形的掩模版代替传统工艺中的两块版子。在步骤(3)中，该步骤通过注入P元素来形成寄生管的阱区和NMOS区域。在步骤(3)中，寄生管阱区的PIN注入和NMOS的DNW注入同步进行，具有相同的剂量和能量。在步骤(3)中，在0. 18微米和0. 13微米的BICMOS集成工艺中，寄生管阱区的 PIN注入和NMOS的DNW注入整合后的单次注入能量为1400j600kev，所述注入能量优选 2000kev ；注入剂量为0. 5E13-5E13，注入剂量优选1E13。和现有技术相比，本发明具有以下有益效果本发明提供的解决方案可以通过版图的改变而在同一注入步骤内实现不同区域(NM0S和寄生管)的电隔离。本发明提供的寄生管阱区制造方案减少了常规BICMOS工艺中的一层光照，而不需要增加其他工艺流程及工艺费用。本发明提供的寄生管阱区制造方法为BICMOS工艺提供了一种低成本解决方案。
图1是现有的LPNP、VPNP, PIN阱区结构示意图；图IA是LPNP阱区结构示意图； 图IB是VPNP阱区结构示意图；图IC是PIN阱区结构示意图；图2是现有的CMOS DNW结构示意图；图3-图8是传统的含有η型寄生管的BICMOS工艺流程图；其中，图3是定义NMOS 区域的示意图；图4是DNW注入的示意图；图5是去胶后的示意图；图6是定义寄生管区域示意图；图7是PIN注入示意图；图8是去胶后的示意图；图9-图11是本发明在BICMOS工艺中形成寄生管阱区的流程示意图；其中，图9 是NMOS和寄生管区域一起定义的示意图；图10是DNW和PIN注入一次进行的示意图；图 11是去胶后的示意图。
具体实施例方式下面结合附图和实施例对本发明作进一步详细的说明。本发明提供一种在BICMOS工艺中形成寄生管阱区的优化工艺流程，实现的具体方法包括如下步骤1.制造一块整合了寄生管阱区PIN注入图形及NMOS的DNW注入图形的新的掩模版(该掩模版只需要包括传统工艺采用的两张掩模版的所有图形即可)；即用一块包含 NMOS的DNW注入图形和寄生管阱区PIN注入图形的掩模版(见图9)代替传统工艺中的两块版子(见图3和图6)。2.利用新的掩模版对需要注入的寄生管阱区以及NMOS区域进行定义，包括涂胶， 曝光，显影，如图9所示。3.进行所需的N型注入，如图10所示。该步骤通过注入P元素来形成寄生管的阱区，该注入能量可从0. 5Ε13-5Ε13调节，典型值为1Ε13。寄生管阱区的PIN注入和NMOS的 DEEP N WELL注入同步进行，具有相同的剂量和能量。在0. 18um(微米)和0. 13um工艺中， PIN注入和DNW注入整合后的单次注入能量约为1400-2600kev左右(典型值为2000kev)， 剂量为0. 5E13-5E13(典型值为1E13)。4.采用常规工艺去胶，如图11所示。
本发明提供的解决方案可以通过版图的改变而在同一注入步骤内实现不同区域 (NM0S和寄生管)的电隔离。本发明提供的寄生管阱区制造方法减少了常规BiCMOS工艺中的一层光照，用一步注入代替传统工艺两步单独的注入(见图3-8)，而不需要增加其他工艺流程及工艺费用，从而进一步减少制造成本。本发明提供的寄生管阱区制造方法为 BICMOS工艺提供了一种低成本解决方案。
权利要求
1.一种BICMOS集成工艺中寄生管阱区的制造方法，其特征在于，包括如下步骤(1)制造一块整合了寄生管阱区PIN注入图形及NMOS的DNW注入图形的掩模版；(2)利用步骤(1)制造的掩模版对需要注入的寄生管阱区以及NMOS区域进行定义，包括涂胶，曝光，显影；(3)进行N型注入，形成寄生管的阱区和NMOS区域；(4)去胶。
2.如权利要求1所述的BICMOS集成工艺中寄生管阱区的制造方法，其特征在于，在步骤(1)中，用一块包含寄生管阱区PIN注入图形及NMOS的DNW注入图形的掩模版代替传统工艺中的两块版子。
3.如权利要求1所述的BICMOS集成工艺中寄生管阱区的制造方法，其特征在于，在步骤(3)中，该步骤通过注入P元素来形成寄生管的阱区和NMOS区域。
4.如权利要求1或3所述的BICMOS集成工艺中寄生管阱区的制造方法，其特征在于， 在步骤(3)中，寄生管阱区的PIN注入和NMOS的DNW注入同步进行，具有相同的剂量和能量。
5.如权利要求1或3所述的BICMOS集成工艺中寄生管阱区的制造方法，其特征在于， 在步骤(3)中，在0. 18微米和0. 13微米的BICMOS集成工艺中，寄生管阱区的PIN注入和 NMOS的DNW注入整合后的单次注入能量为14004600kev，注入剂量为0. 5E13-5E13。
6.如权利要求5所述的BICMOS集成工艺中寄生管阱区的制造方法，其特征在于，在步骤(3)中，所述注入能量为2000kev，所述注入剂量为1E13。
全文摘要
本发明公开了一种BICMOS集成工艺中寄生管阱区的制造方法，包括如下步骤(1)制造一块整合了寄生管阱区PIN注入图形及NMOS的DNW注入图形的掩模版；(2)利用步骤(1)制造的掩模版对需要注入的寄生管阱区以及NMOS区域进行定义，包括涂胶，曝光，显影；(3)进行N型注入，形成寄生管的阱区和NMOS区域；(4)去胶。该方法减少了常规BiCMOS工艺中的一层光照，而不需要增加其他工艺流程及工艺费用，简化了工艺步骤且降低了制造成本。
文档编号H01L21/76GK102479737SQ20101056098
公开日2012年5月30日 申请日期2010年11月26日 优先权日2010年11月26日
发明者李 昊, 陈帆, 陈雄斌 申请人:上海华虹Nec电子有限公司