专利名称：Cmos图像传感器及其制造方法
技术领域：
本发明涉及半导体技术领域，特别涉及金属氧化物半导体(CM0Q图像传感器及其制造方法。
背景技术：
图像传感器是将光学图像转换为电信号的半导体器件，是数字摄像头的重要组成部分，图像传感器包括电荷耦合(CCD，Charge Coupled Device)图像传感器和金属氧化物半导体(CMOS，Complementary Metal-OxideSemiconductor)图像传感器。其中，由于 CMOS 图像传感器集成度高，容易与标准的CMOS制作工艺兼容，并且功耗低，随着CMOS制作工艺的改进，CMOS图像传感器成为目前图像传感器的主流技术。由于在CMOS制造技术中使用了相对较少的必要光刻处理步骤，CMOS图像传感器具有功率损耗低和制造过程简单的特点。此外，由于CMOS图像传感器集成在其芯片上，所以可以被用于制造小尺寸产品。因为这些优点，CMOS图像传感器被广泛应用于不同领域， 例如，制造数字照相机和数字摄像机。在公开号为CN1819225A的中国专利申请中，对CMOS图像传感器的结构及原理有进一步的描述。但是在实际应用中发现，现有的CMOS图像传感器信噪比比较低，CMOS图像传感器成像质量较差。
发明内容
本发明解决的问题是提供一种高信噪比的CMOS图像传感器及其制造方法。本发明所提供的CMOS图像传感器制造方法包括提供ρ型衬底，所述ρ型衬底包括外围区域和像素单元区域；在位于像素单元区域的P型衬底表面形成η型埋层；形成覆盖所述P型衬底和η型埋层的P型外延层；在所述外围区域和像素单元区域的边界处形成环绕所述像素单元区域的η型隔离环；形成外围区域电路和像素单元区域器件。优选地，在像素单元区域形成η型埋层的步骤包括在所述ρ型衬底表面形成含有第一开口的第一光刻胶层，所述第一开口的位置及宽度与所述像素单元区域的位置与宽度对应；以所述第一光刻胶层为掩膜，注入η型离子，在像素单元区域形成η型埋层；对所形成的η型掩埋层进行退火处理。优选地，所述η型离子为磷离子或者砷离子。优选地，所述η型离子的注入能量为lO-lOOkeV。优选地，所述η型离子的注入剂量为IO18-IO2ci/平方厘米。优选地，所述ρ型外延层的厚度为2-4微米。优选地，所述ρ型外延层的电阻率为1-100欧姆。优选地，在所述外围区域和像素单元区域的边界处形成环绕所述像素单元区域的 η型隔离环的步骤包括在所述ρ型外延层表面形成有第二开口的第二光刻胶层，所述第二开口的位置与外围区域和像素单元区域的边界相对应；以所述第二光刻胶层为掩膜，注入 η型离子，形成围绕所述像素单元区域的η型隔离环；对所形成的η型隔离环104进行退火处理。优选地，所述η型离子注入的注入能量为40-3500keV。优选地，所述η型离子注入的注入剂量为IO17-IO19/平方厘米。优选地，所述η型隔离环的宽度为0. 3-1微米。优选地，所述η型隔离环的厚度为2-4微米。优选地，形成外围区域电路和像素单元区域器件的步骤包括形成与所述η型隔离环电连接的导电插塞，所述导电插塞与高电位电连接。优选地，所述高电位的电势为0. 7ν-3. 3ν。相应地，本发明还提供利用本发明所提供CMOS图像传感器制造方法所形成的 CMOS图像传感器，包括p型衬底，所述ρ型衬底包括外围区域和像素单元区域；位于像素单元区域的P型衬底表面的η型埋层；覆盖所述ρ型衬底和η型埋层的ρ型外延层；围绕所述像素单元区域的η型隔离环；与所述η型隔离环电连接的导电插塞，所述导电插塞接高电位。优选地，所述η型埋层注入的η型离子为磷离子或者砷离子。优选地，所述η型埋层的η型离子注入剂量为IO18-IO2ci/平方厘米。优选地，所述ρ型外延层的厚度为2-4微米。优选地，所述ρ型外延层的电阻率为1-100欧姆。优选地，所述η型隔离环注入的η型离子为磷离子。优选地，所述η型隔离环的η型离子注入剂量为IO17-IO19/平方厘米。优选地，所述η型隔离环的宽度为0. 3-1微米。优选地，所述η型隔离环的厚度为2-4微米。与现有技术相比，本发明具有以下优点第一，本发明中所形成的η型隔离环与高电位电连接，并且把像素单元区域与外围区域隔开，使得外围区域所产生的噪声被隔离在像素单元区域之外；第二，在入射光比较强的情况下，像素单元区域本身会有电子溢出，本发明所形成的η型埋层和与高电位电连接的η型隔离环可以有效俘获溢出的电子，并抽送到高电位，从而提高图像质量。
图1是本发明所提供的CMOS图像传感器制造方法的流程示意图；图2至图6是本发明所提供的CMOS图像传感器制造方法的实施例的剖面示意图；图7是本发明所提供的CMOS图像传感器的布局图。
具体实施例方式由背景技术得知，现有的CMOS图像传感器成像质量较差，本发明的发明人经过研究发现，现有CMOS图像传感器中对外围电路中所产生的噪声缺乏有效隔离，噪声进入像素单元区域影响CMOS图像传感器的成像质量；此外，在入射光比较强的情况下，像素单元区域本身会有电子溢出，所溢出的电子被周围的光电二极管所俘获，造成信号串扰，也会影响图像质量。为此，在本发明中提供一种CMOS图像传感器制造方法，及对应的CMOS图像传感
ο图1是本发明所提供的CMOS图像传感器制造方法的流程示意图，本发明所提供的 CMOS图像传感器制造方法包括以下步骤步骤S101，提供ρ型衬底，所述ρ型衬底包括外围区域和像素单元区域；步骤S102，在位于像素单元区域的ρ型衬底表面形成η型埋层；步骤S103，形成覆盖所述ρ型衬底和η型埋层的ρ型外延层；步骤S104，在所述外围区域和像素单元区域的边界处形成环绕所述像素单元区域的η型隔离环；步骤S105，形成外围区域电路和像素单元区域器件。在本发明所提供的CMOS图像传感器制造方法中，在外围区域与像素单元区域边界处形成与高电位电连接的η型隔离环，所形成的η型隔离环把像素单元区域与外围区域隔开，使得外围区域所产生的噪声被隔离在像素单元区域之外，从而提高成像质量；此外， 在入射光比较强的情况下，像素单元区域本身会有电子溢出，本发明中所形成的η型埋层和与高电位电连接的η型隔离环可以有效俘获溢出的电子，并抽送到高电位，从而提高图像质量。下面结合实施例和附图对本发明做进一步的描述。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包括长度、宽度及深度的三维空间尺寸。请参考图2，提供ρ型衬底100，所述ρ型衬底100包括外围区域A和像素单元区域B。所述ρ型衬底100包括至少一个像素单元区域B，所述像素单元区域B用于形成像素单元，所述像素单元通常包括光电二极管和若干晶体管。所述光电二极管用于对入射像素单元区域B内的光线进行光电转换，产生光生载流子；所述晶体管用于传输光生载流子。相邻的像素单元区域B之间具有深沟槽结构，所述深沟槽结构贯穿所述ρ型衬底 100。为了便于说明，在本实施例中，以包含一个像素单元区域B为例进行说明。所述ρ型衬底100材质可以为硅、SOI、氮化镓或者砷化镓。通常所述ρ型衬底100 的厚度范围为1. 5 5微米，优选地，为了提高像素的光电二极管对光线的吸收效率，所述 P型衬底100的厚度范围优选为2 3微米。本实施例中，所述ρ型衬底100为厚度是2. 5 微米。所述外围区域A用于在后续工艺中形成控制电路和信号处理电路，以检测和处理像素单元区域B产生的信号。参考图3，在位于像素单元区域B的ρ型衬底表面形成η型埋层102。在像素单元区域B形成η型埋层的步骤包括在所述ρ型衬底表面形成含有第一开口的第一光刻胶层101，所述第一开口的位置及宽度与所述像素单元区域的位置与宽度对应；以所述第一光刻胶层101为掩膜，注入η型离子，在位于像素单元区域B的P型衬底表面形成η型埋层102，对所述η型埋层102进行退火处理。在本发明的部分实施例中，所述η型离子为磷离子或者砷离子。所述η型离子的注入能量为lO-lOOkeV，所述η型离子的注入剂量为IO18-IO2tl/平方厘米。当注入离子为磷离子时，优选的注入能量为^kev，注入剂量为IO19/平方厘米；当注入离子为砷离子时，优选的注入能量为200kev，注入剂量为IO19/平方厘米。经过此步骤在位于像素单元区域B的 P型衬底表面形成η型埋层102，然后对所形成的η型埋层102进行温度范围是900-1000°C 的快速退火处理，以激活所注入的η型离子。参考图4，形成覆盖所述ρ型衬底100和η型埋层102的ρ型外延层103。所述ρ型外延层的电阻率在1-100欧姆/厘米范围内，可以利用现有的掺杂技术在外延层中掺入铟或者硼形成，所述P型外延层的厚度为2-4微米。在本发明的一个实施例中，所述P型外延层的掺杂材料是铟，厚度是3微米，电阻率为20欧姆/厘米。参考图5，在所述外围区域A和像素单元区域B的边界处形成环绕所述像素单元区域B的η型隔离环104。在所述外围区域A和像素单元区域B的边界处形成环绕所述像素单元区域B的η 型隔离环的步骤包括在所述P型外延层103表面形成有第二开口的第二光刻胶层(未示出)，所述第二开口的位置与外围区域和像素单元区域的边界相对应；以所述第二光刻胶层为掩膜，注入η型离子，形成围绕所述像素单元区域的η型隔离环104 ；对所形成的η型隔离环104进行退火处理以激活所注入的η型离子。所述第二开口定义了所述η型隔离环104的位置和宽度。所注入的η型离子为磷离子，所述η型离子注入的注入能量为40_3500keV，所述η 型离子注入的注入剂量为IO17-IO19/平方厘米。当注入离子为磷离子时，优选的注入能量为 ^OOkev，注入剂量为IO18/平方厘米。所述η型隔离环104的宽度太小可能无法隔离外围区域A的噪声，并且在工艺上不易形成开口宽度很小的光刻胶层，所述η型隔离环104的宽度太大不利于实现器件的小型化，所以所述η型隔离环104的宽度的优选范围为0. 3-1毫米，比如0. 5毫米。因为所述 η型隔离环104需要与所述η型埋层102相连接，以形成电流通路，而所述ρ型外延层103 的厚度范围是2-4微米，所以所述η型隔离环104的厚度为2-4微米。接着，参考图6，形成外围区域电路和像素单元区域器件。形成外围区域电路和像素单元区域器件的步骤还包括形成与所述η型隔离环 104电连接的导电插塞，所述导电插塞与高电位电连接。所述高电位的电势为0. 7-3. 3ν，在本发明的一个实施例中，所述高电位的电势是2. 5ν。像素单元区域器件包括由光电二极管和复位晶体管组成的像素，所述ρ型外延层 103与η型阱108组成光电二极管，η型阱108与ρ型阱107组成PIN 二极管，复位晶体管控制光电二极管的工作状态。作为示例在图6中只提供了一个像素，在本发明的其它实施例中，还可以有多个像素，相邻像素之间由隔离结构106隔开。所述外围区域电路包括控制电路和信号处理电路，以检测和处理像素单元区域B 产生的信号。形成外围区域电路和像素单元区域器件的技术已为本领域技术人员所熟知，在此不再详述。相应地，本发明还提供一种CMOS图像传感器。请参考图5，本发明所提供的CMOS 图像传感器包括Φ型衬底100，所述P型衬底包括外围区域A和像素单元区域B ；位于像素单元区域B的ρ型衬底100表面的η型埋层102 ；覆盖所述ρ型衬底100和η型埋层的ρ型外延层103 ；围绕所述像素单元区域B的η型隔离环104 ；与所述η型隔离环104电连接的导电插塞(未示出)，所述导电插塞接高电位。图7为本发明所提供的CMOS图像传感器的布局图，如图7所示，在本发明所提供的CMOS图像传感器中，所述η型隔离环104隔离所述外围区域A和像素单元区域B，因为工作状态下，所述η型隔离环104接高电位，所以产生于外围区域A的噪声被η型隔离环104 所屏蔽，并被吸收到高电位，此外，产生于像素单元区域B的浮动电子也被吸收到高电位， 从而减少像素单元区域B的噪声，有效提高所述CMOS图像传感器的成像质量。进一步，所述η型埋层注入的η型离子为磷离子或者砷离子，所述η型埋层的η型离子注入剂量为IO18-IO2ci/平方厘米。所述ρ型外延层的厚度为2-4微米，所述ρ型外延层的电阻率为1-100欧姆。所述η型隔离环注入的η型离子为磷离子，所述η型隔离环的磷离子注入剂量为 IO17-IO1V平方厘米，所述η型隔离环的宽度为0. 3-1微米，所述η型隔离环的厚度为2_4微米。所述η型隔离环104与导电插塞电连接，所述导电插塞与高电位电连接。所述高电位的电势为0. 7-3. 3ν，在本发明的一个实施例中，所述高电位的电势是2. 5ν。综上，本发明具有以下优点第一，本发明中所形成的η型隔离环与高电位电连接，并且把像素单元区域与外围区域隔开，使得外围区域所产生的噪声被隔离在像素单元区域之外，从而提高成像质量；第二，在入射光比较强的情况下，像素单元区域本身会有电子溢出，如果所溢出的电子被周围的光电二极管所俘获，会造成信号串扰，影响图像质量， 本发明所形成的η型埋层和与高电位电连接的η型隔离环可以有效俘获溢出的电子，并抽送到高电位，进一步提高图像质量。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种CMOS图像传感器制造方法，其特征在于，包括提供P型衬底，所述P型衬底包括外围区域和像素单元区域；在位于像素单元区域的衬底表面形成η型埋层；形成覆盖所述P型衬底和η型膜层的ρ型外延层；在所述外围区域和像素单元区域的边界处形成环绕所述像素单元区域的η型隔离环；形成外围区域电路和像素单元区域器件。
2.依据权利要求1的CMOS图像传感器制造方法，其特征在于，在像素单元区域形成η 型埋层的步骤包括在所述P型衬底表面形成含有第一开口的第一光刻胶层，所述第一开口的位置及宽度与所述像素单元区域的位置与宽度对应；以所述第一光刻胶层为掩膜，注入η型离子，在像素单元区域形成η型埋层；对所形成的η型埋层进行退火处理。
3.依据权利要求2的CMOS图像传感器制造方法，其特征在于，所述η型离子为磷离子或者砷离子。
4.依据权利要求3的CMOS图像传感器制造方法，其特征在于，所述η型离子的注入能量为 10-100keV。
5.依据权利要求4的CMOS图像传感器制造方法，其特征在于，所述η型离子的注入剂量为IO18-IO2ci/平方厘米。
6.依据权利要求1的CMOS图像传感器制造方法，其特征在于，所述ρ型外延层的厚度为2-4微米。
7.依据权利要求6的CMOS图像传感器制造方法，其特征在于，所述ρ型外延层的电阻率为1-100欧姆/cm。
8.依据权利要求7的CMOS图像传感器制造方法，其特征在于，在所述外围区域和像素单元区域的边界处形成环绕所述像素单元区域的η型隔离环的步骤包括在所述P型外延层表面形成有第二开口的第二光刻胶层，所述第二开口的位置与外围区域和像素单元区域的边界相对应；以所述第二光刻胶层为掩膜，注入η型离子，形成围绕所述像素单元区域的η型隔离环；对所形成的η型隔离环进行退火处理。
9.依据权利要求8的CMOS图像传感器制造方法，其特征在于，所述η型离子的注入能量为 40-3500keV。
10.依据权利要求9的CMOS图像传感器制造方法，其特征在于，所述η型离子的注入剂量为IO17-IO19/平方厘米。
11.依据权利要求10的CMOS图像传感器制造方法，其特征在于，所述η型隔离环的宽度为0. 3-1微米。
12.依据权利要求10的CMOS图像传感器制造方法，其特征在于，所述η型隔离环的厚度为2-4微米。
13.依据权利要求1的CMOS图像传感器制造方法，其特征在于，形成外围区域电路和像素单元区域器件的步骤包括形成与所述η型隔离环电连接的导电插塞，所述导电插塞与高电位电连接。
14.依据权利要求1的CMOS图像传感器制造方法，其特征在于，所述高电位的电势为 0. 7v-3. 3v0
15.一种CMOS图像传感器，其特征在于，包括P型衬底，所述P型衬底包括外围区域和像素单元区域；位于像素单元区域的P型衬底表面的η型埋层；覆盖所述P型衬底和η型埋层的ρ型外延层；围绕所述像素单元区域的η型隔离环；与所述η型隔离环电连接的导电插塞，所述导电插塞接高电位。
16.依据权利要求15的CMOS图像传感器，其特征在于，所述η型掩埋层注入的η型离子为磷离子或者砷离子。
17.依据权利要求16的CMOS图像传感器，其特征在于，所述η型埋层的η型离子注入剂量为IO18-IO2ci/平方厘米。
18.依据权利要求15的CMOS图像传感器，其特征在于，所述ρ型外延层的厚度为2-4 微米。
19.依据权利要求16的CMOS图像传感器，其特征在于，所述ρ型外延层的电阻率为 1-100欧姆。
20.依据权利要求19的CMOS图像传感器，其特征在于，所述η型隔离环注入的η型离子为磷离子或者砷离子。
21.依据权利要求16的CMOS图像传感器，其特征在于，所述η型隔离环的η型离子注入剂量为IO17-IO19/平方厘米。
22.依据权利要求16的CMOS图像传感器，其特征在于，所述η型隔离环的宽度为0.3-1 微米。
23.依据权利要求16的CMOS图像传感器，其特征在于，所述η型隔离环的厚度为2_4 微米。
全文摘要
一种CMOS图像传感器制造方法，包括提供p型衬底，所述p型衬底包括外围区域和像素单元区域；在位于像素单元区域的衬底表面形成n型埋层；形成覆盖所述衬底和n型膜层的p型外延层；在所述外围区域和像素单元区域的边界处形成环绕所述像素单元区域的n型隔离环，并形成与所述n型隔离环电连接的导电插塞，所述导电插塞与高电位电连接；形成外围区域电路和像素单元区域器件。相应地，本发明还提供利用上述方法所形成的CMOS图像传感器。本发明所提供CMOS图像传感器及其制造方法可以有效隔离外围电路中产生的噪声，并且可以吸收像素单元区域的浮动电子，从而提高CMOS图像传感器的成像质量。
文档编号H01L27/146GK102479793SQ20101056488
公开日2012年5月30日 申请日期2010年11月29日 优先权日2010年11月29日
发明者霍介光 申请人:格科微电子(上海)有限公司