堆栈封装组件的制作方法

专利名称：堆栈封装组件的制作方法
技术领域：
本发明是有关于一种半导体封装件及其制造方法，且特别是有关于一种可减少导 线偏移(wire sweep)的堆栈半导体封装组件及其制造方法。
背景技术：
电子产品至少在某种程度上受到增进功能及缩小尺寸的驱使而日益地趋于复杂。 当增进功能及缩小尺寸的优点显而易见时，达成这些优点的同时可能也会产生问题。尤其， 电子产品一般都需要在有限的空间内容纳高密度的半导体组件。举例来说，于手机、个人数 字助理、手提电脑、与其它可携式消费产品中，用以容纳处理器、存储装置、及其它主动或被 动装置的空间可能相当地局限。半导体组件一般经由封装的方式提供保护使其免于环境条 件的伤害，并且提供输入和输出的电性连接。封装半导体组件于半导体封装件中可能占用 电子产品内的额外可用的空间。在此情况下，有很强的驱使力朝向减少被半导体封装件占 用的脚位区域。减少被半导体封装件占用的脚位区域的其中一个方法堆栈这些封装件于另一个 封装件上，以形成堆栈封装组件。堆栈封装组件可包括导线，导线位在包括于组件中的封装 件的外部，且电性连接至封装件。堆栈封装组件亦可例如是封装此些封装件及导线于封胶 材料中，以保护此些封装件和它们的连接导线免于环境的条件的破坏。不幸地，导线偏移 (导线的移动)可能发生，举例来说，像是在封装工艺时。如果没有确认导线偏移可能造成 邻近的导线短路、邻近导线的电感增加以及其它效应。如此会造成堆栈封装组件的电性表 现降低，且相对应的封装良率降低。此外，为了补偿导线偏移，相邻导线的间距必须增加，如 此一来，脚位的尺寸增加且/或在堆栈封装组件中用以电性连接至封装件的可用的导线的 数量减少。在此背景下，发展堆栈封装组件及相关方法的需求产生，且于此说明。

发明内容
根据本发明的一方面，提出一种堆栈封装组件。在一实施例中，堆栈封装组件包括 一第一半导体封装件、一第二半导体封装件、一第一导电凸块、一第二导电接触件、一导线。
(1)第一半导体封装件包括一第一半导体装置、一第一封装体及一第一导电接触件。(a)第 一半导体装置包括一后表面及数个侧表面，此些侧表面邻接于第一半导体装置的周围；(b) 第一封装体实质上覆盖第一半导体装置的后表面以及此些侧表面，第一封装体包括一上表 面；及(c)第一导电接触件邻接于第一封装体的上表面，且电性连接于第一半导体装置。
(2)第二半导体封装件设置于第一封装体的上表面上。( 第一导电凸块邻接于第一导电 接触件及第二半导体封装件。(4)第二导电接触件位于第一半导体封装件及第二半导体封 装件的外部；以及(5)导线电性连接第一半导体封装件及第二半导体封装件于第二导电接 触件，导线的一第一端邻接于第一导电接触件，且至少部份的导线的第一端被第一导电凸 块所覆盖。
根据本发明的另一方面，提出一种堆栈封装组件。堆栈封装组件包括一第一半导 体封装件、一第二半导体封装件、一第一导电凸块、一第二导电凸块、一第二导电接触件、一 导线。(1)第一半导体封装件包括一第一半导体装置、一第一封装体、一重新分配单元、一 第一导电接触件。(a)第一半导体装置包括一后表面及数个侧表面，此些侧表面邻接于第 一半导体装置的周围；(b)第一封装体实质上覆盖第一半导体装置的后表面以及此些侧表 面，第一封装体包括一上表面；(c)重新分配单元邻近于第一封装体的上表面，且横向地延 伸超出第一半导体装置的周围，重新分配单元电性连接于第一半导体装置；及(d)第一导 电接触件邻接于第一封装体的上表面。( 第二半导体封装件设置于第一封装体的上表面 上。( 第一导电凸块邻接于第一导电接触件及第二半导体封装件。(4)第二导电凸块邻 接于重新分配单元及第二半导体封装件，第二导电凸块电性连接于重新分配单元及第二半 导体封装件。( 第二导电接触件位在第一半导体封装件及第二半导体封装件的外部；以 及(6)导线电性连接第二半导体封装件于第二导电接触件，导线的一第一端邻接于第一导 电接触件，且至少部份的导线的第一端被第一导电凸块所覆盖。根据本发明的其它方面的实施例亦可被理解的。上述的发明内容以及接下来详细 的描述非用以限制本发明于特定的实施例，仅是叙述本发明的某些实施例。为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合所附图式，作 详细说明如下


图1绘示根据本发明的一实施例中堆栈封装组件的示意图。图2绘示根据本发明的一实施例中沿着图1中的线A-A的堆栈封装组件的剖面 图。图3绘示根据本发明一实施例图1中的堆栈封装组件的部份的放大截面图，包括 导电凸块、导线及导电接触件。图4绘示根据本发明的另一实施例中堆栈封装组件的剖面图。主要组件符号说明100、400 堆栈封装组件200、201、203、403 半导体封装件202:半导体装置204、216:下表面206、218、219、404、405、486 上表面208、210J64a 侧表面214、215、284、484 封装体217J64b、285 侧表面222 半导体装置250:图案化导电层251 重新分配单元252、254 图案化导电层260a, 260b 电性互连件
270a,270b,272a,272b 导电接触件274a、274b、293a、293b、294a、294b 列280a,280b 导线282 部分290a、290b、291a、291b、292a、292b 导电凸块300,302 层304,306 端402 散热件
具体实施例方式以下的定义适用于依据本发明的部份实施例的部份方面。定义同样地于此作详细 说明。除非内文明确指明，否则于此所用的单数词“a”、“an”以及“the”包括数个指示对 象。因此，举例来说，除非内文明确指明，否则当提及一导电接触件时，此一导电接触件可包 含数个导电接触件。于此所用的词语“set”表示一个或多个组件的集合。因此，举例来说，一层组可 以包括单一层或多层。一组的组件(components of a set)也可以解释为此组的一部分 (members of the set)。一组的组件可以是相同或不同的。在某些例子中，一组的组件可 以共享一个或多个共同的特征。于此所用的词语“adjacent”表示邻近或邻接。邻近的数个组件可彼此互相分开 或者彼此实质上或直接互相接触。在某些例子中，邻近的数个组件可彼此互相连接或是一 体成形。于此所用的相对词语，例如是“inner”、“interior”、“outer”、“exterior”、“top”、 "bottom，，、" front、"back、"upper，，、"upwardly，，、"lower，，、"downwardly，，、"vertical，，、 “vertically，，、" lateral，，、" laterally，，、“above，，、“beloW，，、表示一组的组件彼此相对于另
一组的组件的方向，例如是如图式所示，但此些组件在制造过程中或使用中不需局限在特 定方向。于此所用的词语“connect”、“connected”及“connection”表示操作上的耦合或 连结。数个连接组件之间可彼此互相直接耦合，或是彼此之间互相间接耦合，例如经由另一 组的组件来达成彼此相互间接耦合。 于此所用的词语“substantially"以及“substantial，，表示相当的程度或范围。 当上述词语与一事件或情况合在一起使用时，此些词语可表示事件或情况精确地发生的实 例，亦可表示事件或情况在接近的状况下发生的实例，例如是说明在此所描述的一般制造 操作时的容忍程度。 于此所用的词语“electrically conductive"以及“electrically conductivity”表示一电流传输的能力。导电材料通常是那些显现出极小或者没有反抗电 流流通的材料。每公尺数个西门子(Siemens per meter，“S · πΓ1”)为导电性的一种度量 单位。一般来说，一导电材料具有大于IO4S · πΓ1的传导性，例如是最少约为10 · πΓ1或者 至少约为10 ^nT115 —材料的导电性有时可随温度而变化。除非另有明确说明，一材料的导电性是于室温下所定义。首先请参照图1及图2，图1及图2绘示本发明的一实施例的堆栈封装组件100。 特别地，图1绘示堆栈封装组件100的示意图，而图2绘示沿着图1中的线A-A的堆栈封装 组件100的剖面图。在本实施例中，堆栈封装组件100的侧边本质上为平面且具有实质上正交方向， 以定义侧边的外形，侧边的外形本质上延伸环绕堆栈封装组件100的全部周边。更有利地， 正交侧边的外形可经由减少或最小化堆栈封装组件100的脚位区域(footprint area)，使 得整体的封装件的尺寸减小。然而，一般来说堆栈封装组件100侧边的外形可为任意的形 状，例如是曲线、倾斜、阶梯或粗糙的纹路。请参照图2，堆栈封装组件100包括一半导体封装件200。在一实施例中，半导体 封装件203堆栈于半导体封装件200上，且半导体封装件200堆栈于半导体封装件201上。 封装件200包括一半导体装置202(其方向相反于堆栈封装组件100的方向)，半导体装置 202包括下表面204、上表面206及侧表面208及210。侧表面208及210邻接于半导体装 置202的周围并且在下表面204和上表面206之间延伸。在本实施例中，每个表面204、206、 208及210本质上为平面，且侧表面208及210具有本质上相对于下表面204或上表面206 的正交方向，然而表面204、206、208及210于不同的实施例中可有不同的形状与方向。如图 2所示，上表面206为半导体装置202的后表面，且下表面204为半导体装置202的主动表 面。下表面204可包括多个接触垫，接触垫提供半导体装置202输入及输出的电性连接方 式，以使半导体装置202连接封装件200的导电结构，导电结构像是图案化导电层250(说 明于下文中)。虽然在本实施例中的半导体装置202为半导体芯片，然而，一般来说半导体 装置202可为任何主动装置、任何被动装置或是任何主动装置与被动装置的组合。虽然图 2中绘示一个半导体装置，然而，在其它实施例中可包括其它的半导体装置。如图2所示，封装件200亦包括封装体214，封装体214邻接于半导体装置202。 在本实施例中，封装体214本质上覆盖或封装半导体装置202，且连接封装体284 (如下所 述)，以提供机械稳定度并且提供避免氧化、潮湿和其它环境条件的保护。在本实施例中， 封装体214本质上包覆半导体装置202的上表面206及侧表面208及210，而半导体装置 202的下表面204本质上在封装体214上暴露或裸露。封装体214包括下表面216及上表 面218。在本实施例中，每个表面216及218本质上为平面，而表面216及218可于不同的 实施例中做出不同的形状与方向。在一实施例中，封装体214可由一封胶(molding)材料制成。封胶材料可包括 例如是酚醛基树酯(Novolac-based resin)、环氧基树酯(epoxy-based resin)，硅树酯 (silicone-based)或其它合适的封胶材料。其中亦可包括适当的填充物，例如是二氧化硅 粉末。封胶材料可为预浸(pre-impregnated)材料，例如是预浸的介电质材料。封装体214 可包括一支撑结构，以连接或代替封胶材料。举例来说，封装体214可包括框架或转接板 (interposer)，其可由玻璃、硅、金属、金属合金、聚合物或其它合适的材料制成。如图2所示，封装件200更进一步包括邻近于封装体214的上表面218的图案化 导电层250。封装件200亦包括图案化导电层252，图案化导电层252邻近于封装体214的 下表面216。封装件200更进一步包括电性互连件^Oa及^Ob。电性互连件^Oa及^Ob 分别具有侧表面26 及^4b。电性互连件^Oa及^Ob设置在半导体装置202的周围，且本质上自图案化导电层250垂直地延伸。图案化导电层250及252可电性连接于一或多个 电性互连件沈0。侧表面沈如及本质上可被封装体214覆盖。更佳地，图案化导电层250可作为半导体装置202的重新分配的连接网络。举例 来说，封装件200可包括重新分配单元251，重新分配单元251包括图案化导电层250。在 一实施例中，封装件200可提供二维分扇出(two-dimensional fan-out)的结构，其中图案 化导电层250本质上于半导体装置202的周边外部侧向地延伸。举例来说，图2显示包括 导电凸块^Oa及^Ob的电性接触件位在半导体装置202的周边外部。导电凸块^Oa及
可经由图案化导电层250电性连接于半导体装置202。经由提供从半导体装置202到 电性接触件的电性路径，封装件200的电性互连件^Oa及^Ob可促使二维扇出结构变成 三维扇出结构，其中电性接触件包括导电凸块^la及^lb,且导电凸块^la及^lb位在 封装体214的下表面216上。经由图案化导电层252、电性互连件^Oa及^Ob及图案化导 电层250电性连接导电凸块四化及四让到半导体装置202进而形成三维扇出的结构。就 于封装件200的上表面218及下表面216上的电性接触件的配置与间隔而言，三维扇出的 结构因减少了对半导体装置202的接触垫的配置与间距的依赖而比二维扇出的结构更具 弹性。虽然依据封装件200的扇出结构，导电凸块^0a、290bJ91a& ^lb侧向地设置于 半导体装置202的周边外部，然而，一般而言导电凸块四彻、29013、四13及四113可侧向地设 置于半导体装置202的周围外部、周围内部、或者以上两者。在本实施例中，导电凸块四0￡1、29013、四1￡1及四113可为焊料凸块，例如是回焊焊料 球。封装件200可经由导电凸块电性连接于其它封装件，例如是封装件201及封装件203。 举例来说，导电凸块^Oa及可邻接于重新分配单元251及封装件203，亦可电性连接 重新分配单元251及封装件203。在一选择上，封装件200利用导电凸块可透过熔融的导电 凸块来电性连接于其它封装件，例如是封装件201及封装件203。例如是焊料凸块的熔融的 导电凸块利用回焊(reflow)而与例如是其它的焊料凸块的其它导电组件结合。请继续参照图2，虽然重新分配单元251可在制造过程中作为一组的重新分配单 元，但是在其它实施例中，重新分配单元251可包括一预先形成的结构。重新分配单元251 可仅包括图案化导电层250或为多层结构。举例来说，除了图案化导电层250外，重新分配 单元251可包括一对介电层，此对介电层至少一部分夹住图案化导电层250。于其它实施 例中，可使用较多或较少的介电层。一般来说，每个介电层可由聚合或非聚合的介电材料制 成。举例来说，至少一个介电层可由聚酰亚胺(polyimide)、聚苯恶唑(polybenzoxazole)、 苯环丁烯(benzocyclobutene)、或上述材料的组合来形成。多个介电层可由相同或不同的 介电材料制成。在某些实施例中，至少一介电层可由例如是光可成像(photoimageable)或 可感光(photoactive)的介电材料形成，如此一来，经由利用光蚀刻法来图案化以减少制 造成本与时间。如图2所示，封装件203可配置于封装件200的封装体214的上表面218上。封 装件203可包括半导体装置(未显示)，此半导体装置具有相似于之前说明的半导体装置 202的特征。在一实施例中，导电接触件270a及270b邻接于封装体214的上表面218。导 电凸块四加及可分别邻接于导电接触件270a及270b，且邻接于封装件203。导电凸 块292可为焊料凸块，或相似于上述的熔融的导电凸块。一或是多个导电接触件270可电 性连接于半导体装置202。导线^Oa及^Ob可电性连接导电接触件270a及270b于导电接触件27 及272b。在一实施例中，一或是多个导线280可电性连接封装件200及封装件 230中的至少一者至相对应的导电接触件272。一或多个导线280亦可电性连接半导体装 置202及包括在封装件203内的半导体装置中的至少一者至相对应的导电接触件272。导 电接触件272可在封装件200及封装件203的外部。堆栈封装组件100中的被虚线圈起的 一部分观2的爆炸图绘示于图4中(将于下文中说明)。部分282包括导电凸块^2b、导 电接触件270b、导线^Ob及导电接触件272b。请继续参照图2，封装件201可包括封装体215，封装体215包括上表面219以及 侧表面217。封装体215具有与前述的封装体214相似的特征。至少一导电接触件272可 邻接到封装件201的外部周围。举例来说，导电接触件272可邻接于封装体215的上表面 219。在一实施例中，半导体装置222及图案化导电层邪4可邻接于上表面219，在上表面 219上半导体装置222电性连接于图案化导电层254。一或多个导电凸块291可邻接于图 案化导电层252以及图案化导电层254。如图2所示，封装体284可覆盖一或多个半导体装置222、图案化导电层254、封装 件200、封装件203、导电凸块四2、导电凸块四0、导电凸块四1、导电接触件272以及导线 2800在一实施例中，封装体284的侧表面285本质上可与封装体215的侧表面217共表面。请继续参照图2，导电接触件270可设置成至少一列274。举例来说，在一实施例 中，导电接触件270的一列27 (指入纸张)包括导电接触件270a，且导电接触件270的 另一列274b (指入纸张)包括导电接触件270b。列274b本质上对齐列27如。导电接触件 270的列274可邻接于封装体214的上表面218，且电性连接于半导体装置202。此外，导电 凸块292可设置成至少一列四4，每个导电凸块292邻接于相对应的一个导电接触件270。 举例来说，在一实施例中，导电凸块四2的一列294a(指入纸张)包括导电凸块四加，且对 应于导电接触件270的列274a。导电凸块292的一列(指入纸张)包括导电凸块 且对应于导电接触件270的列274b。导电凸块四2的列294可邻接于封装件203。每个导 电接触件270及每个导电凸块272，可经由对应的导线280以电性连接于相对应的导电接触 件 272。更进一步，导电凸块290可设置成至少一列四3。举例来说，在一实施例中，导电凸 块四0的一列(指入纸张)包括导电凸块^Oa,且导电凸块四0的另一列293b (指入 纸张)包括导电凸块^0b。列四北本质上对齐列^3a。导电凸块四0的至少一列293可 邻接导电凸块四2的至少一列四4。导电凸块四0的列293可邻接于重新分配单元251以 及封装件203，并且可电性连接重新分配单元251以及封装件203。一般而言，图案化导电层250、电性互连件沈0、图案化导电层252以及图案化导电 层2M可由金属、金属合金以及金属、或具有金属或金属合金掺杂于其中的材料、或者是另 一合适的导电材料所制成。举例来说，图案化导电层250、电性互连件沈0、图案化导电层 252以及图案化导电层邪4至少其中之一可由铝、铜、钛或是上述的材料的组合来形成。图 案化导电层250、电性互连件沈0、图案化导电层252以及图案化导电层2M可由相同或不 同的导电材料形成。图3绘示根据本发明一实施例的图1中的堆栈封装组件100的部份观2的放大剖 面图，部份282包括导电凸块^2b、导线^Ob及导电接触件270b及272b。以下说明的部 分282也可应用于堆栈封装组件100中其它的相似结构，例如是导电凸块四加、导线^Oa以及导电接触件270a及27加。导线^Ob的一端304可邻接于导电接触件270b，且至少一 部份被导电凸块所覆盖。导电凸块连接导线^Ob的一端304可在回焊工艺中 发生。导线^Ob的一端306可邻接导电接触件272b。导线^Ob的端304及306经由打线 工艺可分别连接于导电接触件270b及272b。导电凸块可至少覆盖部分打线接合于导 电接触件270的导线^Ob的端304。在一实施例中，导线^Ob可由金、铜、合金、以及其它 合适的导电材料组成，合金可例如是银和金的合金。导电接触件270b包括层300，层300与导电凸块邻接。在一实施例中，层 300可为一上层300，且导电接触件270b可包括一或多个下层302，下层302位在上层300 的下方。在一设计的选择上，导电接触件270b可具有单一个层300，而不具有下层302。 在一实施例中，层300可包括金。其中一个这样的层的例子为直接浸金处理层(direct immersion gold finishing layer)。下层302可包括一包括镍的层，且亦可包括一包括 钯的层。层300及层302的例子包括化镍浸金处理层(electroless nickel/immersion gold finishing layer)及无电镀镍/无电镀钯/浸金处理层(electroless nickel/ electroless palladium/ immersion gold finishing layer)。导电接角虫件 272b 可具有禾口 导电接触件270b相似的特性。如上所述，导电凸块可至少覆盖部分打线于导电接触件270b的导线^Ob的 端304。此结构可先于堆栈封装组件100的封装体284形成之前完成，以防止或减少因形成 封装体284而产生的导线偏移。虽然此方法在说明堆栈封装组件100的情况下提及，但此 方法亦可用来在例如是封胶工艺的形成堆栈封装组件的过程中防止或减少导线偏移。利用此方法在形成堆栈封装组件(例如是图2中的堆栈封装组件100)的过程中 来防止或减少导线偏移，可达到几个好处。首先，堆栈封装组件的电性表现会变好，因为此 方法可减少或/且消去导线偏移所造成的结果，例如是增加电感或/且邻近的导线短路。第 二，在封胶工艺中避免或/且减少导线偏移可使堆栈封装组件的良率升高。第三，因为封胶 工艺中可避免或/且减少导线偏移，导线(例如是导线^Ob)的间距可减小，进而促使堆栈 封装组件的尺寸缩减。第四，在导线的间距减小的情况下，可用的导线(例如是导线^Ob) 的数量增加。在一设计的选择上，导线的数量以及导电接触件(例如是导电接触件270b) 的数量可减少，因为多个半导体封装件可电性连接至相同导线^0b。举例来说，在图2中， 封装件200以及封装件203皆可电性连接至导线^Ob以及导电接触件270b。图4绘示根据本发明的另一实施例的堆栈封装组件400的剖面图。除了包括散热 件402之外，堆栈封装组件400相似于堆栈封装组件100 (请参照图2~)。堆栈封装组件包括 半导体封装件403(相似于图2中的封装件20 以及封装体484(相似于图2中的封装体 284)。封装体484包括上表面486。散热件402包括上表面404，而封装件403包括上表面 405。在一实施例中，散热件402可邻近于上表面405。在一实施例中，散热件402的上表面 404本质上可与封装体484的上表面486共平面。综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发 明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动 与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。
权利要求
1.一种堆栈封装组件，包括 一第一半导体封装件，包括一第一半导体装置，包括一后表面及数个侧表面，这些侧表面邻接于该第一半导体装 置的周围；一第一封装体，实质上覆盖该第一半导体装置的该后表面以及这些侧表面，该第一封 装体包括一上表面；及一第一导电接触件，邻接于该第一封装体的该上表面，且电性连接于该第一半导体装置；一第二半导体封装件，设置于该第一封装体的该上表面上； 一第一导电凸块，邻接于该第一导电接触件及该第二半导体封装件； 一第二导电接触件，位于该第一半导体封装件及该第二半导体封装件的外部；以及 一导线，电性连接该第一半导体封装件及该第二半导体封装件于该第二导电接触件， 该导线的一第一端邻接于该第一导电接触件，且至少部份的该导线的该第一端被该第一导 电凸块所覆盖。
2.如权利要求1所述的堆栈封装组件，其中该第一导电接触件包括数个层，这些层包 括一上层，该上层邻近于该导线的该第一端，其中该上层包括金。
3.如权利要求1所述的堆栈封装组件，其中该第二半导体封装件包括一第二半导体装 置，以及该导线电性连接该第一半导体装置及该第二半导体装置于该第二导电接触件。
4.如权利要求1所述的堆栈封装组件，更包括一第三半导体封装件，且其中该第二导 电接触件邻接于该第三半导体封装件的外部周围。
5.如权利要求1所述的堆栈封装组件，其中该第一半导体装置包括一主动表面，且该 第一半导体装置的该主动表面的至少一部份于该第一封装体的该上表面暴露。
6.如权利要求5所述的堆栈封装组件，其中该第一半导体封装件包括 一第一图案化导电层，邻近于该第一封装体的该上表面；以及一电性互连件，包括一侧表面，该电性互连件实质上从该第一图案化导电层垂直延伸；其中该电性互连件的该侧表面实质上被该第一封装体覆盖，且该第一半导体装置电性 连接于该电性互连件及该第一图案化导电层。
7.如权利要求6所述的堆栈封装组件，其中该第一半导体封装件更包括一第二图案化 导电层，该第二图案化导电层邻近于该第一封装体的一下表面，且该第二图案化导电层电 性连接于该电性互连件。
8.如权利要求7所述的堆栈封装组件，更包括一第三半导体封装件，该第三半导体封 装件包括一第二封装体，包括一上表面；一第三半导体装置，邻接于该第二封装体的该上表面；以及 一第三图案化导电层，邻近于该第二封装体的该上表面； 其中该第三半导体装置电性连接于该第三图案化导电层。
9.如权利要求8所述的堆栈封装组件，其中一第二导电凸块邻接于该第二图案化导电层及该第三图案化导电层。
10.如权利要求8所述的堆栈封装组件，更包括一第三封装体，其中该第三封装体覆盖 该第三半导体装置、该第三图案化导电层、该第一半导体封装件、该第一导电凸块、该第二 导电接触件、以及该导线。
11.一种堆栈封装组件，包括 一第一半导体封装件，包括一第一半导体装置，包括一后表面及数个侧表面，这些侧表面邻接于该第一半导体装 置的周围；一第一封装体，实质上覆盖该第一半导体装置的该后表面以及这些侧表面，该第一封 装体包括一上表面；一重新分配单元，邻近于该第一封装体的该上表面，且横向地延伸超出该第一半导体 装置的该周围，该重新分配单元电性连接于该第一半导体装置；及 一第一导电接触件，邻接于该第一封装体的该上表面； 一第二半导体封装件，设置于该第一封装体的该上表面上； 一第一导电凸块，邻接于该第一导电接触件及该第二半导体封装件； 一第二导电凸块，邻接于该重新分配单元及该第二半导体封装件，该第二导电凸块电 性连接于该重新分配单元及该第二半导体封装件；一第二导电接触件，位在该第一半导体封装件及该第二半导体封装件的外部；以及 一导线，电性连接该第二半导体封装件于该第二导电接触件，该导线的一第一端邻接 于该第一导电接触件，且至少部份的该导线的该第一端被该第一导电凸块所覆盖。
12.如权利要求11所述的堆栈封装组件，其中该第一半导体封装件更包括数个第一导 电接触件，这些第一导电接触件(a)至少设置成一列；(b)邻接于该第一封装体的该上表 面；以及(c)电性连接于该第一半导体装置。
13.如权利要求12所述的堆栈封装组件，更包括数个第一导电凸块，这些第一导电凸块(a)至少设置成一列，使各该第一导电凸块邻 近于相对应的该第一导电接触件；以及(b)邻接于该第二半导体封装件；数个第二导电接触件，位于该第一半导体封装件及该第二半导体封装件的外部；以及 数个条导线，各该导线电性连接该第一半导体封装件及该第二半导体封装件于相对 应的该第二导电接触件，各该导线的一第一端(a)邻接于对应的该第一导电接触件；以及 (b)至少部份被对应的该第一导电凸块所覆盖。
14.如权利要求13所述的堆栈封装组件，更包括数个第二导电凸块，这些第二导电凸块(a)至少设置成一列，邻近于这些第一导电凸 块的至少一列；(b)邻接于该重新分配单元及该第二半导体封装件；以及(C)电性连接该重 新分配单元及该第二半导体封装件。
15.如权利要求14所述的堆栈封装组件，其中各该第一导电接触件包括数个层，这些 层包括一上层，该上层邻近于对应的该导线的该第一端，其中该上层包括金。
16.如权利要求14所述的堆栈封装组件，更包括一第二封装体，该第二封装体包括一 上表面及一侧表面，其中该第二封装体覆盖该第一半导体封装件、这些第一导电凸块、这些 第二导电接触件、这些导线、以及这些第二导电凸块。
17.如权利要求16所述的堆栈封装组件，更包括一散热件，该散热件包括一上表面，其中该散热件的该上表面实质上与该第二封装体的该上表面共平面。
18.如权利要求16所述的堆栈封装组件，更包括一第三半导体封装件，该第三半导体 封装件包括一第三封装体，该第三封装体包括一上表面及一侧表面，其中这些第二导电接 触件邻接于该第三封装体的该上表面，以及该第二封装体的该侧表面实质上与该第三半导 体封装件的该侧表面共平面。
19.如权利要求11所述的堆栈封装组件，其中该重新分配单元包括一第一图案化导电 层，该第一图案化导电层邻近于该第一封装体的该上表面，该第一半导体封装件包括一电 性互连件，该电性互连件包括一侧表面，且该电性互连件实质上从该第一图案化导电层垂 直延伸，该电性互连件的该侧表面实质上被该第一封装体覆盖，以及该第一半导体装置电 性连接于该电性互连件以及该第一图案化导电层。
20.如权利要求19所述的堆栈封装组件，其中该第一半导体封装件包括一第二图案化 导电层，该第二图案化导电层邻近于该第一封装体的一下表面，并且电性连接于该电性互 连件。
全文摘要
一种堆栈封装组件的一实施例，包括一第一半导体封装件、一第二半导体封装件、一导电凸块、一第二导电接触件、及一导线。第一半导体封装件包括一半导体装置、一封装体及一第一导电接触件。半导体装置包括后及侧表面。封装体包括一上表面，且实质上覆盖装置之后及侧表面。第一导电接触件邻接于封装体的上表面，且电性连接于装置。第二半导体封装件设置于封装体的上表面上。导电凸块邻接于第一接触件及第二封装件。第二导电接触件位于第一及第二封装件的外部。导线电性连接第一及第二封装件于第二接触件，导线的一第一端邻接于第一接触件，且至少部份的导线的第一端被凸块所覆盖。
文档编号H01L23/48GK102064163SQ20101056491
公开日2011年5月18日 申请日期2010年11月19日 优先权日2010年4月2日
发明者蔡裕斌, 陈家庆 申请人:日月光半导体制造股份有限公司