专利名称：一种全硅化金属栅mosfet器件的制备方法
技术领域：
本发明涉及微电子超深亚微米互补金属氧化物半导体器件(CMOS)技术和极大规模集成技术领域，尤其涉及一种全硅化金属栅MOSFET器件的制备方法。
背景技术：
在集成电路的发展中，多晶硅作为栅电极已有四十多年的历史，但是当传统的多晶硅栅晶体管尺寸缩小到一定程度后，将出现多晶硅耗尽效应和PMOS管硼穿透效应以及过高的栅电阻，这将阻碍晶体管性能的提升，成为进一步提高互补金属氧化物半导体 (CMOS)器件性能的瓶颈。为了解决这些问题，研究人员进行了大量的研究工作以寻找合适的替代技术。而金属栅被认为是最有希望的替代技术。用金属作栅电极，可以从根本上消除多晶硅栅耗尽效应和PMOS管的硼(B)穿透效应，同时获得非常低的栅极薄层电阻。而且金属栅则能很好的与高介电常数栅介质兼容，有效地克服费米钉扎效应。因此金属栅制备技术和方法成为非常重要的研究内容。在各类金属栅制备方法中，全硅化金属栅技术是一种比较简单的制备方法，并与 CMOS工艺具有很好的兼容性，具有很好的应用前景。为了满足器件性能的要求，金属栅电极需要具备栅功函数调节能力。对于全硅化金属栅电极而言，可以通过硅化前向栅电极内注入杂质的方法来调节全硅化金属栅电极的栅功函数。但是研究发现一些杂质(如 )注入到多晶硅栅电极内会对后续的多晶硅栅电极的刻蚀工艺带来很大的影响。会导致多晶硅栅电极无法刻蚀或刻蚀剖面不理想，在源漏区域留有难以去除的刻蚀残留物，影响源漏硅化物的制备以及电极的引出。BffiC的Demand，M.等研究人员(Dry etch of Yb-doped poly-Si gates for low Vt FUSI devices, Plasma Etch and Strip in Microelectronics. 2007 年，Leuven，Belgium.)论述了掺％多晶硅栅电极在刻蚀过程中遇到的问题(如图1A-1B所示)。图IA示出了没有经过退火激活工艺的掺％多晶硅栅电极刻蚀后在衬底上留有残留物。图IB示出了经过退火激活工艺的掺％多晶硅栅电极刻蚀时存在严重的微掩蔽作用， 导致更为严重的残留物问题。为了解决这些问题，需要使用新的工艺、设备或者工艺方案来解决这些问题，这对于全硅化金属栅技术的应用具有重要意义。
发明内容
本发明的目的在于提供一种全硅化金属栅MOSFET器件的制备方法，以尽量降低对设备的依赖程度，并可以与现有的CMOS工艺相兼容。为实现上述目的，本发明提供的全硅化金属栅MOSFET器件的制备方法，主要步骤为(1)在衬底上形成局部氧化隔离或浅槽隔离；(2)淀积栅介质和多晶硅；
(3)淀积硬掩膜；(4)光刻、刻蚀形成栅电极；(5)淀积介质层并刻蚀形成侧墙；(6)源漏注入并退火；(7)形成源漏硅化物；(8)淀积层间介质层；(9) CMP化学机械抛光至多晶硅栅电极露出；(10)涂覆光刻胶形成注入掩蔽层，并光刻露出多晶硅栅电极；(11)多晶硅栅电极内注入杂质；(12)去除光刻胶；(13)形成全硅化金属栅电极；(14)金属化。所述的制备方法，其中步骤2中淀积的栅介质的等效氧化层厚度5到50 A，栅介质为Si02、Si0N、HfA10N、HfTa0N、HfSi0N或Al2O3 ；栅介质是采用低压化学气相沉积、物理气相淀积、金属有机化学气相沉积或者原子层淀积方法形成。所述的制备方法，其中步骤2中淀积多晶硅是采用低压化学气相淀积方法，淀积的多晶硅的厚度为500至2000 Aq所述的制备方法，其中步骤3中淀积的硬掩膜为低压化学气相淀积TE0S，淀积的厚度为 500 ilj IOOOA0所述的制备方法，其中步骤10中的光刻胶为光学光刻胶或电子束抗蚀剂。所述的制备方法，其中步骤10中光刻胶的厚度为1到3um。所述的制备方法，其中步骤11中注入的杂质为％。所述的制备方法，其中步骤11中注入杂质的注入能量为50至150Kev，注入剂量为
IXio15M IXio1W20本发明具有以下有益效果1)本发明提供的这种全硅化金属栅MOSFET器件的制备方法，将栅内杂质注入工艺步骤放到多晶硅栅电极刻蚀工艺之后进行，这样就能够避免对掺杂多晶硅栅电极材料进行刻蚀，避免了刻蚀过程中存在的问题，能够获得好的多晶硅栅电极剖面形状，而且不会在源漏区域形成刻蚀残留物。2)本发明提供的这种全硅化金属栅MOSFET器件的制备方法，不必再对掺杂多晶硅栅电极材料的刻蚀工艺以及残留物的去除工艺进行特别的工艺开发和设备的改进，降低了制备全硅化金属栅MOSFET对设备的依赖性，降低制备的难度和成本。3)本发明提供的这种全硅化金属栅MOSFET器件的制备方法，其制备方法简单，易于集成，与CMOS工艺具有很好的兼容性，具有很大的应用价值。
图1A-1D是现有技术的栅内掺入％多晶硅栅刻蚀后SEM图；图IA和图IB为采用常规多晶硅刻蚀程序刻蚀掺％多晶硅的结果，杂质注入后未经过退火激活工艺，其中图IA为平面SEM图，图IB为截面SEM图IC和ID为采用常规多晶硅刻蚀程序刻蚀掺％并经过950°C，30S退火后多晶硅的结果，其中图IC为平面SEM图，图ID为截面SEM图；图2-图13是根据本发明实施例的方法制备全硅化金属栅MOSFET器件的流程中对应的各结构剖面图；其中图2为在衬底上形成浅沟槽隔离后的示意图；图3为在衬底上淀积形成栅介质层和多晶硅栅电极后示意图；图4为形成硬掩膜后的示意图；图5为光刻、刻蚀形成栅电极并在栅电极两侧形成侧墙后示意图；图6为形成源漏掺杂区后示意图；图7为形成源漏硅化物示意图；图8为在衬底上淀积层间介质示意图；图9为CMP化学机械抛光至多晶硅栅电极露出示意图；图10为光刻形成注入掩蔽层示意图；图11为向多晶硅栅电极内注入杂质示意图；图12为在衬底上淀积一层金属示意图；图13为退火使多晶硅栅电极与金属反应生成全硅化金属栅电极示意图。附图中标记说明IOl-Si衬底；102-STI隔离；103-栅介质层104-多晶硅栅电极；105-硬掩膜； 106-侧墙；107-源漏掺杂区；108-源漏硅化物；109-淀积的层间介质层；110-光刻胶； 111-注入离子；112-淀积的金属；113-全硅化金属栅。
具体实施例方式本发明提供的全硅化金属栅MOSFET器件的制备方法，主要步骤包括(1)在衬底上形成局部氧化隔离或浅槽隔离；(2)淀积栅介质和多晶硅；(3)淀积硬掩膜；(4)光刻、刻蚀形成栅电极；(5)淀积介质层并刻蚀形成侧墙；(6)源漏注入并退火；(7)形成源漏硅化物；(8)淀积层间介质层；(9) CMP化学机械抛光至多晶硅栅电极露出；(10)涂覆光刻胶形成注入掩蔽层，并光刻露出多晶硅栅电极；(11)多晶硅栅电极内注入杂质；(12)去除光刻胶；(13)形成全硅化金属栅电极；(14)金属化。上述制备方法中，优选地，步骤2中淀积的栅介质的等效氧化层厚度5到50入，栅介质可以是Si02、SiON和HfAlON、HfTaON, HfSiON或Al2O3等高K材料，栅介质层可通过低压化学气相沉积、物理气相淀积、金属有机化学气相沉积或者原子层淀积等方法形成。淀积的多晶硅的厚度为500至2000人。步骤3所淀积的硬掩膜为低压化学气相淀积TEOS (正硅酸乙酯)，淀积的厚度为500到1000 A。该硬掩膜的作用一方面保证在后面的源漏注入过程中源漏注入的杂质不被注入到多晶硅内，从而影响栅电极功函数的调整能力；另一方面保护多晶硅栅电极在源漏硅化步骤中不被硅化；还可以在后面的CMP工艺中有效的保护多晶硅栅电极。优选地，步骤10中的光刻所采用的胶为普通光学光刻胶或电子束抗蚀剂，并且保证光刻后只将多晶硅栅电极的区域露出，而其余部分被光刻胶覆盖；而且光刻胶的厚度要足够厚，以便掩蔽所述栅内杂质注入步骤注入的杂质不被注入到光刻胶下面的介质层和衬底中去，光刻胶的厚度为1到3um。优选地，步骤11中栅内注入杂质为％，将金属杂质％注入多晶硅栅内，注入能量为 50 至 150Kev，注入剂量为 1 X IO15 至 1 X 1016cm_2。以下通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。在附图中示出了根据本发明实施例的层结构示意图。这些图并非是按比例绘制的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。图1示出了现有技术栅内掺入％多晶硅栅刻蚀后表面SEM图，从图中可以看出掺入％杂质的多晶硅刻蚀后会在衬底表面留下很多难以去除的残留物，这些残留物会影响后来源漏区域硅化物的形成。图2 13详细示出了根据本发明实施例制备全硅化金属栅MOSFET器件各步骤对应的结构剖面图。以下，将参照这些附图来对根据本发明实施例的各个步骤予以详细说明。首先参考图2在半导体衬底101上形成浅沟槽隔离(STI，Shallow Trench Isolation) 102。具体地，所述半导体衬底101可以是半导体制造领域中常用的衬底材料， 对于本发明的实施例，优选采用体Si衬底。接着如图3所示，在整个衬底上形成栅介质层103和多晶硅栅电极104。所述栅介质层材料可以是普通栅介质材料，例如SiO2,或者是其他的高K介质材料，例如SiON和 HfAlON, HfTaON, HfSiON, Al2O3等，在本发明地实施例中优选SiO2，可通过低压化学气相沉积、物理气相淀积、金属有机化学气相沉积或者原子层淀积等方法形成，栅介质的等效氧化层厚度为5至50 A。所述多晶硅栅电极可采用低压化学气相淀积，等离子体增强化学气相沉积或其他方法形成，厚度可选为500至2000人。然后如图4所示，在整个衬底上形成硬掩膜层105。所述硬掩膜层材料为低压化学气相淀积TE0S，淀积的厚度为500到1000人。该硬掩膜层105的作用一方面保证在后面的源漏注入过程中源漏注入的杂质不被注入到多晶硅栅电极104内，从而影响栅电极功函数的调整能力；另一方面保护多晶硅栅电极104在源漏硅化步骤中不被硅化；还可以在后面的CMP工艺中有效的保护多晶硅栅电极104。
接着如图5所示，光刻、刻蚀形成栅电极并在栅电极两侧形成侧墙106。具体地， 光刻栅电极后采用反应离子刻蚀(RIE，Reactive Ion Etch)形成栅电极。然后在整个衬底上淀积一层介质层，例如可以包括SiN、Si3N4, TEOS或其他介质材料，本发明的实施例优选为TE0S，例如可以通过化学气相淀积或其他方法形成，厚度约为50-200nm。然后采用反应离子刻蚀形成侧墙106。然后参考图6、图7形成源漏结构。具体地，首先，采用离子注入并退火方法形成源漏掺杂区107，注入的离子类型可以根据器件类型不同分别注入N型(适用于NMOQ和P型 (适用于PMOQ杂质。然后，在源漏区形成源漏硅化物108。源漏硅化物的形成可以参照常规技术，这里不再赘述。接着，参考图8、图9，在半导体衬底上淀积层间介质109并CMP至多晶硅栅电极 104露出。具体地，首先，在半导体衬底上淀积一层层间介质层109，例如可以是Si02、TE0S、 LTO或其他介质材料，在本发明的实施例中优选为LT0，可以通过化学气相淀积方法形成， 厚度约为300 800nm。然后，采用CMP技术将层间介质层109减薄至多晶硅栅电极104露出。在CMP过程中要注意仔细控制工艺，以保证将硬掩膜层105完全去除干净，并且保证不会对多晶硅栅电极104造成严重地损伤。然后如图10、图11所示，光刻形成注入掩蔽层110并利用该掩蔽层进行栅内注入杂质111。所述注入掩蔽层110只需要将多晶硅栅电极104露出，而将其余区域掩蔽住。注入掩蔽层的厚度不能太薄，厚度可选为1至3um以便有效地阻挡栅内注入杂质111不被注入进入下面地层间介质层109和衬底101。注入完毕后将掩蔽层110去除。最后，如图12、图13所示，形成全硅化金属栅电极113。具体地，首先，在半导体衬底上淀积一层金属112，例如可以是Ni，Ti，Co或其它金属材料，在本发明的实施例中优选为Ni，可以通过物理气相淀积(PVD，Physical Vapor Deposition)方法形成，厚度约为300 至1500 A。该厚度可以根据多晶硅栅电极104的厚度来决定，不能够太薄以保证整个多晶硅栅电极在全硅化工艺过程中全部转变为硅化物。然后，退火使淀积的金属112与多晶硅栅电极104反应生成全硅化金属栅电极113。在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过现有技术中的各种手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。以上参照本发明的实施例对本发明予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。 不脱离本发明的范围，本领域技术人员可以做出多种替换和修改，这些替换和修改都应落在本发明的范围之内。
权利要求
1.一种全硅化金属栅MOSFET器件的制备方法，主要步骤为(1)在衬底上形成局部氧化隔离或浅槽隔离；(2)淀积栅介质和多晶硅；(3)淀积硬掩膜；(4)光刻、刻蚀形成栅电极；(5)淀积介质层并刻蚀形成侧墙；(6)源漏注入并退火；(7)形成源漏硅化物；(8)淀积层间介质层；(9)CMP化学机械抛光至多晶硅栅电极露出；(10)涂覆光刻胶形成注入掩蔽层，并光刻露出多晶硅栅电极；(11)多晶硅栅电极内注入杂质；(12)去除光刻胶；(13)形成全硅化金属栅电极；(14)金属化。
2.根据权利要求1所述的制备方法，其中，所述步骤2中淀积的栅介质的等效氧化层厚度5到50 A，栅介质为Si02、SiON, HfAlON, HfTaON, HfSiON或Al2O3 ；栅介质是采用低压化学气相沉积、物理气相淀积、金属有机化学气相沉积或者原子层淀积方法形成。
3.根据权利要求1所述的制备方法，其中，所述步骤2中淀积多晶硅是采用低压化学气相淀积方法，淀积的多晶硅的厚度为500至2000 A。
4.根据权利要求1所述的制备方法，其中，所述步骤3中淀积的硬掩膜为低压化学气相淀积正硅酸乙酯，淀积的厚度为500到1000入。
5.根据权利要求1所述的制备方法，其中，所述步骤10中的光刻胶为光学光刻胶或电子束抗蚀剂。
6.根据权利要求1或5所述的制备方法，其中，所述步骤10中光刻胶的厚度为1到3um。
7.根据权利要求1所述的制备方法，其中，所述步骤11中注入的杂质为Yb。
8.根据权利要求1或7所述的制备方法，其中，所述步骤11中注入杂质的注入能量为 50 至 150Kev，注入剂量为 IXlO15M IXlO1W0
全文摘要
一种全硅化金属栅MOSFET器件的制备方法，包括在衬底上形成局部氧化隔离或浅槽隔离；淀积栅介质和栅电极材料；淀积硬掩膜；光刻、刻蚀形成栅电极；淀积介质层并刻蚀形成侧墙；源漏注入并退火；形成源漏硅化物；淀积层间介质层；CMP化学机械抛光至多晶硅栅电极露出；涂覆光刻胶形成注入掩蔽层，并光刻露出多晶硅栅电极；栅内注入杂质；去除光刻胶；形成全硅化金属栅电极；金属化。本发明的制备方法克服了栅内掺杂多晶硅栅电极刻蚀存在问题，易于集成，与CMOS工艺兼容性好。
文档编号H01L21/336GK102479723SQ20101057381
公开日2012年5月30日 申请日期2010年11月30日 优先权日2010年11月30日
发明者周华杰, 徐秋霞 申请人:中国科学院微电子研究所