专利名称：一种提高电流密度的绝缘体上硅p型半导体组合器件的制作方法
技术领域：
本实用新型涉及高压功率半导体器件领域，是关于一种适用于高压应用的提高电 流密度的绝缘体上硅P型半导体组合器件。
背景技术：
随着人们对现代化生活需求的日益增强，功率半导体器件的性能越来越受到关 注，其中功率半导体器件的可集成性、高耐压、大电流和与低压电路部分的良好的隔离能力 是人们最大的技术要求。决定功率集成电路处理高电压、大电流能力大小的因素除了功率 半导体器件的种类以外，功率半导体器件的结构和制造工艺也是重要的影响因素。长久以来，人们采用的功率半导体器件为高压三级管和高压绝缘栅场效应晶体 管。这两种器件在满足人们基本的高耐压和可集成性的需求的同时，也给功率集成电路带 来了许多的负面影响。对于高压三级管，它的不足有输入阻抗很低，开关速度不高。尽管高 压绝缘栅场效应晶体管的输入阻抗非常高，但是电流驱动能力有限，除此之外，它的高耐压 和高的导通阻抗呈现出不可避免的矛盾。随着科学技术的发展，绝缘栅双极型器件的出现解决了人们对功率半导体器件的 大部分需求。绝缘栅双极型器件集合了高压三极管和绝缘栅场效应晶体管的优势，具有高 的输入阻抗、高的开关速度、高耐压、大的电流驱动能力和低导通阻抗等性能。但是，绝缘栅 双极型器件是纵向器件，可集成性能差。后来出现的横向绝缘栅双极型器件解决了这一问 题。功率半导体器件的可集成性、高耐压、大电流的需求解决后，它的隔离性成为主要 的矛盾。主要是在体硅工艺中，高压电路和低压电路同时集成在一个芯片上，高压电路的漏 电流会比较高，因此会通过衬底进入低压电路引发低压电路的闩锁，最终造成芯片烧毁。为 了解决这一问题，人们提出了绝缘体上硅工艺。绝缘体上硅工艺的出现有效地解决了功率半导体器件的隔离问题。目前绝缘体上 横向绝缘栅双极型器件已成为功率半导体器件的主力军，广泛应用于直流电压为600V及 以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。围绕着绝缘体上横向绝缘栅双极型器件的一个较大的问题是，与纵向器件相比电 流密度不够高，因此常常以加大器件的面积来获得高的电流驱动能力，因而耗费大量的芯 片面积，增加了成本。本文介绍了一种新型的提高电流密度的绝缘体上硅P型半导体组合 器件，在不增加版图面积的前提下，与同尺寸的普通绝缘体上P型横向绝缘栅双极型器件 相比，电流密度大幅度增加。
实用新型内容本实用新型提供一种能够在不改变器件面积的基础上有效提高器件电流密度的 绝缘体上硅P型半导体组合器件。本实用新型采用如下技术方案[0010]一种提高电流密度的绝缘体上硅P型半导体组合器件，包括N型衬底，在N型衬 底上设有埋氧层，其特征在于，在埋氧层中央设有N型深阱，在N型深阱上设有N型体接触 区和P型源区且在N型体接触区和P型源区上设有连通二者的源极金属，在埋氧层上还设 有第一隔离区和第二隔离区，由所述的第一隔离区和第二隔离区向埋氧层中心延伸并由此 分割形成绝缘栅双极型器件区和高压三极管区，在绝缘栅双极型器件区内设有绝缘栅双极 型器件，所述的绝缘栅双极型器件中的源区采用所述的P型源区且所述的P型源区位于绝 缘栅双极型器件区内，在高压三极管区内设有高压三极管，所述的高压三极管中的集电区 采用所述的N型体接触区，所述的N型体接触区位于高压三极管区内，所述的绝缘栅双极型 器件中的第一漏极金属通过第二金属与所述的高压三极管中的第一基极金属连接。与现有技术相比，本实用新型具有如下优点(1)本实用新型的半导体组合半导体器件分为两个部分，其中一个部分用于制作 绝缘栅双极型器件，另一部分用于制作高压三极管，并同过第二金属将绝缘栅双极型器件 的漏极和高压三极管的基极连接在一起，可以在不改变器件总面积的基础上有效的将前者 的漏极电流作为流过高压三极管的基极电流进一步放大，从而提高电流密度。该半导体组 合器件的等效电路图参见附图4，图5显示了本实用新型的半导体组合器件与相同面积的 绝缘栅双极型器件的电流密度的比较，可见，本实用新型的半导体组合器件的电流密度比 一般绝缘栅双极型器件的电流密度大大提高了。(2)本实用新型器件的好处在于可以通过调整第一隔离区101与第二隔离区102 的夹角来优化绝缘栅双极型器件和高压三极管的版图面积的比例，以达到整个组合半导体 器件的电流密度与其他性能(如散热情况等)折衷的最优效果。(3)本实用新型器件的在提高电流密度的同时与传统器件相比，并不改变器件原 来的版图面积。(4)本实用新型器件的在提高电流密度的同时，并不影响器件的耐压水平，器件的 基本性能要求仍能满足。图6所示为本实用新型的半导体组合器件与相同面积一般绝缘栅 双极型器件的关态击穿电压的比较图，可见本实用新型的半导体组合器件的关态击穿电压 可以保持与相同面积的一般绝缘栅双极型器件一致。(5)本实用新型器件的制作并不需要额外工艺步骤，与现有的集成电路制造工艺
完全兼容。
图1 (a)是本实用新型组合半导体器件去除钝化保护氧化层后的俯视图。图1 (b)是沿着图1 (a)的AA’面的剖面图(含有钝化层)。图1 (c)是沿着图1 (a)的BB’面的剖面图(含有钝化层)。图2是本实用新型的组合半导体器件三维立体结构图。(去除钝化保护氧化层和 所有金属)。图3是本实用新型的半导体组合器件沿AA’面的三维立体剖面图(去除钝化保护 氧化层和所有金属)。图4是本实用新型的半导体组合器件的等效电路图。图5是本实用新型的半导体组合器件和相同面积的一般绝缘栅双极型器件的漏极电流密度比较图。图6是本实用新型的半导体组合器件和相同面积的一般绝缘栅双极型器件的关 态击穿电压比较图。图7(a)是形成本实用新型的半导体组合器件中的N型深阱14工艺示意图。图7(b)是形成本实用新型的半导体组合器件中绝缘栅双极型器件区的P型漂移 区4以及高压三极管区的P型三极管漂移区4’的工艺示意图。图7 (c)是形成本实用新型的半导体组合器件中P漂移区4上的P型缓冲阱5以 及P型三极管漂移区4’上的P型三极管缓冲阱5’的工艺示意图。图7(d)是形成本实用新型的半导体组合器件中绝缘栅双极型器件区的场氧化层 8、栅氧化层9以及多晶硅栅10的工艺示意图。图7 (e)是形成本实用新型的半导体组合器件中N型漏区6、N型发射区15以及P 型基区16的工艺示意图。图7(f)是完全形成本实用新型的半导体组合器件后，沿着图1(a)的AA’面的剖 面图。
具体实施方式
一种提高电流密度的绝缘体上硅P型半导体组合器件，包括N型衬底1，在N型 衬底1上设有埋氧层2，其特征在于，在埋氧层2中央设有N型深阱14，在N型深阱14上设 有N型体接触区12和P型源区11且在N型体接触区12和P型源区11上设有连通二者的 源极金属72，在埋氧层2上还设有第一隔离区101和第二隔离区102，由所述的第一隔离区 101和第二隔离区102向埋氧层2中心延伸并由此分割形成绝缘栅双极型器件区I和高压 三极管区II，在绝缘栅双极型器件区I内设有绝缘栅双极型器件，所述的绝缘栅双极型器 件中的源区采用所述的P型源区11且所述的P型源区11位于绝缘栅双极型器件区I内， 在高压三极管区II内设有高压三极管，所述的高压三极管中的集电区采用所述的N型体接 触区12，所述的N型体接触区12位于高压三极管区II内，所述的绝缘栅双极型器件中的第 一漏极金属74通过第二金属75与所述的高压三极管中的第一基极金属71连接。所述的第一隔离区101和第二隔离区102所形成的夹角可以调整，但是由所述的 第一隔离区101和第二隔离区102向埋氧层2中心延伸并由此分割形成的两个区域中，钝 角所包围的区域必须为绝缘栅双极型器件区I，而锐角所包围的区域必须为高压三极管区 II。虽然附图说明中的本半导体组合器件结构是采用圆形版图实现形式，但是其实现 方式并不仅限于圆形，也可以是跑道型、矩形等其他形状，只要用两个隔离槽101和102将 绝缘栅双极型器件和高压三极管隔开并将绝缘栅双极型器件的漏极与高压三极管的基极 用金属连接即可。所述的绝缘体上硅P型半导体组合器件N型发射区15与P型基区16的间距为 1 μ m ~ 2 μ m ；本实用新型采用如下方法来制备第一步，取具有N型外延层的绝缘体上硅圆片，根据所设计的绝缘栅双极型器件 和高压三极管的面积比例，刻蚀所需要的隔离槽101和102，从而形成绝缘栅双极型器件区I和高压三极管区II，且N型外延层被分割成在绝缘栅双极型器件区I内的第一 N型外延 层3和在高压三极管区内的第二 N型外延层3，。第二步，通过高能量磷离子注入，并高温退火形成N型深阱14。第三步，以高能量的硼离子注入，高温退火后在绝缘栅双极型器件区形成P型漂 移区4而在高压三极管区形成P型三极管漂移区4’ ；第四步，以高能量的硼离子注入，高温退火后在P漂移区4上形成P型缓冲阱5而 在P型三极管漂移区4’上形成P型三极管缓冲阱5’。第五步，淀积并刻蚀氮化硅，在高温下生长场氧化层。再生长栅氧化层，并淀积多 晶硅，刻蚀出多晶硅栅。第六步，通过高剂量的硼离子和磷离子注入，制作各个电极接触区。第七步，淀积二氧化硅，刻蚀电极接触孔后淀积金属引线层并刻蚀掉多余金属。第八步，进行钝化层的制作。
权利要求1.一种提高电流密度的绝缘体上硅P型半导体组合器件，包括N型衬底(1)，在N型衬 底⑴上设有埋氧层O)，其特征在于，在埋氧层⑵中央设有N型深阱(14)，在N型深阱 (14)上设有N型体接触区(1 和P型源区(11)且在N型体接触区(1 和P型源区(11) 上设有连通二者的源极金属(72)，在埋氧层( 上还设有第一隔离区(101)和第二隔离区 (102)，由所述的第一隔离区(101)和第二隔离区(102)向埋氧层O)中心延伸并由此分割 形成绝缘栅双极型器件区(I)和高压三极管区(II)，在绝缘栅双极型器件区(I)内设有绝 缘栅双极型器件，所述的绝缘栅双极型器件中的源区采用所述的P型源区(11)且所述的P 型源区(11)位于绝缘栅双极型器件区(I)内，在高压三极管区(II)内设有高压三极管，所 述的高压三极管中的集电区采用所述的N型体接触区(12)，所述的N型体接触区(12)位 于高压三极管区(II)内，所述的绝缘栅双极型器件中的第一漏极金属(74)通过第二金属 (75)与所述的高压三极管中的第一基极金属(71)连接。
2.根据权利要求1所述的提高电流密度的绝缘体上硅P型半导体组合器件，其特征在 于，N型发射区(15)与P型基区(16)的间距为1 μ m 2 μ m。
专利摘要一种提高电流密度的绝缘体上硅P型半导体组合器件，包括N型衬底，在N型衬底上设埋氧层，在埋氧层上设N型外延层且N型外延层被分割成区域I和II，其中I区为绝缘栅双极型器件区，包括P型漂移区、N型深阱、P型缓冲阱、N型漏区、P型源区和N型体接触区，在硅表面相应设有场氧化层和栅氧化层，在栅氧化层上设有多晶硅栅；其中II区为高压三极管区，包括P型三极管漂移区、P型三极管缓冲阱、N型发射区和P型基区，其特征在于II区中的P型基区包在P型缓冲区内部，且I区中N型漏区上的第一漏极金属与II区中P型基区上的第一基极金属通过第二金属连通。本实用新型在不增加器件面积基础上显著提升器件的电流密度且器件其他性能参数并不改变。
文档编号H01L21/76GK201845778SQ201020508089
公开日2011年5月25日 申请日期2010年8月27日 优先权日2010年8月27日
发明者孙伟锋, 孙虎, 时龙兴, 苏展, 钱钦松 申请人:东南大学