专利名称：具有梯级结构凸起的结构的半导体芯片的制作方法
技术领域：
本发明一般涉及半导体加工，更具体地，涉及半导体芯片焊料凸点衬垫以及形成焊料凸点衬垫的方法。
背景技术：
倒装芯片安装方案在将半导体芯片安装到如半导体芯片封装基板之类电路板上使用了几十年。在许多传统的倒装芯片变形中，在半导体芯片的输入/输出(I/O)位置和电路板的对应I/O位置之间建立多个焊点。在一种传统的工艺中，焊料凸点通过冶金方式 (metallurgically)粘结到所给I/O位置或半导体芯片的衬垫上，并且所谓的预焊料通过冶金方式粘结到电路板对应的I/O位置。此后，使焊料凸点和预焊料接近并使该焊料凸点和预焊料中的一个或两个经历回流的加热过程，以建立必要的焊点。在一种传统的工艺中，焊料凸点到半导体芯片特定I/O位置的连接使得在半导体芯片邻近I/O位置的顶层介电薄膜上形成开口必不可少，并且此后沉积金属以建立凸点下金属化(UBM)结构。然后，焊料凸点经回流通过冶金方式粘结到UBM结构。这种传统的UBM 结构包括底部、侧壁和位于介电薄膜上的上放凸缘。倒装芯片焊点可能会受到来自各方面源的机械应力，如热膨胀系数不匹配，延展性差异和电路板变形。这种应力使刚刚描述的传统UBM结构遭受弯矩。其效果是导致某种程度的方位性，即在接近模具边缘和拐角的应力常常最大并且越接近模具中心应力越小。 与所谓的边缘效应有关的弯矩能将应力强加在该UBM结构下的介电薄膜上，如果应力足够大，该结构能产生断裂。本发明旨在克服或减小上述一个或一个以上缺陷的效应。
发明内容
根据本发明实施方式的一方面，提供了制造方法，其包括在半导体芯片的第一面上形成第一导体结构以及形成与该第一导体结构电接触的第二导体结构。该第二导体结构适于联接(coupled)到焊料结构并且包括具有至少两个踏板的梯级结构。根据本发明实施方式的另一方面，提供了将半导体芯片联接到电路板的方法，其包括将第一焊料结构联接到位于该半导体芯片第一面上的第一导体结构上。该第一导体结构包括具有至少两个踏板的梯级结构。将该第一焊料结构联接到该电路板。根据本发明实施方式的另一方面，提供了装置，其包括具有第一面和与该第一面相对的第二面的半导体芯片。第一导体结构位于该第一面上并且适于联接到焊料结构。该第一导体结构包括具有至少两个踏板的梯级结构。
在阅读下述具体实施方式
并参照附图的基础上，本发明上述和其他优势将显而易见，其中
图1所示为半导体芯片器件的示例性实施方式的示图，该半导体器件包括安装在电路板上的半导体芯片；图2所示为图1沿截面2-2的剖视图；图3所示为传统焊点的部分剖视图；图4所示为图2在较大的放大倍数下的部分视图；图5描绘了朝向半导体芯片的导体结构的开口的示例性结构的剖视图；图6是类似于图5的剖视图，但是描绘了绝缘层和掩膜的应用；图7是类似于图6的剖视图，但是描绘了在绝缘层中开口的形状；图8是类似于图7的剖视图，描绘了在具有梯级结构的开口中另一导体结构的形状；图9所示为图8的梯级结构导体结构的俯视图；以及图10是类似于图8的剖视图，但是示意性地描绘了在梯级导体结构上焊料结构的形成。
具体实施例方式本文描述了半导体芯片的不同实施方式。一个示例包括制造为具有两个或两个以上踏板的梯级结构的焊料凸点连接结构，如UBM结构。该梯级结构将应力从焊点散布到较大区域以减小基础的钝化堆叠损坏的可能性。现在将描述更多细节。在下文的附图中，相同元件出现在一个以上附图中时参考数字通常重复。现在参照附图，尤其在图1中，显示了半导体芯片器件10的示例性实施方式的示图，半导体器件10 包括安装在电路板20上的半导体芯片15。底部填充材料层25位于半导体芯片15和电路板20之间。半导体芯片15可以是用于电子工业的各种不同类型的电路设备，例如微处理器，图像处理器，微处理器/图像组合处理器，专用集成电路，存储设备或类似设备，并且该半导体芯片15可以是单核的或多核的甚至是与额外芯片堆叠的。半导体芯片15可由块状半导体构建，如硅或锗，或者由诸如绝缘材料上的硅等绝缘材料上的半导体构建。半导体芯片15可以是安装到电路板20上的倒装芯片并且通过焊点或其他结构(图1中未图示，但图示在后续的图中)电连接到电路板20上。电路板20可以是半导体芯片封装基板，电路卡，或几乎任何其他类型的印刷电路板。尽管单片式结构能用于电路板20，但是更常见的结构是使用堆积(build-up)设计。在这方面，电路板20可由中间芯层组成，在该芯层上方形成一个或一个以上的堆积层以及在其下方形成额外的一个或一个以上的堆积层。该芯层本身可由一个或一个以上的层堆叠构成。这种结构的一个示例可称为所谓的“2-2-2”结构，其中单层芯层夹在两组两个堆积层之间。如果作为半导体芯片封装基板实施，电路板20中的层数可从四层变到十六层或者更多层，尽管少于四层也可使用。也可使用所谓的“无芯”设计。电路板20的层可由绝缘材料构成，如公知的环氧树脂，其中穿插有金属互连线。能使用除了堆积层以外的多层结构。 可选地，电路板20可由公知的陶瓷或适合封装基板或其他印刷电路板的其他材料构成。电路板20具有多个导体轨迹和通孔以及其他结构以在半导体芯片15和未图示的其他电路设备之间提供功率、接地和信号传送。为了促进这些传送，可以通过引脚栅格阵列、球状网格阵列、基板栅格阵列(land grid array)或其他类型的互连模式的形式给电路板20提供输入/输出。现结合图2描述半导体芯片15的其他细节，图2是图1沿截面2_2的剖视图。在参照图2之前，应注意在截面显示的部分封装10的确切位置。应注意截面2-2穿过包括边缘30的半导体芯片15的小部分。带着这些提示，现在参照图2。如上所述，半导体芯片15 可由块状半导体或绝缘体上的半导体构建。在这个说明性的实施方式中，半导体芯片15作为块状半导体实施，其包括块状半导体层35和半导体器件层40。半导体器件层40包括给半导体芯片15提供功能的各种电路，并且将通常包括促进往来半导体芯片15的功率、接地和信号传送的多个金属化层和/或其他类型的导体层。介电迭层45形成在半导体器件层 40上并且可由多层绝缘材料构成。关于介电迭层45的更具体的描述将结合随后的
。半导体芯片15可以是安装到载台基板20上的倒装芯片并且以多个焊料结构或焊点的方式电连接到基板20上，该焊料结构或焊点中的两个可见并分别标识为50和55。因为截面2-2的位置，焊点55仅部分可见。对焊点50的下述阐述也说明了其他焊点。焊点50包括通过冶金方式粘结到其他焊料结构65的焊料结构或凸点60，焊料结构65有时也称为预焊料。焊料凸点60和预焊料65经过焊料回流过程通过冶金方式结合。不规则线70表示回流后焊料凸点60和预焊料65之间假设的边界。然而，本领域技术人员应了解，即使用显微镜检测，这种边界70很少能看见。焊料凸点60可由各种含铅或无铅焊料构成。示例性的含铅焊料的成分可在共晶比例或接近共晶比例，如约63%的Sn和37%的此。示例性的无铅焊料包括锡-银(约 97. 3% 的 Sn，2. 7% 的 Ag)，锡-铜(约 99% 的 Sn，1 % 的 Cu)，锡-银-铜(约 96. 5% 的 Sn， 3%的Ag，0.5%的Cu)或类似物。预焊料65可由相同类型的材料组成。可选地，可除去预焊料65有利于单焊料结构或焊料加上传导柱结构。焊料凸点60通过冶金方式连接到导电结构75，其可替换地称为凸点下金属化结构或UBM结构。正如本文中其他地方更详细描述的，UBM结构75可具有对应各种应力和弯矩的改进的抵抗性能的梯级结构。进而，UBM结构 75电连接到芯片15的其他导体结构或衬垫上，该导体结构或衬垫用80标识并且可以是半导体芯片15的多个金属化层的一部分。导体结构80可称为重新分配层或RDL结构。导体结构80可用作功率、接地或信号的输入/输出位置，或者可用作不电联接到其他结构的虚拟(dummy)衬垫。预焊料65同样地通过冶金方式粘结到导体85上，导体85与焊料掩膜90 横向接壤。导体结构85可形成多层导体结构的一部分，该多层导体结构通过通孔互连并且由介电材料层围绕。底部填充材料25分散在半导体芯片15和基板20之间以减小在半导体芯片15，焊点50，55等，以及电路板20中的热膨胀系数(CTE)差异的影响。例如，底部填充材料25可能是环氧树脂与白炭黑和酚树脂的混合物，并且在回流过程之前或之后沉积以建立焊点50 和55。各种物理过程可能导致焊料凸点60和UBM结构75之间的金属间结合上的明显的应力。这些应力中的一些应力起因于热循环期间半导体芯片15、电路板20和底部填充材料层25之间的应变率差异。应力差的另一个原因可能是焊料凸点60和预焊料65之间的延展性差异。由于公知的边缘效应的现象，这些应力差以及合应变接近半导体芯片15的边缘30可能最大并且可能沿箭头100表示的方向从边缘30延伸朝向半导体芯片15的中心逐渐减小。
为了帮助描述UBM结构75，图2中由虚线椭圆形105为界的部分将在图4中以较大的倍数显示。然而，在正式参照图4之前，对比焊点和导体衬垫结构的类似的传统结构是有帮助的。在这方面，现在参照描绘了部分传统焊点和导体衬垫结构的图3。为了清楚地描绘施加到相关结构的各种力，在图3中没有显示交叉的剖面线。在这里，下述特征是可见的小部分半导体芯片110，凸点衬垫115，，电介质堆叠120，聚合物材料层125，UBM结构 130，底部填充材料层135，焊料掩膜140，导体衬垫145和小部分半导体芯片封装基板150。 焊点155显示为虚线图像。指向半导体芯片110中心的方向由箭头160表示。由于在制造，可靠性测试或设备操作过程中基板150的翘曲(warping)，以及主要地由于CTE不匹配，基板150通过焊点155给予由一系列向下指向的箭头表示的分布负载。 该分布负载的强度沿着长度L1W最大的Q1变化到最小的ω2，其中Co1和ω2为单位长度的单位力。分布负载的合力队位于χ轴上的X1处。因为图3是剖视图，所以施加于UBM结构130上的该分布负载表现为线分布。实际上，该分布负载将是区域分布。作为沿着χ轴和方向160朝向中心的距离的函数的从0^到ω2的力场强度，其逐步减小起因于本文背景技术中所描述的边缘效应。合力R1相对于拐角点B的位置产生了施加在UBM结构130上绕拐角点B的力矩Mp根据UBM结构130的延展性和距离L1,拐角点B能作为UBM结构130 向下的并且绕点B的不期望的绕轴旋转运动的支点。实质上，距离L1可以足够小使得UBM 结构130缺少充足的能够弯曲并适应(accommodate)弯矩M1的延展性，从而不会使电介质堆叠120分层或破裂，尤其是在拐角点A附近。现在再次参照图2和4描绘的示例性实施方式。图4以较大的倍数显示了图2中由虚线椭圆形105为界的部分。这个示例性的实施方式包括UBM结构75的结构，其解决与结合传统焊点UBM结构设计和图3描述的边缘效应和CTE不匹配相关的弯矩问题。类似于图3中的描绘，图4不包括通常在专利图纸中出现的传统的交叉剖面线，因此可以更清楚地看到各种力。应当指出，图4描绘了小部分半导体芯片器件层40，导体衬垫80，电介质迭层 43，聚合物材料层45，UBM结构75，底部填充材料25，焊点50 (虚线所示)，导体衬垫85，焊料掩膜90和小部分电路板20。应注意，该电介质堆叠可以是单片或多层层板。在一示例性实施方式中，该电介质堆叠可由例如氧化硅层和氮化硅层交替构成。正如图3中描绘的传统实施方式所示，这个说明性的实施方式可在UBM结构75上产生分布负载，该分布负载沿着长度L2从某最大强度ω3变化到最小的ω4，其中《3和ω4 是单位长度的单位力。合力&位于χ轴上的&处。该分布负载起因于基板20的翘曲和其他CTE效应，并且强度的变化起因于前述的沿着χ轴和箭头100的方向朝向半导体芯片的中心前进的边缘效应。因为图4是剖视图，所以施加在UBM结构75上的该分布负载显示为线分布。实际上，该分布负载是区域分布。合力&相对于拐角点C的位置产生了施加在 UBM结构75上绕拐角点C的力矩Μ2。然而，UBM结构75制造为具有梯级结构因而不仅在拐角点D处抵抗力矩M2,也在另一拐角点E处抵抗力矩Μ2。实质上，该负载分布在更长的长度因而更大的面积上，这导致较小的应力以及绝缘堆叠43分层和破裂的较小可能性。该梯级结构包括平台163，从平台163突出的高地165，从高地163延伸出的踏板167，从踏板167 突出的另一高地169，以及从高地169延伸出的另一踏板170。然而，踏板的数量能大于两个。在这个示例性实施方式中，踏板167比踏板170宽，但是两个踏板167和170在长度上可以相等或者踏板170可以比踏板167宽。
通过参照图5，6，7，8，9和10并且从图5开始可理解制造示例性UBM结构75的示例性的方法。图5是剖视图，显示了小部分半导体芯片器件层40和导体衬垫80以及电介质堆叠43。应了解，图5描绘的半导体器件层40和导体衬垫80与图2和图4所描绘的方向倒置。同时也应了解，本文描述的过程可通过基层在晶片级或模具上实施。在这个阶段， 形成了导体结构80和电介质堆叠43。导体结构80可由多种导体材料构成，这些材料如铝， 铜，银，金，钛，难熔金属，难熔金属化合物，这些金属的合金或类似物。在可替代的单一结构中，导体结构80可由多元金属层层板组成，如钛层，随后是镍-钒层，随后是铜层。在另一实施方式中，钛层可以被铜层覆盖，随后是镍顶部涂层。然而，本领域技术人员应了解导体结构80可使用多种导电材料。可使用多种公知的施加金属材料的技术，如物理气相沉积， 化学气相沉积，电镀或类似技术。应了解，能使用额外的导电结构。电介质堆叠43可由如二氧化硅和氮化硅等介电材料交替组成，并且可通过公知的化学气相沉积(CVD)和/或氧化或氧化技术形成。可在电介质堆叠43上形成合适的光刻掩膜175，并且通过公知的光刻步骤用与导体衬垫80对齐的适当的开口 180使掩膜175 图案化。此后，实施一个或一个以上的材料移除步骤以便在电介质堆叠43中产生开口 185。 例如，该材料移除步骤可包括适于为电介质堆叠43选定的具体材料的一个或一个以上的干蚀刻和/或湿蚀刻过程。材料移除后，产生开口 185，可通过灰化，溶剂萃取(stripping) 或类似过程去除掩膜175。现参照图6，聚合物层45形成在电介质堆叠43上。聚合物层45可由聚酰亚胺， 苯并环丁烯或类似材料，或者诸如氮化硅或类似材料等其他绝缘材料组成，并且可通过旋涂，CVD或其他技术沉积。层45的施加通常将填充电介质堆叠43中的开口 185。为了生成阶梯式结构以随后形成UBM结构，有必要在聚合物材料45中建立宽于电介质堆叠43中的开口 185的开口，这个可以根据聚合物层45的成分以多种方式完成。在一示例性实施方式中使用聚酰亚胺作为聚合物层45，该聚酰亚胺可加入光敏化合物并且合适的非接触 (non-contact)掩膜195位于聚合物层45中开口所需位置处。接着，将聚合物层145暴露在辐射195下。使聚合物层45中没有覆盖掩膜190的部分不溶于显影液。将非接触掩膜 190移除并且将聚合物层45显影以产生如图7所示的开口 200。如果聚合物层45不能通过暴露和显影进行材料移除，那么可应用适当的光刻掩膜并实施蚀刻以产生开口 200。参照图8，可通过沉积，电镀或其他材料形成技术形成UBM结构75。事实上，结合导体结构80所描述的相同类型的材料和技术也能用于UBM结构75中。在这个示例性实施方式中，可通过穿过聚合物层45的表面电镀铜随后通过材料移除步骤使得仅留下UBM结构 75进而形成UBM结构75。可通过湿蚀刻或干蚀刻进行该材料移除。在这个阶段，UBM结构 75包括前述的平台163，高地165和169，以及踏板167和170。UBM结构75与下面的导体衬垫80形成冶金(metallurgical)结合。如果需要，可实施初步的自然氧化剥离蚀刻以确保导体结构80的表面充分暴露使得其能与UBM结构75冶金结合。图9是经过电镀和蚀刻定义的UBM结构75的俯视图。在这个示例性实施方式中， UBM结构75通常具有如图9所示的八角形形状。应注意，平台163以及踏板167和170清晰可见，并且具有相同的常用八角形覆盖区。然而，应了解，除了八角形覆盖区以外的几乎任何其他形状可用于UBM结构75中。现参照图10，图10示意性地描绘了将变成图2中描绘的焊料凸点60的焊料205的沉积。可结合沉积的焊料205使用多种工艺以便建立图2中描绘的焊料凸点60。在一示例性实施方式中，使用印刷工艺，其可包括在UBM结构75上溅射沉积钛，随后覆盖溅射 (blanket sputtering)镍-钒薄膜以及然后覆盖溅射铜薄膜。此处，可在聚合物层45上应用合适的光刻掩膜210。通过公知的光刻过程使光刻掩膜210具有开口 220。然后，通过丝网印刷过程沉积焊料205。在可替换的示例性实施方式中，可使用电镀过程。在这方面，钛和铜相继覆盖溅射到UBM结构75和聚合物层45上。接着，形成具有开口的与图9中所描绘的掩膜210没什么不同的合适的光刻掩膜以暴露UBM结构75。在这个阶段，可将镍电镀到UBM结构上并且将焊料205电镀到镍上。电镀焊料205后，可化学剥离该掩膜以便留下前述图2中描绘的焊料凸点60。本发明披露的任何示例性实施方式可在由计算机可读介质处理的指令中具体化， 该计算机介质如，例如半导体，磁盘，光盘或其他存储介质或作为计算机数据信号。该指令或软件能够合成和/或模拟本发明披露的电路结构。在一示例性的实施方式中，电子设计自动化程序如Cadence APD, Encore或类似程序可用于合成所披露的电路结构。得到的代码可用于制造所披露的电路结构。虽然本发明可进行各种修改和替换形式，但本文在附图中通过示例的方式示出了具体的实施方式并且本文详细描述了具体的实施方式。然而，应了解本发明并不局限于所披露的具体形式。相反的，本发明涵盖落入随后权利要求所定义的本发明精神和范围中的所有修改、等同以及替换。
权利要求
1.一种制造方法，其包括在半导体芯片的第一面上形成第一导体结构；以及形成第二导体结构，所述第二导体结构与所述第一导体结构电接触，并且适于联接到焊料结构，所述第二导体结构包括具有至少两个踏板的梯级结构。
2.根据权利要求1所述的方法，其中所述半导体芯片包括位于所述第一导体结构上方的电介质层板，所述方法包括形成相对所述第一导体结构的开口并且在所述开口中形成所述第二导体结构。
3.根据权利要求1所述的方法，包含将焊料结构联接到所述第二导体结构。
4.根据权利要求1所述的方法，其中所述焊料结构包括焊料凸点和焊点中的一个。
5.根据权利要求1所述的方法，其中包括将电路板电联接到所述焊料结构。
6.根据权利要求5所述的方法，其中所述电路板包括半导体芯片封装基板。
7.根据权利要求1所述的方法，其中包括使用存储在计算机可读介质中的指令形成所述第一和第二导体结构。
8.根据权利要求1所述的方法，其中所述第一导体结构包括虚拟衬垫。
9.将半导体芯片联接到电路板的方法，其包括将第一焊料结构联接到位于所述半导体芯片第一面上的第一导体结构上，所述第一导体结构包括具有至少两个踏板的梯级结构；以及将所述第一焊料结构联接到所述电路板。
10.根据权利要求9所述的方法，其中所述第一焊料结构包括焊料凸点和焊点中的一个。
11.根据权利要求9所述的方法，其中所述将所述第一焊料结构联接到所述电路板包括将所述第一焊料结构联接到已被联接到所述电路板的预焊料。
12.根据权利要求9所述的方法，其中所述电路板包括半导体芯片封装基板。
13.一种装置，其包括半导体芯片，其具有第一面和与所述第一面相对的第二面；以及第一导体结构，其位于所述第一面上并且适于联接到焊料结构，所述第一导体结构包括具有至少两个踏板的梯级结构。
14.根据权利要求13所述的装置，包括联接到所述第一导体结构的焊料结构。
15.根据权利要求14所述的装置，其中所述焊料结构包括焊料凸点和焊点中的一个。
16.根据权利要求14所述的装置，包括电联接到所述焊料结构的电路板。
17.根据权利要求16所述的装置，其中所述电路板包括半导体芯片封装基板。
18.根据权利要求13所述的装置，包括联接到所述第一导体结构的所述半导体芯片的第二导体结构。
19.根据权利要求13所述的装置，其中所述第一导体结构包括输入/输出衬垫。
20.根据权利要求13所述的装置，其中所述第一导体结构包括虚拟衬垫。
全文摘要
披露了各种半导体芯片输入/输出结构以及其制造方法。在一方面，提供了制造方法，其包括在半导体芯片的第一面上形成第一导体结构以及形成与该第一导体结构电接触的第二导体结构。该第二导体结构适于联接到焊料结构并且包括具有至少两个踏板的梯级结构。
文档编号H01L21/60GK102576683SQ201080040036
公开日2012年7月11日 申请日期2010年9月9日 优先权日2009年9月10日
发明者易普·森·罗, 罗登·R·托帕西奥 申请人:Ati科技无限责任公司