专利名称：通过使用离子注入引入压缩金属栅极应力而在三栅极mosfet中实现驱动电流增强的制作方法
通过使用离子注入引入压缩金属栅极应力而在三栅极 MOSFET中实现驱动电流增强
背景技术：
将碳掺杂硅外延层沉积在三栅极晶体管的源区和漏区，以在晶体管的沟道中生成拉伸应力，从而增强沟道的载流子迁移率和驱动电流。但是该技术仅提供了相对较低的载流子迁移率，并且因此具有相对较低的饱和漏电流Idsat和线性漏电流Idlin。
在说明书附图的图示中，通过示例的方式而非通过限制的方式来说明在这里公开的实施例，在附图中相似的附图标记指代类似的元件，并且其中图I描绘了根据在这里公开的主题，使用离子注入来在三栅极NMOS晶体管中形成压缩金属栅极应力以在晶体管的沟道中生成非平面(out-of-plane)压缩的处理的一个示例性实施例的流程图；图2A和2B描绘了根据在这里公开的主题的处理期间的三栅极晶体管的示例性实施例的部分的截面图；图3描绘了 NMOS三栅极晶体管的部分的透视图，例示性地提供了由离子注入到晶体管的栅极中而在晶体管的沟道上生成的模拟的非平面压缩力应力水平；图4示出了曲线图，例示性地描绘了作为以MPa测量的应力的函数的长沟道(LC) 迁移率增益；以及图5和6分别例示性地示出了对具有〈110〉沟道取向和(100)上表面取向而不具有金属栅极应力的器件的Idsat和Idlin的模拟结果。将理解的是，为了说明的简化和/或清楚，在图中例示的元件不必要按比例绘制。 例如，为了清楚，可以相对于其它元件夸大某些元件的尺寸。此外，如果适当地考虑，在附图中重复附图标记以表示对应的和/或类似的元件。
具体实施例方式在这里描述了用于通过使用离子注入产生压缩金属栅极应力来增强三栅极 MOSFET中的驱动电流的实施例。在以下的说明中，陈述了若干特定细节以提供在这里公开的实施例的全面理解。但是，本领域技术人员将认识到能够在没有一个或多个特定细节，或用其它方法、部件、材料等等的情况下实践在这里公开的实施例。在其它示例中，没有详细地示出或描述公知的结构、材料或操作，以避免使说明书的方面难以理解。贯穿本说明书提到的“一个实施例”或“实施例”表示结合实施例描述的具体特征、 结构或特性包括在至少一个实施例中。因此，在整个本说明书不同位置处出现的词组“在一个实施例中”或“在实施例中”未必全部指代相同的实施例。此外，在一个或多个实施例中可以以任何适合的方式组合具体的特征、结构或特性。在这里使用的词语“示例性”表示 “用作范例、实例或示例”。在这里描述为“示例性的”任何实施例不应理解为一定比其它实施例优选或有利。
在这里公开的主题提供了一种技术，该技术用于通过将离子注入到金属栅极中而在晶体管的沟道中生成非平面的压缩来形成压缩金属栅极应力，从而进一步增强载流子迁移率和驱动电流。随着每种新一代的晶体管的发展，晶体管的临界尺寸变得越来越小，为了避免在栅极金属中形成空隙，相比于溅射，栅极金属沉积的处理趋向于是化学气相沉积(CVD)处理，诸如原子层沉积(ALD)处理。已知这种ALD沉积的金属具有本征拉伸应变，而非通常在溅射材料中所看到的压缩应变。在这里公开的主题通过在金属栅极中注入离子来在ALD沉积的栅极金属层中形成压缩应力，所述离子诸如但不限于氮、氙、氩、氖、氪、氡、碳、铝或钛或其组合。在这里公开的主题涉及使用离子注入来在三栅极NMOS晶体管或finFET NMOS晶体管中形成压缩金属栅极应力，并且由此在晶体管的沟道中生成非平面的压缩，这增强了沟道的载流子迁移率和驱动电流。由离子注入形成的压缩栅极应变转移到沟道，作为三栅极晶体管的支配侧壁(dominate sidewall)晶体管的压缩应变行的端部(compressive strain end of line)。根据一个示例性实施例,通过在具有上表面(110)晶格的晶片上形成的〈110〉方向上取向的沟道上施加非平面压缩，显著地增强了载流子迁移率和驱动电流，其中沟道的侧壁具有(100)晶格取向。在具有上表面(100)晶格的晶片上形成的〈100〉 方向上取向的沟道也呈现了类似的来自非平面压缩的载流子迁移率和驱动电流增强，其中沟道的侧壁具有(100)取向。根据在这里公开的主题，将离子注入到三栅极NMOS晶体管的金属栅极中以在以 〈110〉方向取向并在具有(100)晶格取向的晶片的上表面上形成的沟道中生成压缩应力。 或者，通过将离子注入到三栅极晶体管的金属栅极中能够在沟道中生成压缩应力，使得沟道在具有(100)晶格取向的晶片的上表面上形成的〈100〉方向上取向。在这里公开的主题的技术可以不比需要多个步骤形成沟道应变的常规EPI生长技术复杂。另外，由于常规技术所使用的间距与栅极比例(scale)、EPI区域收缩得比栅极(或沟道长度Lg)快得多，这使得在这里公开的技术在更窄的间距方面有吸引力。图I描绘了根据在这里公开的主题，使用离子注入在三栅极NMOS晶体管中形成压缩金属栅极应力以在晶体管的沟道中生成非平面的压缩的处理100的一个示例性实施例的流程图。在图I中描绘的示例性实施例包括两个阶段，其中在第一阶段期间，如步骤 101所示,沉积了厚度在大约2nm与大约IOOnm之间的薄金属共形膜。在一个示例性实施例中，薄共形膜的厚度大约为10nm。能够用于薄金属共形膜的适合的金属包括但不限于铝、 钡、铬、钴、铪、铱、铁、镧和其它镧系元素、钥、银、锇、钮、钼、铼、钌、错、钪、银、钽、钛、鹤、银、 钇、锌、或锆、或其组合。在步骤102，使用公知的离子注入技术将诸如但不限于铝、钡、铬、 钴、铪、铱、铁、镧和其它镧系元素、钥、银、锇、钮、钼、铼、钌、错、钪、银、钽、钛、鹤、|凡、乾、锌、 锆、氮、氙、氩、氖、氪、氡、或碳、或其组合等离子注入到栅极金属中。注入剂量能够在大约 I X IO1Vcm2与大约I X IO1Vcm2之间，并且注入能量能够在大约O. IkeV与大约500keV之间变化。图2A描绘了三栅极晶体管200的示例性实施例的部分的截面图，其中示出了鳍 201和栅极金属膜202。鳍201设置在氧化物203之间。如图2A中所示，在第一阶段，使用原子层沉积(ALD)或化学气相沉积(CVD)沉积技术来沉积栅极金属膜202，以形成薄金属共形膜(步骤101)。在图I中的步骤102期间，使用公知的离子注入技术将诸如但不限于铝、 钡、铬、钴、铪、铱、铁、镧和其它镧系元素、钥、银、锇、钮、钼、铼、钌、错、钪、银、钽、钛、鹤、银、 钇、锌、锆、氮、氙、氩、氖、氪、氡、或碳、或其组合等离子104注入到栅极金属膜202中。应当理解，几乎能够将任何来自元素周期表的离子注入到栅极金属膜202中。此外，应当理解， 重量较轻的离子可能起到污染物的作用，并且因此不如其它离子优选。在离子注入步骤102之后的处理的第二阶段，流程继续至步骤103，在该步骤103， 通过使用公知的ALD处理来完成诸如低电阻金属等栅极填充物(gate fill) 205，并且紧接着进行抛光。图2B描绘了步骤103之后的晶体管200。在一个示例性实施例中，以大约 45°的注入角，大约I. 2X IO16的氮离子注入剂量而在栅极金属中实现大约1%的压缩应变。在另一个示例性实施例中，能够在步骤104的栅极填充(gate fill)和抛光之后进行步骤103的离子注入。图3-6描绘了测试和/或模拟的结果，并且图3-6仅出于例示性的目的而被提供并且不应当将其理解或解释为在这里公开的主题的限制或期望。图3描绘了提供例示性的由离子注入到晶体管的栅极中而在晶体管的沟道上生成的模拟的非平面压缩力应力水平的NMOS三栅极晶体管300的部分的透视图。更具体地，图3更具体地描绘了其中注入 (模拟)了氮离子的沟道301和栅极302。灰色的阴影表示以dynes/cm2测量的非平面应力的水平。在图3的右上方示出了图3中所描绘的压缩力的范围。如在图3中所示，当大约
2.I X 1010dynes/cm2的压缩应力形成在303处的栅极302中时，在304处的沟道301中生成大约8· 4X 109dynes/cm2的非平面压缩力。图4示出了曲线图，例示性地描绘了作为以MPa测量的应力的函数的长沟道(LC) 迁移率增益。如在图4中所能看到的，非平面压缩向具有〈110〉或〈100〉沟道取向的(100) 晶片取向提供了载流子迁移率和驱动电流增强，但是不向具有〈110〉沟道取向的(110)晶片取向提供载流子迁移率和驱动电流增强。曲线401和402相互叠加，并且分别表示具有 <110>沟道取向的(100)晶片取向和具有〈100〉沟道取向的(100)晶片取向的迁移率增益。 曲线403是具有〈110〉沟道取向的(110)晶片取向的迁移率增益。因此，对于NMOS三栅极晶体管，具有〈110〉沟道取向的(110)上表面(top)晶片取向为侧壁晶体管提供了有益的
(100)取向。根据在这里公开的主题，对于在(100)上表面晶片上的〈100〉沟道取向也看到了对长沟道器件的类似的益处，该(100)上表面晶片在(100)侧壁上也具有〈100〉取向的沟道。如果使用具有〈110〉沟道取向的(110)上表面或具有〈100〉沟道取向的(100)上表面， 则在模拟中观察到大约37%的Idsat增益和大约17%的Idlin增益。图5和6分别例示性地示出了对具有〈110〉沟道取向和(100)上表面取向而不具有金属栅极应力的器件的Idsat和Idlin的模拟结果。在图5和6中，横坐标是以A/ μ m 为单位的源极至漏极的泄露电流的对数值，而纵坐标是以mA/μ m为单位而测量的。图5和 6中的“HALO”标识指的是以离子数/cm2为单位的掺杂注入。图5和6的基线分别为曲线 501和601。在添加了金属栅极应力，但没有改变表面取向时，减少了大约11%的Idsat的驱动(在502中示出)和大约7%的Idlin的驱动(在602中示出)。利用压缩金属栅极应力并且通过表面取向改变为(110)上表面，在匹配的Ioff处(在603示出)存在大约37%的 Idsat增益(在503示出)和大约17%的Idlin增益。当金属栅极应力与〈100〉沟道取向组合时也观察到类似的增益，但是上表面保持与(100)相同。包括说明书摘要中所描述的对例示实施例的上述说明不是旨在穷举或者限制为所公开的精确的形式。虽然在这里描述的特定实施例和示例是用于例示性的目的，但是本领域技术人员将认识到，在该描述的范围内，各种等同的修改是可能的。根据上述详细的说明能够做出这些修改。在以下权利要求中所使用的术语不应当解释为将范围限制于说明书和权利要求中所公开的特定实施例。相反地，在这里公开的实施例的范围是由根据权利要求解释的既定原则来理解的以下权利要求确定的。
权利要求
1.一种用于制造半导体器件的方法，所述方法包括在半导体材料的表面上形成所述半导体器件的鳍；在所述鳍上形成所述半导体器件的金属栅极膜；以及在所述金属栅极膜中注入离子。
2.根据权利要求I所述的方法，其中所述半导体材料的所述表面包括(100)晶格取向， 并且所述鳍的取向沿相对于半导体的晶格的〈100〉方向；或者所述半导体材料的所述表面包括(100)晶格取向，并且所述鳍的取向沿相对于所述半导体的所述晶格的〈110〉方向。
3.根据权利要求2所述的方法，其中在所述鳍上形成所述金属栅极膜包括在所述栅极的栅极沟槽中形成共形金属膜；并且其中在所述金属栅极膜中注入离子包括在所述共形金属膜中注入离子，并且所述方法还包括在所述栅极的所述栅极沟槽中的离子注入的共形金属膜上完成栅极填充物。
4.根据权利要求3所述的方法，其中在所述金属栅极膜中注入离子还包括以大约 I X IO15个离子/cm2与大约IX IO17个离子/cm2之间的剂量，并且以大约O. IkeV与大约 500keV之间的注入能量来注入离子。
5.根据权利要求4所述的方法，其中所述共形金属膜包括铝、钡、铬、钴、铪、铱、铁、镧和其它镧系元素、钥、银、锇、钮、钼、铼、钌、错、钪、银、钽、钛、鹤、1凡、乾、锌、或错、或其组合。
6.根据权利要求5所述的方法，其中所述离子包括氮、氙、氩、氖、氪、氡、碳、铝、或钛、 或其组合。
7.根据权利要求6所述的方法，其中所述半导体器件包括finFET器件。
8.根据权利要求7所述的方法，其中形成所述共形金属膜包括使用原子层沉积技术或化学气相沉积技术来形成所述共形金属膜。
9.根据权利要求3所述的方法，其中在所述离子注入的共形金属膜上完成所述栅极填充物包括使用原子层沉积技术或化学气相沉积技术来完成所述栅极填充物。
10.根据权利要求9所述的方法，其中所述离子包括氮、氙、氩、氖、氪、氡、碳、铝、或钛、 或其组合。
11.根据权利要求10所述的方法，其中在所述金属栅极膜中注入离子还包括以大约 I X IO15个离子/cm2与大约IX IO17个离子/cm2之间的剂量，并且以大约O. IkeV与大约 500keV之间的注入能量来注入离子。
12.根据权利要求11所述的方法，其中所述共形金属膜包括铝、钡、铬、钴、铪、铱、铁、 镧和其它镧系元素、钥、铌、锇、钯、钼、铼、钌、铑、钪、锶、钽、钛、钨、钒、钇、锌、或锆、或其组口 ο
13.根据权利要求12所述的方法，其中所述半导体器件包括finFET器件。
14.一种半导体器件，包括形成在半导体材料的表面上的鳍；以及形成在所述鳍上的金属栅极膜，所述金属栅极膜包括在所述金属栅极中注入的离子。
15.根据权利要求14所述的半导体器件，其中所述半导体材料的所述表面包括(100) 晶格取向，并且所述鳍的取向沿相对于半导体的晶格的〈100〉方向；或者所述半导体材料的所述表面包括(100)晶格取向，并且所述鳍的取向沿相对于所述半导体的所述晶格的〈110〉方向，并且其中所述鳍包括由所述金属栅极内的压缩应力生成的非平面压缩。
16.根据权利要求15所述的半导体器件，其中所述金属栅极膜包括共形金属膜，所述共形金属膜形成在所述栅极的栅极沟槽中，所注入的离子注入到所述共形金属膜中；以及栅极填充物，所述栅极填充物形成在所述栅极的所述栅极沟槽中的离子注入的共形金属膜上。
17.根据权利要求16所述的半导体器件，其中以大约IXIO15个离子/cm2与大约 I X IO17个离子/cm2之间的剂量，并且以大约O. IkeV与大约500keV之间的注入能量来注入所述离子。
18.根据权利要求17所述的半导体器件，其中所述共形金属膜包括铝、钡、铬、钴、铪、 铱、铁、镧和其它镧系元素、钥、铌、锇、钯、钼、铼、钌、铑、钪、锶、钽、钛、钨、钒、钇、锌、或锆、 或其组合。
19.根据权利要求18所述的半导体器件，其中所述离子包括氮、氙、氩、氖、氪、氡、碳、 招、或钛、或其组合。
20.根据权利要求19所述的半导体器件，其中所述半导体器件包括finFET器件。
21.根据权利要求20所述的半导体器件，其中形成所述共形金属膜是由原子层沉积技术或化学气相沉积技术来形成的。
22.根据权利要求15所述的半导体器件，其中所述离子包括氮、氙、氩、碳、铝、或钛、或其组合。
23.根据权利要求22所述的半导体器件，其中以大约IXIO15个离子/cm2与大约 I X IO17个离子/cm2之间的剂量，并且以大约O. IkeV与大约500keV之间的注入能量来注入所述离子。
24.根据权利要求23所述的半导体器件，其中所述共形金属膜包括铝、钡、铬、钴、铪、 铱、铁、镧和其它镧系元素、钥、铌、锇、钯、钼、铼、钌、铑、钪、锶、钽、钛、钨、钒、钇、锌、或锆、 或其组合。
25.根据权利要求24所述的半导体器件，其中所述半导体器件包括finFET器件。
全文摘要
一种半导体器件，包括鳍和金属栅极膜。鳍形成在半导体材料的表面上。金属栅极膜形成在鳍上并且包括在该金属栅极膜中注入的离子以形成该金属栅极内的压缩应力。在一个示例性实施例中，半导体材料的表面包括(100)晶格取向，并且鳍的取向沿相对于半导体的晶格的方向。在另一个示例性实施例中，半导体材料的表面包括(100)晶格取向，并且鳍的取向沿相对于半导体的晶格的方向。鳍包括由金属栅极膜内的压缩应力生成的非平面压缩。
文档编号H01L21/336GK102612737SQ201080051659
公开日2012年7月25日 申请日期2010年11月18日 优先权日2009年12月23日
发明者A·阿苏托什, C·E·韦伯, J·黄, R·米恩德鲁 申请人:英特尔公司