一种高介电金属栅极制造方法
【专利摘要】本申请公开了一种高介电栅极制作方法，该方法通过锆化处理，在由二氧化硅层和HfO2材料的HK层组成的栅极电介质层的边缘部分生成HfZrO，一方面消除二氧化硅层和HfO2材料的HK层界面上形成的HfO-悬挂键所带的负电荷，改善尖端放电现象，从而提高二氧化硅层和HfO2材料的HK层之间的界面处的器件可靠性。另一方面在有效地调节短沟道器件的阈值电压的同时不影响长沟器件的特性。
【专利说明】一种高介电金属栅极制造方法
【技术领域】
[0001]本发明涉及半导体器件的制作技术，特别涉及一种高介电金属栅极制造方法。
【背景技术】
[0002]目前，半导体制造工业主要在硅衬底的晶片(wafer)器件面上生长器件，例如，金属氧化物半导体场效应晶体管(Metal-Oxide Semiconductor Field Effect Transistor,MOS)器件结构包括有源区、源极、漏极和栅极，其中，所述有源区位于半导体硅衬底中，所述栅极位于有源区上方，所述栅极两侧的有源区中进行离子注入形成源极和漏极，栅极下方具有导电沟道，所述栅极和导电沟道之间有栅极电介质层。众所周知，传统MOS是以硅的氧化物或/和硅的氮氧化物作为栅极电介质层，多晶硅作为栅极的层叠栅极。随着半导体技术的发展，由硅的氧化物或/和硅的氮氧化物作为栅极电介质层的MOS器件由于漏电流和功耗过大等问题，已经不能满足小尺寸半导体工艺的需要，为解决这个问题，提出了以高介电系数(High K)材料作为栅极电介质层的高介电栅极制作技术，其中，高介电栅极的栅极材料可以是多晶硅或金属，特别的，以金属材料作为栅极的高介电栅极又称为高介电金属栅极(HKMG)。
[0003]结合图2?4说明如图1所示的现有技术中高介电栅极制作工艺流程，其具体步骤如下:
[0004]现有技术形成高介电栅极的方法包括以下步骤:
[0005]步骤11、图2为现有技术中高介电栅极制作步骤11的剖面结构示意图，如图2所示，提供一半导体衬底200，在半导体衬底200表面依次沉积二氧化硅层201和HK层202。
[0006]首先，采用化学气相沉积(CVD)方法在半导体衬底200表面制作二氧化硅层201，其中，以硅(Si)材料或锗硅(SiGe)材料的半导体衬底为例，；然后采用溅射或者CVD方法制作覆盖二氧化硅层的HK层202，HK层202的材料是HfO2 (氧化铪)。
[0007]步骤12、图3为现有技术中高介电栅极制作步骤12的剖面结构示意图，如图3所示，在HK层202上沉积多晶硅层203，并进行平坦化。
[0008]本实施例以多晶硅层203作为栅极材料，实际工艺中还可以沉积金属层以制作金属栅极。
[0009]步骤13、图4为现有技术中高介电栅极制作步骤13的剖面结构示意图，如图4所示，光刻后依次刻蚀多晶硅层203、HK层202和二氧化硅层201，形成高介电栅极402。
[0010]本步骤中的光刻是指，在多晶硅层203上涂覆光刻胶(PR)，经过曝光和显影工艺将光刻胶图案化形成光刻图案(图中未画出)。光刻后，以光刻图案为掩膜，依次刻蚀去除没有被光刻图案覆盖的部分多晶硅层，HK层以及二氧化硅层，将光刻图案的图形依次传递多晶硅层203、HK层202和二氧化硅层201上，由图案化的多晶硅层203’、HK层202’和二氧化硅层201’组成高介电栅极402，其中，HK层202’和二氧化硅层201’组成栅极电介质层401。此后，还有剥离残留的光刻图案的步骤，上述步骤均为现有技术，不再赘述。
[0011]至此，现有技术中高介电栅极的制作工艺流程结束，MOS制作的后续工艺还包括源极、漏极注入等步骤，此不再赘述。
[0012]可见，在图案化HK层202和二氧化硅层201形成栅极电介质层401的过程中，刻蚀二氧化硅层201的步骤必然会破坏二氧化硅层201中的离子键，特别是在刻蚀后图案化的二氧化硅层201’边缘处的SiO2离子键，会被破坏形成S1-O悬挂键，处于图案化的二氧化硅层201’和HK层202’之间界面上的S1-O悬挂键会吸引HK层中HfO2的氧离子，将HfO2变成Hf0_离子，Hf0_离子所带的负电荷在MOS器件加电压后会产生尖端放电现象，降低MOS器件的可靠性。
【发明内容】
[0013]有鉴于此，本发明提供一种高介电栅极制作方法，改善栅极电介质层边缘部分的尖端放电现象，提高MOS器件的可靠性。
[0014]本发明的技术方案是这样实现的:
[0015]—种高介电栅极制作方法，提供一半导体衬底，所述半导体衬底表面依次具有由二氧化硅层和氧化铪HfO2材料的高介电层组成的栅极电介质层和栅极，该方法还包括:
[0016]对所述栅极电介质层进行锆化处理，在所述二氧化硅层和氧化铪材料高介电层界面的边缘处生成高介电系数的氧化锆铪HfZrO。
[0017]在对所述栅极电介质层进行锆(Zr )化处理之前，形成包围所述栅极电介质层和栅极侧壁的保护层。
[0018]所述保护层是二氧化硅或者氮化硅。
[0019]所述半导体衬底是硅材料或者锗硅材料。
[0020]所述Zr化处理以氮气N2作为载气，将氯化锆ZrCl4气体输送到晶片表面，同时，向晶片表面通入氢气。
[0021]所述Zr化处理的温度范围是200到700摄氏度。
[0022]从上述方案可以看出，本发明提出一种高介电栅极制作方法，锆化处理能够中和栅极电介质层边缘上的HfO-悬挂键所带的负电荷，改善尖端放电现象，从而提高二氧化硅层和HK层之间的界面处的器件可靠性。
【专利附图】
【附图说明】
[0023]图1为现有技术中高介电栅极制作工艺流程示意图；
[0024]图2?4为现有技术中高介电栅极制作步骤的剖面结构示意图；
[0025]图5为本发明实施例高介电栅极制作工艺流程示意图；
[0026]图6?10为本发明实施例高介电栅极制作步骤的剖面结构示意图。
【具体实施方式】
[0027]为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
[0028]结合图6?10说明如图5所示的本发明高介电栅极制作工艺流程，其具体步骤如下:
[0029]步骤501、图6为现有技术中高介电栅极制作步骤501的剖面结构示意图，如图6所示，提供一半导体衬底200，在半导体衬底200表面依次沉积二氧化硅层201和HK层202。
[0030]首先，采用化学气相沉积(CVD)方法在半导体衬底200 (以硅Si材料或锗硅SiGe材料的半导体衬底为例)表面制作二氧化硅层201 ;然后采用溅射或者CVD方法制作覆盖二氧化硅层的HK层202，HK层202的材料是HfO2 (氧化铪)。
[0031]步骤502、图7为现有技术中高介电栅极制作步骤502的剖面结构示意图，如图7所不，在HK层202上沉积多晶娃层203,并进行平坦化。
[0032]本实施例以多晶硅层203作为栅极材料，实际工艺中还可以沉积金属层以制作金属栅极。
[0033]步骤503、图8为现有技术中高介电栅极制作步骤503的剖面结构示意图，如图8所示，光刻后依次刻蚀多晶硅层203、HK层202和二氧化硅层201，形成高介电栅极402。
[0034]本步骤中的光刻是指，在多晶硅层203上涂覆光刻胶(PR)，经过曝光和显影工艺将光刻胶图案化形成光刻图案(图中未画出)。光刻后，以光刻图案为掩膜，依次刻蚀去除没有被光刻图案覆盖的部分多晶硅层，HK层以及二氧化硅层，将光刻图案的图形依次传递多晶硅层203、HK层202和二氧化硅层201上，由图案化的多晶硅层203’、HK层202’和二氧化硅层201’组成高介电栅极402，其中，HK层202’和二氧化硅层201’组成栅极电介质层401。此后，还有剥离残留的光刻图案的步骤，上述步骤均为现有技术，不再赘述。
[0035]步骤504、图9为本发明高介电栅极制作步骤504的剖面结构示意图，如图9所示，在高介电栅极402侧壁形成保护层901。
[0036]本步骤中，保护层901的厚度为`I飞纳米，保护层901可以是二氧化硅或者氮化硅材料，制作方法是CVD或者热氧化处理。
[0037]需要注意的是，本步骤不是制作高介电栅极的必要步骤，也可以省略步骤504，在步骤503之后直接进行步骤505，对栅极电介质层401的边缘进行Zr化处理。
[0038]步骤505、图10为本发明高介电栅极制作步骤505的剖面结构示意图，如图10所示，对栅极电介质层401进行锆(Zr)化处理101。
[0039]本步骤中，Zr化处理101是在温度范围200到700摄氏度(°C)的条件下，例如200°C，500°C或者700°C，将氯化锆ZrCl4固体升华为ZrCl4气体，以氮气(N2)作为载气，将ZrCl4气体输送到晶片表面，同时，向晶片表面通入氢气，ZrCl4气体先与氢气产生复分解反应，生成置换离子Zr+，然后由带正电荷的Zr+置换离子与栅极电介质层边缘带负电荷的HfO-悬挂键结合，在二氧化硅层201’和HK层202’之间的界面上生成高介电系数的HfZrO材料，具体的反应方程式如下:
[0040]ZrCl4+2H2 — Zr++4HC1(I)
[0041]Zr++Hf0- ^ HfZrO(2)
[0042]上述步骤可见，锆化处理101能够中和栅极电介质层401边缘上HfO-悬挂键所带的负电荷，改善尖端放电现象，从而提高二氧化硅层201’和HK层202’之间的界面处的器件可靠性。此外，由于Zr处理的作用范围只在栅极电介质层401的边缘部分，很容易理解，对短沟道器件(short channel device)来说,经过Zr处理的区域在整个栅极电介质层中所占的比例不可忽略，因此该方法能够有效地调节短沟道器件的阈值电压；相反的，对长沟道器件来说，经过Zr处理的区域仅占整个栅极电介质层的很小一部分，所以本发明提出的Zr处理方法几乎不会改变长沟道器件的阈值电压，也就是说对长沟器件的特性影响可以忽略不计。
[0043]需要注意的是，步骤504中形成的保护层901厚度很薄仅为几个纳米，所以本步骤中Zr化处理101的ZrCl4气体和氢气能够穿透保护层901与栅极电介质层401的边缘发生反应。保护层901的存在不仅没有阻碍Zr化处理101，反而因为保护层901的作用，使得栅极电介质层401边缘处的更多HfO2与ZrCl4气体和氢气反应生成HfZrO，进一步改善了 MOS器件特性。
[0044]至此，本发明具体实施例一提出的高介电栅极制作工艺流程结束，MOS制作的后续工艺还包括源极、漏极注入等步骤，此不再赘述。
[0045]本发明提出一种高介电栅极制作方法，该方法通过对栅极电介质层边缘进行锆化处理生成HfZrO，一方面消除二氧化硅层和HK层界面上HfO-悬挂键所带的负电荷，改善尖端放电现象，从而提高二氧化硅层和HK层之间的界面处的器件可靠性。另一方面在有效地调节短沟道器件的阈值电压的同时不影响长沟器件的特性。
[0046]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
【权利要求】
1.一种高介电栅极制作方法，提供一半导体衬底，所述半导体衬底表面依次具有由二氧化硅层和氧化铪HfO2M料的高介电层组成的栅极电介质层和栅极，该方法还包括: 对所述栅极电介质层进行锆化处理，在所述二氧化硅层和氧化铪材料高介电层界面的边缘处生成高介电系数的氧化锆铪HfZrO。
2.如权利要求1所述的方法，其特征在于，该方法还包括:在对所述栅极电介质层进行锆化处理之前，形成包围所述栅极电介质层和栅极侧壁的保护层。
3.如权利要求2所述的方法，其特征在于，所述保护层是二氧化硅或者氮化硅。
4.如权利要求1或2所述的方法，其特征在于，所述半导体衬底是硅材料或者锗硅材料。
5.如权利要求1或2所述的方法，其特征在于，所述锆化处理以氮气N2作为载气，将氯化错ZrCl4气体输送到晶片表面，同时，向晶片表面通入氢气。
6.如权利要求1或2所述的方法，其特征在于，所述锆化处理的温度范围是200到700摄氏度。
【文档编号】H01L21/28GK103578947SQ201210262046
【公开日】2014年2月12日 申请日期:2012年7月26日 优先权日:2012年7月26日
【发明者】赵猛 申请人:中芯国际集成电路制造(上海)有限公司