专利名称：一种改变静电保护器件触发电压的方法及装置的制作方法
技术领域：
本发明涉及电子器件静电保护领域，具体涉及一种改变静电保护器件触发电压的方法及装置。
背景技术：
静电在自然界时刻都存在，当芯片的外部环境或者芯片内部累积的静电荷，通过芯片的管脚流入或流出芯片内部时，瞬间产生的电流(峰值可达数安培)或电压，就会损坏集成电路，使芯片功能失效。静电防护无论对于电子产品制造商还是消费者而言代价都很高。当人体能感觉到静电存在时，其产生的静电已经达到了数万伏特，足以损坏绝大部分的电子元器件。所以，设计合格的静电保护是所有产业化电子器件的应有之义。
发明内容
本发明的目的在于，解决现在存在的静电对电子元器件损坏的问题，提供一种改变静电保护器件触发电压的方法及装置。从一个方面本发明提供的一种改变静电保护器件触发电压的方法，包括在静电保护器件的漏极进行掺杂注入；所述漏极掺杂注入的杂质类型与漏极杂质类型相同或相反。进一步，当所述漏极掺杂注入的杂质类型与漏极杂质类型相同时，掺杂范围覆盖整个漏极掺杂注入区。进一步，当所述漏极掺杂注入的杂质类型与漏极杂质类型相反时，掺杂范围不需要覆盖整个漏极掺杂注入区。进一步，所述漏极掺杂注入的杂质位于漏极的下方或侧方。从另一个方面，本发明提供了一种改变静电保护器件触发电压的装置，包括所述静电保护器件的漏极设置有漏极掺杂注入区；
所述漏极掺杂注入区注入的杂质类型与漏极杂质类型相同或相反。进一步，当所述漏极掺杂注入区注入的杂质类型与漏极杂质类型相同时，掺杂范围覆盖整个漏极掺杂注入区。进一步，当所述漏极掺杂注入区注入的杂质类型与漏极杂质类型相反时，掺杂范围不需要覆盖整个漏极掺杂注入区。进一步，所述漏极掺杂注入区位于漏极的下方或侧方。本发明提供的一种改变静电保护器件触发电压的方法及装置，通过改变漏极掺杂注入区的PN结两侧浓度，从而改变了其击穿电压，也改变了其寄生BJT开启的时刻。可以有效减小触发电压，使静电保护器件能够适用于小尺寸低电压电路的静电防护。也可以在增加触发电压的同时，减小静电保护器件的电容，并且基本不影响静电保护器件的静电防护能力。
图1为本发明实施例提供的一种改变静电保护器件触发电压的装置的结构示意图2为本发明实施例提供的一种改变静电保护器件触发电压的装置的俯视示意图。
具体实施例方式在NM0S/PM0S 或者 cascaded NM0S/PM0S (串联的 NM0S/PM0S 管)
作为静电保护器件时，根据单边突变结击穿电压公式
Vm = ^f-,硅介质电容率&、最大电场ξΜ、单位电子电荷€均可近似为常量，Ν为单边突 IqN
变结低掺杂一侧的浓度。可见，NM0S/PM0S或者cascaded NM0S/PM0S (串联的NM0S/PM0S 管)漏极掺杂注入区的PN结两侧浓度的变化，改变了其击穿电压改变，亦改变了其寄生BJT 开启的时刻。于是降低或者提高了 NM0S/PM0S或者cascaded NM0S/PM0S (串联的NMOS/ PMOS管)作为静电防护器件时的触发电压。本发明提供的改变静电保护器件触发电压的方法，通过在漏极的下方或侧方掺入杂质类型与漏极杂质相同或相反的杂质，改变漏极PN结两侧浓度。漏极掺杂注入的范围在杂质类型与漏极杂质相反时，不需要覆盖整个漏极掺杂注入区。选择性地注入与漏极杂质相反的杂质，可以很好的在降低器件触发电压的同时，控制电容不出现较大的增加。漏极掺杂注入的范围在杂质类型与漏极杂质相同时，掺杂范围覆盖整个漏极掺杂注入区，在适当提高器件触发电压的同时，器件电容减小且静电防护性能没有明显降低。本发明提供的一种改变静电保护器件触发电压的装置，通过在静电保护器件漏极的下方或侧方设置有漏极掺杂注入区，并在漏极掺杂注入区注入与漏极杂质类型相同或相反的杂质，从而改变漏极PN结两侧浓度。漏极掺杂注入区注入的杂质类型与漏极杂质相反时，不需要覆盖整个漏极掺杂注入区。选择性地注入与漏极杂质相反的杂质，可以很好的在降低器件触发电压的同时，控制电容不出现较大的增加。漏极掺杂注入区注入的杂质类型与漏极杂质相同时，掺杂范围覆盖整个漏极掺杂注入区，在适当提高器件触发电压的同时， 器件电容减小且静电防护性能没有明显降低。为了使本发明的目的，技术方案和优点描述的更清晰，下面以静电保护器件 cascaded ggNMOS (串联的一栅极接地NMOS管)为例对本发明一种改变静电保护器件触发电压方法加以说明。如图1、图2所示，静电保护器件cascaded ggNMOS(串联的一栅极接地NMOS管)的静电防护结构由P型衬底14、位于P型衬底14上的P型外延13、多晶硅栅12、通过多晶硅栅12的自对准形成的N+重掺杂注入11以及金属连接15组成。在静电保护 器件cascaded ggNMOS (串联的一栅极接地NMOS管)漏极进行P型杂质注入形成漏极掺杂注入10，N+重掺杂注入11与漏极掺杂注入10形成的PN结的击穿电压小于N+重掺杂注入11与P型外延 13形成的PN结的击穿电压。由此，作为静电保护器件cascaded ggNMOS (串联的一栅极接地NMOS管)的触发电压由于漏极掺杂注入10出现了明显的降低。图2为图1所示的静电保护器件cascaded ggNMOS (串联的一栅极接地NMOS管) 的静电防护结构的完整俯视图。P型漏极掺杂注入10如图2所示为区域性的注入。选择性地在漏极某些局域形成的漏极掺杂注入10，在降低寄生BJT开启的触发电压同时，控制电容的增加，不影响静电保护器件的静电防护能力。本发明提供的一种改变静电保护器件触发电压的方法及装置，通过在漏极的下方或侧方掺入杂质类型与漏极杂质相同或相反的杂质，使漏极掺杂注入区的PN结两侧浓度发生变化，从而改变了其击穿电压，也改变了其寄生BJT开启的时刻。可以有效减小触发电压，使静电保护器件能够适用于小尺寸低电压电路的静电防护。也可以在增加触发电压的同时，减小静电保护器件的电容，并且基本不影响静电保护器件的静电防护能力。上述实施例为本发明较 佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化， 均应为等效的置换方式，都包含在本发明的保护范围之内。
权利要求
1.一种改变静电保护器件触发电压的方法，其特征在于，包括 在静电保护器件的漏极进行掺杂注入；所述漏极掺杂注入的杂质类型与漏极杂质类型相同或相反。
2.如权利要求1所述的一种改变静电保护器件触发电压的方法，其特征在于，还包括 当所述漏极掺杂注入的杂质类型与漏极杂质类型相同时，掺杂范围覆盖整个漏极掺杂注入区。
3.如权利要求1所述的一种改变静电保护器件触发电压的方法，其特征在于，还包括 当所述漏极掺杂注入的杂质类型与漏极杂质类型相反时，掺杂范围不需要覆盖整个漏极掺杂注入区。
4.如权利要求1-3任一项所述的一种改变静电保护器件触发电压的方法，其特征在于所述漏极掺杂注入的杂质位于漏极的下方或侧方。
5.一种改变静电保护器件触发电压的装置，其特征在于 所述静电保护器件的漏极设置有漏极掺杂注入区；所述漏极掺杂注入区注入的杂质类型与漏极杂质类型相同或相反。
6.如权利要求5所述的一种改变静电保护器件触发电压的装置，其特征在于当所述漏极掺杂注入区注入的杂质类型与漏极杂质类型相同时，掺杂范围覆盖整个漏极掺杂注入区。
7.如权利要求5所述的一种改变静电保护器件触发电压的装置，其特征在于当所述漏极掺杂注入区注入的杂质类型与漏极杂质类型相反时，掺杂范围不需要覆盖整个漏极掺杂注入区。
8.如权利要求5-7任一项所述的一种改变静电保护器件触发电压的装置，其特征在于所述漏极掺杂注入区位于漏极的下方或侧方。
全文摘要
公开了一种改变静电保护器件触发电压的方法，包括在静电保护器件的漏极进行掺杂注入；所述漏极掺杂注入的杂质类型与漏极杂质类型相同或相反。本发明还公开了一种改变静电保护器件触发电压的装置。本发明提供的改变静电保护器件触发电压的方法及装置，可以有效减小触发电压，使静电保护器件能够适用于小尺寸低电压电路的静电防护。也可以在增加触发电压的同时，减小静电保护器件的电容，并且基本不影响静电保护器件的静电防护能力。
文档编号H01L29/08GK102290340SQ201110204619
公开日2011年12月21日 申请日期2011年7月21日 优先权日2011年7月21日
发明者姜一波, 曾传滨, 杜寰, 王立新 申请人:中国科学院微电子研究所