专利名称：封装件及其制造方法
技术领域：
本发明涉及半导体封装领域，更具体地讲，涉及一种封装件及其制造方法。
背景技术：
随着半导体技术的不断发展，对于多功能的半导体芯片封装件的需求在不断增加。考虑到装置小型化的需要，需要将多个分别执行不同的功能的半导体芯片被设置在单个封装件中，以减少所需封装件的数量和所占空间。因此，已经开发出了堆叠芯片式封装件。在堆叠芯片式封装件中，例如，通过引线键合或倒装芯片等工艺，将彼此堆叠设置的多个半导体芯片安装在作为基板的印刷电路板(PCB)上，并通过设置在印刷电路板(PCB)的与安装有半导体芯片的表面相对的表面上的连接件将半导体芯片电连接到外部。如上所述，在现有技术中，需要在制造堆叠芯片式封装件的过程中使用具有预定图案的印刷电路板(PCB)。因此，制造工艺较复杂，难以降低堆叠芯片式封装件的制造成本， 且在制造出的堆叠芯片式封装件中的金属连接引线较长，信号完整性较差。此外，限于印刷电路板(PCB)的尺寸而难以减小堆叠芯片式封装件的尺寸和所占空间。因此，现有的堆叠芯片式封装件及其制造方法无法满足不断加深的产品多样化需求以及高速度、低成本、小尺寸、电性能优秀的发展趋势。
发明内容
本发明的示例性实施例的目的在于克服在现有技术中的上述和其他缺点。为此， 本发明的示例性实施例提供一种封装件及其制造方法，其中，采用半导体材料来形成作为用于安装芯片的基板，以代替现有技术中的印刷电路板(PCB)，从而简化了封装件的制造工艺，降低了封装件的制造成本，提高了封装件的电性能，并能够以晶片级别来实现堆叠芯片式封装件。本发明的示例性实施例还提供一种封装件及其制造方法，其中，将形成在基板上的布线图案的至少一部分暴露到所述封装件的外部，并在布线图案的暴露的至少一部分上设置连接件，从而简化了封装件的结构，降低了封装件的制造成本，提高了封装件的电性能。本发明的示例性实施例还提供一种封装件及其制造方法，其中，在包封材料层上设置电连接到布线图案的暴露的至少一部分的另一布线图案，并在所述另一布线图案上设置连接件，从而提高了连接件(例如，焊球)的设置空间，简化了制造工艺(例如，降低了植球工艺的难度)。根据本发明的示例性实施例，一种封装件包括基板；布线图案，形成在基板上； 多个半导体芯片，堆叠在基板的上表面上，并电连接到布线图案；包封材料层，形成在基板的上表面上，以包封所述多个半导体芯片，其中，基板包括至少一个主体部分和至少一个台阶状部分，所述多个半导体芯片中的至少一个半导体芯片的至少一部分设置在所述至少一个台阶状部分上并电连接到布线图案的设置在所述至少一个台阶状部分上的至少一部分。
基板由半导体材料形成。所述至少一个主体部分和所述至少一个台阶状部分通过蚀刻工艺而一体地形成。布线图案通过镀覆工艺形成在基板上。所述多个半导体芯片以倒装芯片的方式堆叠地安装在基板的上表面上并电连接到布线图案。所述封装件还包括通孔，形成在基板中，并电连接到布线图案。所述封装件还包括连接件，设置在基板的下表面上，连接件被通孔电连接到布线图案，从而将所述多个半导体芯片电连接到外部。布线图案的至少另一部分暴露到所述封装件的外部。所述封装件还包括连接件，设置在布线图案的暴露的所述至少另一部分上，连接件电连接到布线图案的暴露的所述至少另一部分，以将所述多个半导体芯片电连接到外部。所述多个半导体芯片中的至少另一半导体芯片设置在所述至少一个主体部分上并电连接到布线图案的设置在所述至少一个主体部分上的至少又一部分，包括设置在所述至少一个台阶状部分上的至少一部分的所述至少一个半导体芯片的至少另一部分堆叠在所述至少另一半导体芯片上。根据本发明的另一示例性实施例，一种制造封装件的方法包括如下步骤形成基板，其中，基板包括至少一个主体部分和至少一个台阶状部分；在基板上形成布线图案；将多个半导体芯片堆叠在基板的上表面上并电连接到布线图案，其中，将所述多个半导体芯片中的至少一个半导体芯片的至少一部分设置在所述至少一个台阶状部分上并电连接到布线图案的设置在所述至少一个台阶状部分上的至少一部分；在基板的上表面上形成包封材料层，以包封所述多个半导体芯片。基板由半导体材料形成。在形成基板的步骤中，通过蚀刻工艺来一体地形成所述至少一个主体部分和所述至少一个台阶状部分。通过镀覆工艺来在基板上形成布线图案。以倒装芯片的方式将所述多个半导体芯片安装在基板的上表面上并电连接到布线图案。所述方法还包括在基板中形成电连接到布线图案的通孔。所述方法还包括在基板的下表面上设置连接件，使得连接件被通孔电连接到布线图案，从而将所述多个半导体芯片电连接到外部。在形成包封材料层的步骤中，将布线图案的至少另一部分暴露到所述封装件的外部。所述方法还包括在布线图案的暴露的所述至少另一部分上形成连接件，使得连接件电连接到布线图案的暴露的所述至少另一部分，以将所述多个半导体芯片电连接到外部。在堆叠所述多个半导体芯片的步骤中，将所述多个半导体芯片中的至少另一半导体芯片设置在所述至少一个主体部分上并电连接到布线图案的设置在所述至少一个主体部分上的至少又一部分，并将包括设置在所述至少一个台阶状部分上的至少一部分的所述至少一个半导体芯片的至少另一部分堆叠在所述至少另一半导体芯片上。
图1是示出根据一个本发明的示例性实施例的封装件的剖视图；图2是示出根据另一个本发明的示例性实施例的封装件的剖视图；图3A至图3F是示出根据本发明的示例性实施例的制造封装件的方法的剖视图；图4A至图4G是示出根据本发明的示例性实施例的制造封装件的方法的剖视图。
具体实施例方式下文中，将参照附图来详细描述本发明的示例性实施例。然而，本发明可以以许多不同的形式来实施，且不应该限于这里阐述的示例性实施例。相反，提供这些示例性实施例使得本公开将是彻底和完整的，并可以把示例性实施例的范围充分地传达给本领域技术人员。为了清楚起见，可能在附图中夸大了层和区域的尺寸和相对尺寸。此外，在附图中，相同或相似的标号可以表示相同或相似的元件。图1是示出根据本发明的示例性实施例的封装件10的剖视图。如图1中所示，根据本发明的示例性实施例的封装件10可以包括基板11、布线图案12、半导体芯片13和包封材料层14。基板11可以由半导体材料形成，然而，本发明的示例性实施例不限于此。在本发明的至少一个其他的示例性实施例中，可以根据需要而由其他的半导体材料、绝缘材料和/ 或导电材料来形成基板11。例如，如果由导电材料(例如，金属)形成基板11，则可以根据需要而在由金属形成的基板11的整个表面或一部分表面上形成介电层，以提供良好的绝缘特性。基板11可以包括至少一个主体部分Ila和至少一个台阶状部分lib、11c。虽然在图1中仅示出了基板11包括一个主体部分Ila和两个台阶状部分llb、llc，但是本发明的示例性实施例不限于此。在本发明的至少一个其他的示例性实施例中，可以根据需要而形成包括多个主体部分和一个或两个以上的台阶状部分的基板11。如图1中所示，至少一个主体部分Ila和至少一个台阶状部分IlbUlc可以具有不同的高度。例如，主体部分Ila可以具有最小的高度，台阶状部分Ilc可以具有最大的高度，台阶状部分lib可以具有大于主体部分Ila的高度并小于台阶状部分Ilc的高度的高度。如此，可以在基板11的上表面上形成具有不同高度的台阶形状。在本发明的至少一个其他的示例性实施例中，至少一个主体部分和至少一个台阶状部分中相邻的两个部分的高度差根据将要安装的半导体芯片的厚度来确定。例如，当基板11由半导体材料形成时，至少一个主体部分Ila和至少一个台阶状部分IlbUlc可以通过蚀刻工艺而一体地形成，然而，本发明的示例性实施例不限于此。在本发明的至少一个其他的示例性实施例中，可以通过其他工艺来形成至少一个主体部分 Ila和至少一个台阶状部分llb、llc。例如，当基板11由诸如金属的导电材料形成时，可以通过诸如冲压工艺来形成至少一个主体部分Ila和至少一个台阶状部分IlbUlc ；当基板 11由诸如树脂的绝缘材料形成时，可以通过诸如注入成型工艺来形成包括至少一个主体部分Ila和至少一个台阶状部分IlbUlc的基板11。
布线图案12可以形成在基板11 (例如，基板11的上表面和/或下表面)上。例如，布线图案12可以形成在基板11的至少一个主体部分Ila和至少一个台阶状部分lib、 lie上。如图1中所示，布线图案12可以包括形成在至少一个主体部分Ila上的至少一部分1 和形成在至少一个台阶状部分IlbUlc上的至少一部分12b、12c。可以由诸如金属的导电材料通过各种工艺在基板11上形成布线图案12。例如，可以由诸如金属的导电材料通过沉积工艺和/或镀覆工艺形成布线图案12，然而，本发明的示例性实施例不限于此。 在本发明的至少一个其他的示例性实施例中，可以根据需要而采用其他的导电材料和/或其他的工艺来形成布线图案12。例如，当基板11由半导体材料形成时，可以诸如通过掺杂工艺来形成布线图案12。在本发明的至少一个其他的示例性实施例中，当基板11由诸如金属的导电材料形成时，可以在如上所述的形成在基板11上的介电层上形成布线图案12。多个半导体芯片13可以堆叠并附着在基板11上(例如，堆叠并附着在基板11的上表面上)，并分别电连接到布线图案12。例如，多个半导体芯片13可以堆叠在基板11的至少一个主体部分Ila和至少一个台阶状部分lib上。如图1中所示，多个半导体图案13 可以包括至少一个半导体芯片13a，设置在至少一个主体部分Ila上并电连接到布线图案 12的设置在至少一个主体部分Ila上的至少一部分12a ；至少一个半导体芯片13b、13c，其中，半导体芯片1 的至少一部分可以设置在至少一个台阶状部分lib上并电连接到布线图案12的设置在至少一个台阶状部分lib上的至少一部分12b，半导体芯片13c的至少一部分可以设置在至少一个台阶状部分Ilc上并电连接到布线图案12的设置在至少一个台阶状部分Ilc上的至少一部分12c。此外，半导体芯片1 的至少另一部分可以堆叠地设置在半导体芯片13a上，半导体芯片13c的至少另一部分可以堆叠地设置在半导体芯片13b 上。虽然在图1中仅示出了一个设置在至少一个主体部分Ila上的半导体芯片13a和两个堆叠在半导体芯片13a上的半导体芯片1 和13c，但是本发明的示例性实施例不限于此。 在本发明的至少一个其他的示例性实施例中，封装件10可以包括多个设置在至少一个主体部分Ila上的半导体芯片13a和一个或两个以上的堆叠在所述多个半导体芯片13a中的至少一个半导体芯片13a上的半导体芯片，其中，所述一个或两个以上的堆叠在半导体芯片13a上的半导体芯片中的至少一个半导体芯片可以包括设置在至少一个台阶状部分上并电连接到布线图案12的设置在至少一个台阶状部分上的至少一部分的至少一部分。如图1中所示，多个半导体芯片13可以以倒装芯片的方式堆叠地安装在基板11 上并电连接到布线图案12，然而，本发明的示例性实施例不限于此。在本发明的至少一个其他的示例性实施例中，可以根据需要而采用诸如引线键合等各种安装方式来堆叠地安装多个半导体芯片13。包封材料层14可以形成在基板11 (例如，基板11的上表面)上，以包封多个半导体芯片13。可以由诸如环氧树脂的包封材料通过注入成型工艺形成包封材料层14。根据本发明的一个示例性实施例，封装件10还可以包括通孔15。通孔15可以形成在基板11中，并电连接到布线图案12。在这样的情况下，通孔15可以为导电通孔。例如，可以诸如通过蚀刻工艺来在基板11中形成过孔并在过孔中镀覆或填充导电材料，以形成导电的通孔15。如图1中所示，封装件10还可以包括连接件16。连接件16可以设置在基板11的下表面上。例如，连接件16可以设置在形成在基板11的下表面上的布线图案12上，和/或连接件16可以设置为与通孔16对应(例如，设置在通孔16上或周围)。连接件16可以被通孔15电连接到布线图案12，从而将多个半导体芯片13中的至少一个半导体芯片电连接到外部(例如，印刷电路板(PCB))。连接件16可以为焊球，如图1中所示。在这样的情况下，封装件10还可以包括用于设置焊球16的焊盘。焊盘可以形成在基板11的下表面上的布线图案12和/或通孔16上或周围，然而，本发明的示例性实施例不限于此。在本发明的至少一个其他的示例性实施例中，可以根据需要而将连接件16设置为连接凸起(bump)、 引脚(pin)等。在参照图1描述的根据本发明示例性实施例的封装件10中，可以采用半导体材料来形成作为用于安装芯片的基板，以代替现有技术中的印刷电路板(PCB)。可以采用镀覆导电材料或掺杂等工艺来在由半导体材料形成的基板上形成布线图案，并可以采用诸如蚀刻的方式在基板中形成用于电连接的通孔。因此，简化了封装件的制造工艺，降低了封装件的制造成本，提高了封装件的电性能，并能够以晶片级别来实现堆叠芯片式封装件。图2是示出根据本发明的示例性实施例的封装件20的剖视图，为了简明起见，采用相似的标号指示与图1中的元件相同或相似的元件，并将省略对它们的详细描述。如图2中所示，根据本发明的示例性实施例的封装件20可以包括基板21、布线图案22、半导体芯片23和包封材料层对。基板21可以由半导体材料形成，然而，本发明的示例性实施例不限于此。在本发明的至少一个其他的示例性实施例中，可以根据需要而由其他的半导体材料、绝缘材料和/ 或导电材料来形成基板21。例如，如果由导电材料(例如，金属)形成基板21，则可以根据需要而在由金属形成的基板21的整个表面或一部分表面上形成介电层，以提供良好的绝缘特性。基板21可以包括至少一个主体部分21a和至少一个台阶状部分21b、21c。虽然在图2中仅示出了基板21包括一个主体部分21a和两个台阶状部分21b、21c，但是本发明的示例性实施例不限于此。在本发明的至少一个其他的示例性实施例中，可以根据需要而形成包括多个主体部分和一个或两个以上的台阶状部分的基板21。如图2中所示，至少一个主体部分21a和至少一个台阶状部分21b、21c可以具有不同的高度。例如，主体部分21a可以具有最小的高度，台阶状部分Ilc可以具有最大的高度，台阶状部分21b可以具有大于主体部分21a的高度并小于台阶状部分21c的高度的高度。如此，可以在基板21的上表面上形成具有不同高度的台阶形状。在本发明的至少一个其他的示例性实施例中，至少一个主体部分和至少一个台阶状部分中相邻的两个部分的高度差根据将要安装的半导体芯片的厚度来确定。例如，当基板21由半导体材料形成时，至少一个主体部分21a和至少一个台阶状部分21b、21c可以通过蚀刻工艺而一体地形成，然而，本发明的示例性实施例不限于此。在本发明的至少一个其他的示例性实施例中，可以通过其他工艺来形成至少一个主体部分 21a和至少一个台阶状部分21b、21c。例如，当基板21由诸如金属的导电材料形成时，可以通过诸如冲压工艺来形成至少一个主体部分21a和至少一个台阶状部分21b、21c ；当基板 21由诸如树脂的绝缘材料形成时，可以通过诸如注入成型工艺来形成包括至少一个主体部分21a和至少一个台阶状部分21b、21c的基板21。布线图案22可以形成在基板21 (例如，基板21的上表面和/或下表面)上。例如，布线图案22可以形成在基板21的至少一个主体部分21a和至少一个台阶状部分21b、 21c上。如图2中所示，布线图案22可以包括形成在至少一个主体部分21a上的至少一部分2 和形成在至少一个台阶状部分21b、21c上的至少一部分22b、22c。可以由诸如金属的导电材料通过各种工艺在基板21上形成布线图案22。例如，可以由诸如金属的导电材料通过沉积工艺和/或镀覆工艺形成布线图案22，然而，本发明的示例性实施例不限于此。 在本发明的至少一个其他的示例性实施例中，可以根据需要而采用其他的导电材料和/或其他的工艺来形成布线图案22。例如，当基板21由半导体材料形成时，可以诸如通过掺杂工艺来形成布线图案22。在本发明的至少一个其他的示例性实施例中，当基板21由诸如金属的导电材料形成时，可以在如上所述的形成在基板21上的介电层上形成布线图案22。多个半导体芯片23可以堆叠并附着在基板21上(例如，堆叠并附着在基板21的上表面上)，并分别电连接到布线图案22。例如，多个半导体芯片23可以堆叠在基板21的至少一个主体部分21a和至少一个台阶状部分21b上。如图2中所示，多个半导体图案23 可以包括至少一个半导体芯片13a，设置在至少一个主体部分21a上并电连接到布线图案 22的设置在至少一个主体部分21a上的至少一部分12a ；至少一个半导体芯片13b，所述至少一个半导体芯片1 的至少一部分可以设置在至少一个台阶状部分21b上并电连接到布线图案22的设置在至少一个台阶状部分21b上的至少一部分22b。此外，所述至少一个半导体芯片23b的至少另一部分可以堆叠地设置在半导体芯片23a上。虽然在图1中仅示出了一个设置在至少一个主体部分21a上的半导体芯片23a和一个堆叠在半导体芯片23a上的半导体芯片23b，但是本发明的示例性实施例不限于此。在本发明的至少一个其他的示例性实施例中，封装件20可以包括多个设置在至少一个主体部分21a上的半导体芯片23a 和多个堆叠在所述多个半导体芯片23a中的至少一个半导体芯片23a上的半导体芯片，其中，所述多个堆叠在半导体芯片23a上的半导体芯片中的至少一个半导体芯片可以包括设置在至少一个台阶状部分上并电连接到布线图案22的设置在至少一个台阶状部分21b上的至少一部分22b的至少一部分。如图2中所示，多个半导体芯片23可以以倒装芯片的方式堆叠地安装在基板21 上并电连接到布线图案22，然而，本发明的示例性实施例不限于此。在本发明的至少一个其他的示例性实施例中，可以根据需要而采用诸如引线键合等各种安装方式来堆叠地安装多个半导体芯片23。包封材料层M可以形成在基板21 (例如，基板21的上表面)上，以包封多个半导体芯片23。可以由诸如环氧树脂的包封材料通过注入成型工艺形成包封材料层M。根据本发明的一个示例性实施例，布线图案22的至少一部分22c可以暴露到封装件20的外部。图2中示出了布线图案22的形成在基板21的具有最大的高度的台阶状部分21c上的至少一部分22c暴露到封装件20的外部，然而，本发明的示例性实施例不限于此。在本发明的至少一个其他的示例性实施例中，可以根据需要而暴露布线图案22的形成在基板21的其他部分上的至少一部分，例如，可以暴露布线图案22的形成在基板21的至少一个主体部分21a上的至少一部分。在这样的情况下，可以通过注入成型等工艺来在基板21上选择性地形成包封材料层24，以包封多个半导体芯片23并暴露布线图案22的至少一部分。如图2中所示，封装件20还可以包括连接件26。连接件沈可以设置在布线图案22的暴露的至少一部分22c上，并电连接到布线图案22的暴露的至少一部分22c上，以将多个半导体芯片23中的至少一个半导体芯片电连接到外部(例如，印刷电路板(PCB))。连接件沈可以为焊球，如图2中所示。在这样的情况下，封装件20还可以包括形成在布线图案22的暴露的至少一部分22c上的用于设置焊球沈的焊盘，然而，本发明的示例性实施例不限于此。在本发明的至少一个其他的示例性实施例中，可以根据需要而将连接件沈设置为连接凸起(bump)、引脚(pin)等。根据本发明的一个示例性实施例，封装件20还可以包括形成在包封材料层M的上表面上的另一布线图案27。与布线图案22相同，布线图案27可以由诸如金属的导电材料通过各种工艺形成在包封材料层M上。例如，可以由金属通过沉积和/或镀覆工艺形成布线图案22，然而，本发明的示例性实施例不限于此。在本发明的至少一个其他的示例性实施例中，可以根据需要而采用其他的导电材料和/或其他的工艺形成布线图案27。虽然在图中没有示出，但是布线图案27可以诸如通过电连接到布线图案22的暴露的至少一部分 22c而电连接到多个芯片23中的至少一个芯片23。在封装件20包括形成在包封材料层M的上表面(即，封装件20的上表面)上的布线图案27的情况下，也可以将连接件沈设置在布线图案27上，以将多个半导体芯片23 中的至少一个半导体芯片电连接到外部(例如，印刷电路板(PCB))。如上所述，当连接件 26为焊球时，封装件20可以包括形成在布线图案27上的用于设置焊球沈的焊盘。虽然没有示出，但是根据本发明的一个示例性实施例，封装件20还可以包括如上面参照图1示出的本发明的示例性实施的通孔(未示出)。与上面描述的通孔15相同，根据本发明的一个示例性实施例的通孔可以形成在基板21中，并电连接到布线图案22。在这样的情况下，通孔可以为导电通孔。例如，可以诸如通过蚀刻工艺来在基板21中形成过孔并在过孔中镀覆或填充导电材料，以形成导电的通孔。在封装件20进一步包括形成在基板21中的通孔的情况下，封装件20还可以包括设置在基板21的下表面上的连接件(未示出)。例如，可以将连接件设置在形成在基板21 的下表面上的布线图案22上，和/或可以将连接件设置为与通孔对应(例如，设置在通孔上或周围)。连接件26可以被通孔电连接到布线图案22，从而将多个半导体芯片23中的至少一个半导体芯片电连接到外部(例如，印刷电路板(PCB))。如上所述，当连接件沈为焊球时，封装件20还可以包括形成在基板21的下表面上的布线图案22和/或通孔上或周围的用于设置焊球26的焊盘，然而，本发明的示例性实施例不限于此。在本发明的至少一个其他的示例性实施例中，可以根据需要而将连接件设置为连接凸起(bump)、引脚(pin)等。S卩，根据本发明的示例性实施例，可以根据需要而将布线图案的一部分暴露到封装件的外部和/或在基板中形成的通孔。在这样的情况下，可以在封装件的下表面(即，基板的下表面)和/或封装件的上表面(即，包封材料层的上表面)上设置连接件26。在参照图2描述的根据本发明示例性实施例的封装件20中，可以采用半导体材料来形成作为用于安装芯片的基板，以代替现有技术中的印刷电路板(PCB)。可以采用镀覆导电材料或掺杂等工艺来在由半导体材料形成的基板上形成布线图案。因此，简化了封装件的制造工艺，降低了封装件的制造成本，提高了封装件的电性能，并能够以晶片级别来实现堆叠芯片式封装件。在参照图2描述的根据本发明示例性实施例的封装件20中，可以将形成在基板上的布线图案的至少一部分暴露到所述封装件的外部，并可以在布线图案的暴露的至少一部分上设置连接件，从而简化了封装件的结构，降低了封装件的制造成本，提高了封装件的电性能。在参照图2描述的根据本发明示例性实施例的封装件20中，可以在包封材料层上设置电连接到布线图案的暴露的至少一部分的另一布线图案，并在所述另一布线图案上设置连接件，从而提高了连接件(例如，焊球)的设置空间，简化了制造工艺，例如，降低了植球工艺的难度。在参照图2描述的根据本发明示例性实施例的封装件20中，还可以采用诸如蚀刻的方式在基板中形成用于电连接的通孔，因此，与制造印刷电路板(PCB)的工艺相比，进一步降低了制造成本，且能够以晶片级别来实现堆叠芯片式封装件。下面将参照图3A至图3F来详细描述根据本发明的示例性实施例的制造封装件的方法。图3A至图3F是示出了根据本发明的示例性实施例的制造如图1中所示的封装件10 的方法的剖视图，为了简明起见，采用相同的标号指示与图1中的元件相同的元件，并将省略对它们的详细描述。如图3A中所示，可以预先制备准基板11’。准基板11’可以包含半导体材料。接下来，如图:3B所示，可以通过蚀刻准基板11’而一体地形成包括至少一个主体部分Ila和至少一个台阶状部分IlbUlc的基板11。虽然在图:3B中仅示出了将基板11形成为包括一个主体部分Ila和两个台阶状部分llb、llc，但是本发明的示例性实施例不限于此。在本发明的至少一个其他的示例性实施例中，可以根据需要而形成包括多个主体部分和一个或两个以上的台阶状部分的基板11。可以将至少一个主体部分Ila和至少一个台阶状部分IlbUlc形成为具有不同的高度。例如，可以将主体部分Ua形成为具有最小的高度，可以将台阶状部分Ilc形成为具有最大的高度，可以将台阶状部分lib形成为具有大于主体部分Ila的高度并小于台阶状部分Ilc的高度的高度。如此，可以在基板11的上表面上形成具有不同高度的台阶形状。 在本发明的至少一个其他的示例性实施例中，至少一个主体部分和至少一个台阶状部分中相邻的两个部分的高度差根据将要安装的半导体芯片的厚度来确定。在本发明的至少一个其他的示例性实施例中，可以根据需要而由其他的半导体材料、绝缘材料和/或导电材料来形成基板11。例如，当由诸如金属的导电材料形成准基板 11’时，可以通过诸如冲压工艺来形成包括至少一个主体部分Ila和至少一个台阶状部分 IlbUlc的基板11。当由导电材料(例如，金属)形成基板11时，可以根据需要而在由金属形成的基板11的整个表面或一部分表面上形成介电层，以提供良好的绝缘特性。此外， 可以由诸如树脂的绝缘材料通过诸如注入成型工艺来形成包括至少一个主体部分Ila和至少一个台阶状部分IlbUlc的基板11。如图3C中所示，可以在基板11 (例如，基板11的上表面和/或下表面)上形成布线图案12。例如，可以将布线图案12形成为包括形成在至少一个主体部分Ila上的至少一部分1 和形成在至少一个台阶状部分IlbUlc上的至少一部分12b、12c。可以在基板11 上由诸如金属的导电材料通过各种工艺来形成布线图案12。例如，可以由金属通过沉积工艺和/或镀覆工艺形成布线图案12，然而，本发明的示例性实施例不限于此。在本发明的至少一个其他的示例性实施例中，可以根据需要而采用其他的导电材料和/或其他的工艺来形成布线图案12。例如，当由半导体材料形成基板11时，可以通过掺杂工艺来形成布线图案12。在本发明的至少一个其他的示例性实施例中，当由诸如金属的导电材料形成基板11 时，可以在如上所述的形成在基板11上的介电层上形成布线图案12。根据本发明的一个示例性实施例，可以在基板11中形成电连接到布线图案12的通孔15，如图3C中所示。在这样的情况下，通孔15可以为导电通孔。例如，可以诸如通过蚀刻工艺来在基板11中形成过孔并在过孔中镀覆或填充导电材料，以形成导电的通孔15。此时，还可以形成用于设置焊球的焊盘。例如，可以在形成在基板11的上表面和/ 或下表面上的布线图案12和/或通孔15上或周围，通过诸如镀覆工艺来形成焊盘。然而， 实施例不限于此。可以在后面将要详细描述的形成包封材料层的包封工艺之后在形成在基板11的下表面和/或通孔15上或周围形成焊盘。然后，如图3D中所示，可以在基板11上(例如，基板11的上表面上)堆叠并附着多个半导体芯片13，并分别将堆叠的多个半导体芯片13电连接到布线图案12。例如，可以在基板11的至少一个主体部分Ila和至少一个台阶状部分lib上堆叠半导体芯片13。如图3D中所示，可以将至少一个半导体芯片13a设置在至少一个主体部分Ila上并电连接到布线图案12的设置在至少一个主体部分Ila上的至少一部分12a，可以将至少一个半导体芯片13b、13c中的半导体芯片13b的至少一部分设置在至少一个台阶状部分lib上并电连接到布线图案12的设置在至少一个台阶状部分lib上的至少一部分12b，并可以将至少一个半导体芯片13b、13c中的半导体芯片13c的至少一部分设置在至少一个台阶状部分Ilc 上并电连接到布线图案12的设置在至少一个台阶状部分Ilc上的至少一部分12c。此外， 可以将半导体芯片13b的至少另一部分堆叠地设置在半导体芯片13a上，可以将半导体芯片13c的至少另一部分堆叠地设置在半导体芯片1 上。虽然在图3D中仅示出了一个设置在至少一个主体部分Ila上的半导体芯片13a和两个堆叠在半导体芯片13a上的半导体芯片1 和13c，但是本发明的示例性实施例不限于此。在本发明的至少一个其他的示例性实施例中，可以根据需要而在至少一个主体部分Ila上设置多个半导体芯片13a并在所述多个半导体芯片13a中的至少一个半导体芯片上堆叠一个或两个以上的半导体芯片，其中，可以将所述一个或两个以上的堆叠在半导体芯片13a上的半导体芯片中的至少一个半导体芯片的至少一部分设置在至少一个台阶状部分上并电连接到布线图案12的设置在所述至少一个台阶状部分上的至少一部分。在图3D中示出的本发明的示例性实施例中，可以以倒装芯片的方式将多个半导体芯片13堆叠地安装在基板11上并电连接到布线图案12，然而，本发明的示例性实施例不限于此。在本发明的至少一个其他的示例性实施例中，可以根据需要而采用诸如引线键合等各种安装方式来堆叠地安装多个半导体芯片13。之后，如图3E中所示，可以在基板11 (例如，基板11的上表面)上形成包封材料层14，以包封多个半导体芯片13。可以由诸如环氧树脂的包封材料通过注入成型工艺来形成包封材料层14。接下来，如图3F中所示，还可以在基板11的下表面上设置连接件16。例如，可以在形成在基板11的下表面上的布线图案12上设置连接件16。此外，还可以将连接件16设置为与通孔16对应(例如，设置在通孔16上或周围)。连接件16可以被通孔15电连接到布线图案12，从而将多个半导体芯片13中的至少一个半导体芯片电连接到外部(例如，印刷电路板(PCB))。连接件16可以为焊球，如图3F中所示。在这样的情况下，可以如上所述地在基板11的下表面上的布线图案12和/或通孔16上或周围形成焊盘，然而，本发明的示例性实施例不限于此。在本发明的至少一个其他的示例性实施例中，可以根据需要而将连接凸起(bump)、引脚(pin)等作为连接件16。在参照图3A-图3F描述的根据本发明示例性实施例的制造封装件的方法中，可以采用半导体材料来形成作为用于安装芯片的基板，以代替现有技术中的印刷电路板(PCB)。 可以采用镀覆导电材料或掺杂等工艺来在由半导体材料形成的基板上形成布线图案，并可以采用诸如蚀刻的方式在基板中形成用于电连接的通孔。因此，简化了封装件的制造工艺， 降低了封装件的制造成本，提高了封装件的电性能，并能够以晶片级别来实现堆叠芯片式封装件。下面将参照图4A至图4G来详细描述根据本发明的另一示例性实施例的制造如封装件的方法。图4A至图4G是示出了根据本发明的另一示例性实施例的制造如图2中所示的封装件20的方法的剖视图，为了简明起见，采用相同的标号指示与图2中的元件相同的元件，并将省略对它们的详细描述。如图4A中所示，可以预先制备准基板21’。准基板21’可以包含半导体材料。接下来，如图4B所示，可以通过蚀刻准基板21’而一体地形成包括至少一个主体部分21a和至少一个台阶状部分21b、21c的基板21。虽然在图4B中仅示出了将基板21形成为包括一个主体部分21a和两个台阶状部分21b、21c，但是本发明的示例性实施例不限于此。在本发明的至少一个其他的示例性实施例中，可以根据需要而形成包括多个主体部分和一个或两个以上的台阶状部分的基板21。可以将至少一个主体部分21a和至少一个台阶状部分21b、21c形成为具有不同的高度。例如，可以将主体部分21a形成为具有最小的高度，可以将台阶状部分21c形成为具有最大的高度，可以将台阶状部分21b形成为具有大于主体部分21a的高度并小于台阶状部分21c的高度的高度。如此，可以在基板21的上表面上形成具有不同高度的台阶形状。 在本发明的至少一个其他的示例性实施例中，至少一个主体部分和至少一个台阶状部分中相邻的两个部分的高度差根据将要安装的半导体芯片的厚度来确定。在本发明的至少一个其他的示例性实施例中，可以根据需要而由其他的半导体材料、绝缘材料和/或导电材料来形成基板21。例如，当由诸如金属的导电材料形成准基板 21’时，可以通过诸如冲压工艺来形成包括至少一个主体部分21a和至少一个台阶状部分 21b、21c的基板21。当由导电材料(例如，金属)形成基板21时，可以根据需要而在由金属形成的基板21的整个表面或一部分表面上形成介电层，以提供良好的绝缘特性。此外， 可以由诸如树脂的绝缘材料通过诸如注入成型工艺来形成包括至少一个主体部分21a和至少一个台阶状部分21b、21c的基板21。如图4C中所示，可以在基板21 (例如，基板21的上表面和/或下表面)上形成布线图案22。例如，可以将布线图案22形成为包括形成在至少一个主体部分21a上的至少一部分2 和形成在至少一个台阶状部分21b、21c上的至少一部分22b、22c。可以在基板21 上由诸如金属的导电材料通过各种工艺来形成布线图案22。例如，可以由金属通过沉积工艺和/或镀覆工艺形成布线图案22，然而，本发明的示例性实施例不限于此。在本发明的至少一个其他的示例性实施例中，可以根据需要而采用其他的导电材料和/或其他的工艺来形成布线图案22。例如，当由半导体材料形成基板21时，可以通过掺杂工艺来形成布线图案22。在本发明的至少一个其他的示例性实施例中，当由诸如金属的导电材料形成基板21 时，可以在如上所述的形成在基板21上的介电层上形成布线图案22。虽然没有示出，但是根据本发明的一个示例性实施例，与在图3C中示出的本发明的示例性实施例相同，可以在基板21中形成电连接到布线图案22的通孔。在这样的情况下，通孔可以为导电通孔。例如，可以诸如通过蚀刻工艺来在基板21中形成过孔并在过孔中镀覆或填充导电材料，以形成导电的通孔。此时，还可以形成用于设置焊球的焊盘。例如，可以在形成在基板21的上表面和/ 或下表面上的布线图案22和/或通孔上或周围，通过诸如镀覆工艺来形成焊盘。然而，实施例不限于此。可以在后面将要详细描述的包封工艺之后并在设置作为焊球的连接件沈之前，在形成在基板21的下表面上的布线图案22和/或通孔25上或周围成焊盘。然后，如图4D中所示，可以在基板21上(例如，基板21的上表面上)堆叠并附着多个半导体芯片23，并分别将堆叠的多个半导体芯片23中的至少一个半导体芯片电连接到布线图案22。例如，可以在基板21的至少一个主体部分21a和至少一个台阶状部分21b 上堆叠半导体芯片23。如图4D中所示，可以将至少一个半导体芯片23a设置在至少一个主体部分21a上并电连接到布线图案22的设置在至少一个主体部分21a上的至少一部分 22a,并可以将至少一个半导体芯片2 的至少一部分设置在至少一个台阶状部分21b上并电连接到布线图案22的设置在至少一个台阶状部分21b上的至少一部分22b。此外，可以将半导体芯片23b的至少另一部分堆叠地设置在半导体芯片23a上。虽然在图4D中仅示出了一个设置在至少一个主体部分21a上的半导体芯片23a和一个堆叠在半导体芯片23a 上的半导体芯片23b，但是本发明的示例性实施例不限于此。在本发明的至少一个其他的示例性实施例中，可以根据需要而在至少一个主体部分21a上设置多个半导体芯片23a并在所述多个半导体芯片23a中的至少一个半导体芯片23a上堆叠多个半导体芯片，其中，可以将所述多个堆叠在半导体芯片13a上的半导体芯片中的至少一个半导体芯片的至少一部分设置在至少一个台阶状部分lib上并电连接到布线图案12的设置在至少一个台阶状部分lib上的至少一部分12b。在图4D中示出的本发明的示例性实施例中，可以以倒装芯片的方式将多个半导体芯片23堆叠地安装在基板21上并电连接到布线图案22，然而，本发明的示例性实施例不限于此。在本发明的至少一个其他的示例性实施例中，可以根据需要而采用诸如引线键合等各种安装方式来堆叠地安装多个半导体芯片23。之后，如图4E中所示，可以在基板21(例如，基板21的上表面)上形成包封材料层24，以包封多个半导体芯片23。可以由诸如环氧树脂的包封材料通过注入成型工艺来形成包封材料层对。根据本发明的一个示例性实施例，在形成包封材料层M的步骤中，可以将布线图案22的至少一部分22c暴露到封装件20的外部。图4E中示出了可以将布线图案22的形成在基板21的具有最大的高度的台阶状部分21c上的至少一部分22c暴露到封装件20 的外部，然而，本发明的示例性实施例不限于此。在本发明的至少一个其他的示例性实施例中，可以根据需要而暴露布线图案22的形成在基板21的其他部分上的至少一部分。例如， 可以暴露布线图案22的形成在基板21的至少一个主体部分21a上的至少一部分。在这样的情况下，可以通过注入成型等工艺来在基板21上选择性地形成包封材料层24，以包封多个半导体芯片23并暴露布线图案22的至少一部分。根据本发明的一个示例性实施例，还可以在包封材料层M的上表面上形成另一布线图案27，如图4F中所示。与布线图案22相同，可以由诸如金属的导电材料通过各种工艺在包封材料层M上形成布线图案27。例如，可以由金属通过沉积和/或镀覆工艺来形成布线图案27，然而，本发明的示例性实施例不限于此。在本发明的至少一个其他的示例性实施例中，可以根据需要而采用其他的导电材料和/或其他的工艺来形成布线图案27。虽然在图中没有示出，但是可以诸如通过电连接到布线图案22的暴露到封装件20的外部的至少一部分22c而将布线图案27电连接到多个芯片23。接下来，如图4G中所示，还可以在包封材料层M的上表面上设置连接件26。可以将连接件沈设置在布线图案22的暴露到封装件20的外部的至少一部分22c上，并将其电连接到布线图案22的暴露到封装件20的外部的至少一部分22c上，以将多个半导体芯片 23中的至少一个半导体芯片23电连接到外部(例如，印刷电路板(PCB))。连接件沈可以为焊球，如图4G中所示。在这样的情况下，还可以在布线图案22的暴露到封装件20的外部的至少一部分22c上形成用于设置焊球沈的焊盘，然而，本发明的示例性实施例不限于此。在本发明的至少一个其他的示例性实施例中，可以根据需要而将连接件沈设置为连接凸起(bump)、引脚(pin)等。 在如图4F所示地在包封材料层M的上表面(即，封装件20的上表面)上形成布线图案27的情况下，也可以将连接件沈设置在布线图案27上，以将多个半导体芯片23中的至少一个半导体芯片电连接到外部(例如，印刷电路板(PCB))。如上所述，当连接件沈为焊球时，也可以在布线图案27上形成用于设置焊球沈的焊盘。虽然没有示出，但是根据本发明的一个其他的示例性实施例，在如上所述地在基板21中形成通孔的情况下，可以在基板21的下表面上设置连接件(未示出)。例如，可以将连接件设置在形成在基板21的下表面上的布线图案22上，和/或可以将连接件设置为与通孔对应(例如，设置在通孔上或周围)。连接件沈可以被通孔电连接到布线图案22，从而将多个半导体芯片23中的至少一个半导体芯片电连接到外部(例如，印刷电路板(PCB))。 如上所述，当连接件26为焊球时，封装件20还可以包括形成在基板21的下表面上的布线图案22和/或通孔上或周围的用于设置焊球沈的焊盘，然而，本发明的示例性实施例不限于此。在本发明的至少一个其他的示例性实施例中，可以根据需要而将连接件设置为连接凸起(bump)、引脚(pin)等。S卩，根据本发明的示例性实施例，可以根据需要而在封装件中设置形成在基板中的通孔和/或将布线图案的一部分暴露到封装件的外部。在这样的情况下，可以在封装件的下表面(即，基板的下表面)和/或封装件的上表面(即，包封材料层的上表面)上设置连接件26。在参照图4A-图4G描述的根据本发明示例性实施例的制造封装件的方法中，可以采用半导体材料来形成作为用于安装芯片的基板，以代替现有技术中的印刷电路板(PCB)。 可以采用镀覆导电材料或掺杂等工艺来在由半导体材料形成的基板上形成布线图案。因此，简化了封装件的制造工艺，降低了封装件的制造成本，提高了封装件的电性能，并能够以晶片级别来实现堆叠芯片式封装件。
在参照图4A-图4G描述的根据本发明示例性实施例的制造封装件的方法中，可以将形成在基板上的布线图案的至少一部分暴露到所述封装件的外部，并可以在布线图案的暴露的至少一部分上设置连接件，从而简化了封装件的结构，降低了封装件的制造成本，提高了封装件的电性能。在参照图4A-图4G描述的根据本发明示例性实施例的制造封装件的方法中，可以在包封材料层上设置电连接到布线图案的暴露的至少一部分的另一布线图案，并在所述另一布线图案上设置连接件，从而提高了连接件(例如，焊球)的设置空间，简化了制造工艺， 例如，降低了植球工艺的难度。在参照图4A-图4G描述的根据本发明示例性实施例的制造封装件的方法中，还可以采用诸如蚀刻的方式在基板中形成用于电连接的通孔，因此，与制造印刷电路板(PCB) 的工艺相比，进一步降低了制造成本，且能够以晶片级别来实现堆叠芯片式封装件。虽然已经示出并描述了本发明的示例性实施例的示例，但是本领域技术人员应该理解的是，本发明的示例性实施例不限于此，在不脱离如权利要求所限定的本发明的精神和范围的情况下，可以对本发明的示例性实施例进行各种修改。
权利要求
1.一种封装件，其特征在于所述封装件包括基板；布线图案，形成在基板上；多个半导体芯片，堆叠在基板的上表面上，并电连接到布线图案；包封材料层，形成在基板的上表面上，以包封所述多个半导体芯片，其中，基板包括至少一个主体部分和至少一个台阶状部分，所述多个半导体芯片中的至少一个半导体芯片的至少一部分设置在所述至少一个台阶状部分上并电连接到布线图案的设置在所述至少一个台阶状部分上的至少一部分。
2.如权利要求1所述的封装件，其特征在于，基板由半导体材料形成。
3.如权利要求2所述的封装件，其特征在于，所述至少一个主体部分和所述至少一个台阶状部分通过蚀刻工艺而一体地形成。
4.如权利要求1所述的封装件，其特征在于，布线图案通过镀覆工艺形成在基板上。
5.如权利要求1所述的封装件，其特征在于，所述多个半导体芯片以倒装芯片的方式堆叠地安装在基板的上表面上并电连接到布线图案。
6.如权利要求1所述的封装件，其特征在于所述封装件还包括通孔，形成在基板中，并电连接到布线图案。
7.如权利要求6所述的封装件，其特征在于所述封装件还包括连接件，设置在基板的下表面上，连接件被通孔电连接到布线图案，从而将所述多个半导体芯片电连接到外部。
8.如权利要求1所述的封装件，其特征在于，布线图案的至少另一部分暴露到所述封装件的外部。
9.如权利要求8所述的封装件，其特征在于所述封装件还包括连接件，设置在布线图案的暴露的所述至少另一部分上，连接件电连接到布线图案的暴露的所述至少另一部分，以将所述多个半导体芯片电连接到外部。
10.如权利要求1所述的封装件，其特征在于，所述多个半导体芯片中的至少另一半导体芯片设置在所述至少一个主体部分上并电连接到布线图案的设置在所述至少一个主体部分上的至少又一部分，包括设置在所述至少一个台阶状部分上的至少一部分的所述至少一个半导体芯片的至少另一部分堆叠在所述至少另一半导体芯片上。
11.一种制造封装件的方法，其特征在于所述方法包括如下步骤形成基板，其中，基板包括至少一个主体部分和至少一个台阶状部分；在基板上形成布线图案；将多个半导体芯片堆叠在基板的上表面上并电连接到布线图案，其中，将所述多个半导体芯片中的至少一个半导体芯片的至少一部分设置在所述至少一个台阶状部分上并电连接到布线图案的设置在所述至少一个台阶状部分上的至少一部分；在基板的上表面上形成包封材料层，以包封所述多个半导体芯片。
12.如权利要求11所述的方法，其特征在于，基板由半导体材料形成。
13.如权利要求12所述的方法，其特征在于，在形成基板的步骤中，通过蚀刻工艺来一体地形成所述至少一个主体部分和所述至少一个台阶状部分。
14.如权利要求11所述的方法，其特征在于，通过镀覆工艺来在基板上形成布线图案。
15.如权利要求11所述的方法，其特征在于，以倒装芯片的方式将所述多个半导体芯片安装在基板的上表面上并电连接到布线图案。
16.如权利要求11所述的方法，其特征在于所述方法还包括在基板中形成电连接到布线图案的通孔。
17.如权利要求16或权利要求17所述的方法，其特征在于所述方法还包括在基板的下表面上设置连接件，使得连接件被通孔电连接到布线图案，从而将所述多个半导体芯片电连接到外部。
18.如权利要求11所述的方法，其特征在于，在形成包封材料层的步骤中，将布线图案的至少另一部分暴露到所述封装件的外部。
19.如权利要求18所述的方法，其特征在于所述方法还包括在布线图案的暴露的所述至少另一部分上形成连接件，使得连接件电连接到布线图案的暴露的所述至少另一部分，以将所述多个半导体芯片电连接到外部。
20.如权利要求11所述的封装件，其特征在于，在堆叠所述多个半导体芯片的步骤中， 将所述多个半导体芯片中的至少另一半导体芯片设置在所述至少一个主体部分上并电连接到布线图案的设置在所述至少一个主体部分上的至少又一部分，并将包括设置在所述至少一个台阶状部分上的至少一部分的所述至少一个半导体芯片的至少另一部分堆叠在所述至少另一半导体芯片上。
全文摘要
本发明提供一种封装件及其制造方法。所述封装件包括基板；布线图案，形成在基板上；多个半导体芯片，堆叠在基板的上表面上，并电连接到布线图案；包封材料层，形成在基板的上表面上，以包封所述多个半导体芯片，其中，基板包括至少一个主体部分和至少一个台阶状部分，所述多个半导体芯片中的至少一个半导体芯片的至少一部分设置在所述至少一个台阶状部分上并电连接到布线图案的设置在所述至少一个台阶状部分上的至少一部分。因为采用半导体材料来形成作为用于安装芯片的基板，以代替现有技术中的印刷电路板，所以简化了封装件的制造工艺，降低了封装件的制造成本，提高了封装件的电性能，并能够以晶片级别来实现堆叠芯片式封装件。
文档编号H01L23/488GK102280428SQ20111021009
公开日2011年12月14日 申请日期2011年7月15日 优先权日2011年7月15日
发明者杜茂华, 阮春燕, 陈松, 马慧舒 申请人:三星半导体(中国)研究开发有限公司, 三星电子株式会社