专利名称：复合GaN衬底、制造复合GaN衬底的方法、III族氮化物半导体器件和制造III族氮化物半导 ...的制作方法
技术领域：
本发明涉及一种适合用于III族氮化物半导体器件的复合GaN衬底、制造该复合GaN衬底的方法、包括该复合GaN衬底的III族氮化物半导体器件和制造该III族氮化物半导体器件的方法。
背景技术：
近年来，III族氮化物半导体器件不仅广泛应用于光学器件，而且广泛应用于电子器件，诸如高电子迁移率晶体管(在下文中，简写为“HEMT”)。例如，Yamada 等，“Effect of Epitaxial Layer Design on Drain LeakageCurrent for Millimeter-ffave GaN-HEMT”，IEICE Technical Report, ED2009-48, TheInstitute of Electronics, Information and Communication Engineers, 2009 年 6 月，第63-67页(非专利文献1)，公开了一种HEMT，其中i_GaN层、n-AlGaN层和n_GaN层顺序形成在半绝缘的 SiC 衬底上。同时，K.K.Chu 等，“9.4-W/mm Power Density AlGaN-GaNHEMTs on Free-Standing GaN Substrates”，IEEE ELECTRON DEVICE LETTERS, Instituteof Electrical and Electronic Engineers,第 25 卷，第 9 期，2004 年 9 月，第 596-598 页(非专利文献2)，公开了一种HEMT，其中GaN层和AlGaN层顺序形成在半绝缘的、独立式GaN衬底上。引用列表非专利文献NPLl:Yamada 等，“Effect of Epitaxial Layer Design on Drain LeakageCurrent for Millimeter-ffave GaN-HEMT”，IEICE Technical Report, ED2009-48, TheInstitute of Electronics, Information and Communication Engineers, 2009年6 月，第63-67 页NPL2:K.K.Chu 等，“9.4_W/mm Power Density AlGaN-GaN HEMTs onFree-Standing GaN Substrates”，IEEE ELECTRON DEVICE LETTERS,Institute ofElectrical and Electronic Engineers,第 25 卷，第 9 期，2004 年 9 月，第 596-598 页
发明内容
技术问题然而，在Yamada 等，“Effect of Epitaxial Layer Design on Drain LeakageCurrent for Millimeter-ffave GaN-HEMT”，IEICE Technical Report, ED2009-48, TheInstitute of Electronics, Information and Communication Engineers, 2009年6 月，第63-67页(非专利文献I)中公开的HEMT，即，包括形成在半绝缘SiC衬底上的GaN层/AlGaN层的HEMT，具有由SiC衬底和GaN层/AlGaN层之间的晶格失配造成的多个缺陷。因此，不利地是，诸如电流漂移的缺点是值得注意的。
另一方面，K.K.Chu 等，“9.4-W/mm Power Density AlGaN-GaN HEMTs onFree-Standing GaN Substrates”，IEEE ELECTRON DEVICE LETTERS, Institute ofElectrical and Electronic Engineers,第 25 卷，第 9 期，2004 年 9 月，第 596-598 页(非专利文献2)中公开的HEMT，即，包含形成在半绝缘GaN衬底上的GaN层/AlGaN层的HEMT，因为GaN衬底和GaN层/AlGaN层之间的晶格匹配良好，所以具有极少缺陷。因此，诸如电流漂移的缺点极小。然而，不利地是，因为半导体GaN衬底非常昂贵，所以HEMT也将是昂贵的。考虑到这一点，本发明的目的是提供一种具有合理成本的高特性复合GaN衬底、制造这种复合GaN衬底的方法、和III族氮化物半导体器件、以及制造该III族氮化物半导体器件的方法。问题的解决方案根据一个特定方面，本发明提供一种复合GaN衬底,包括:导电GaN衬底,其具有小于ΙΩαιι的电阻率；和半绝缘GaN层，其设置在导电GaN衬底上，具有I X IO4Qcm或更大的电阻率，且具有5 μ m或更大的厚度。在根据本发明的复合GaN衬底中，半绝缘GaN层可以包含选自由C、Fe、Cr和V组成的组的至少一种类型的原子作为杂质。此外，半绝缘GaN层可以以不小于lX1017cm_3且不大于5 X IO19CnT3的浓度包含C原子作为杂质。根据另一方面，本发明提供一种III族氮化物半导体器件，包括:上述复合GaN衬底；和至少一个III族氮化物半导体层，其设置在复合GaN衬底的半绝缘GaN层上。在根据本发明III族氮化物半导体器件中，III族氮化物半导体层可包括电子转移层和电子供应层。根据再一方面，本发明提供一种制造复合GaN衬底的方法，包括步骤:制备具有小于I Ω cm的电阻率的导电GaN衬底；和使用HVPE (氢化物气相外延)方法在导电GaN衬底上生长半绝缘GaN层，该半绝缘GaN层具有I X IO4 Ω cm或更大的电阻率且具有5 μ m或更大的厚度。在根据本发明的制造复合GaN衬底的方法中，半绝缘GaN层可包含选自由C、Fe、Cr和V组成的组的至少一种类型的原子作为杂质。此外，半绝缘GaN层可以以不小于IX IO17CnT3且不大于5X IO19CnT3的浓度包含C原子作为杂质。根据又一方面，本发明提供一种制造III族氮化物半导体器件的方法，包括步骤:制备通过上述制造复合GaN衬底的方法获得的复合GaN衬底；和至少使用MOVPE(有机金属气相外延)方法和MBE (分子束外延)方法中的至少一种,在复合GaN衬底的半绝缘GaN层上生长至少一个III族氮化物半导体层。在根据本发明的III族氮化物半导体器件的制造方法中，III族氮化物半导体层可以包括电子转移层和电子供应层。本发明的有利效果根据本发明，可以提供一种具有合理成本的高特性复合GaN衬底、制造这种复合GaN衬底的方法、III族氮化物半导体器件以及制造该III族氮化物半导体器件的方法。
图1是示出根据本发明的一个示例性复合GaN衬底的示意截面图。图2是示出根据本发明的一个示例性III族氮化物半导体器件的示意截面图。图3是示出用于制造本发明中的复合GaN衬底和III族氮化物半导体器件中的每一个的示例性方法的示意截面图。图4是示出一个示例性的、典型的III族氮化物半导体器件的示意截面图。
具体实施例方式[第一实施例:复合GaN衬底]参考图1，作为本发明的一个实例的复合GaN衬底I包括:具有小于IQcm的电阻率的导电GaN衬底10 ;和设置在导电GaN衬底10上的半绝缘GaN层20，具有I X IO4 Ω cm或更大的电阻率，且具有5 μ m或更大的厚度。因为本实施例的复合GaN衬底I被如此构造为包括导电GaN衬底10和半绝缘GaN层20，所以复合GaN衬底I可以是成本合理的衬底。而且，可以在半绝缘GaN层20上生长具有良好晶体质量的至少一个III族氮化物半导体层。由此，能够适合制造具有合理成本的高特性III族氮化物半导体器件。(导电GaN衬底)本实施例的复合GaN衬底I中的导电GaN衬底10是具有小于I Ω cm的电阻率的单晶。这里，可以使用范德堡方法等测量导电GaN衬底10的电阻率。 获得这种导电GaN衬底的方法没有特别限制。在为此采用单晶衬底来获得具有良好晶体质量的衬底的情况下，下面的方法是合适的:气相方法，诸如HVPE(氢化物气相外延)方法、MOVPE (有机金属气相外延)方法和MBE (分子束外延)方法；和液相方法，诸如助溶剂方法和高氮压溶液方法。此外，通常向导电GaN衬底10中加入施主杂质。例如，为了减小导电GaN衬底10的电阻率，导电GaN衬底10可以包含诸如O、Si或Ge的原子作为施主杂质。(半绝缘GaN层)为了适合地形成诸如HEMT的电子器件作为半导体器件，本实施例的复合GaN衬底I中的半绝缘GaN层20需要具有I X IO4 Ω cm或更大的电阻率，且具有5 μ m或更大的厚度。对于半绝缘GaN层20没有特别限制，只要半绝缘GaN层20具有I X IO4 Ω cm或更大的电阻率，且具有5 μ m或更大的厚度。然而，为了有效地获得具有I X IO4 Ω cm或更大的电阻率的半绝缘体，半绝缘GaN层20优选包含杂质原子，诸如C、Fe、Cr、V、Mg或Zn。为了稳定地获得上述半绝缘体，半绝缘GaN层20优选包含选自由C、Fe、Cr和V组成的组的至少一种类型的原子作为杂质。此外，为了抑制半绝缘GaN层20中的杂质扩散到导电GaN衬底10和将要形成在半绝缘GaN层20上的III族氮化物半导体层中，半绝缘GaN层20更优选地以不小于I X IO17CnT3且不大于5X IO19CnT3的浓度包含C原子作为杂质。当C原子的浓度小于I X IO17CnT3时，很难获得具有高电阻，即，具有I X IO4 Ω cm或更大的电阻率的半绝缘GaN层20。另一方面，当C原子的浓度大于5 X IO19CnT3时，半绝缘GaN层20的晶体质量降低。此外，对于形成上述半绝缘GaN层20的方法没有特别限制。然而，为了获得具有良好晶体质量的衬底，下面的方法是合适的:气相方法，诸如HVPE方法、MOVPE方法、MBE方法和升华法；和液相方法，诸如助溶剂方法和高氮压溶液方法。在这些方法中，允许高晶体质量和高晶体生长速度的HVPE方法是尤其合适的，因为它对形成厚层有利。[第二实施例:111族氮化物半导体器件]参考图2，作为根据本发明的另一个实施例的III族氮化物半导体器件2包括:第一实施例的复合GaN衬底I ;设置在复合GaN衬底I的半绝缘GaN层20上的至少一个III族氮化物半导体层30。在本实施例的III族氮化物半导体器件2中，在第一实施例的复合GaN衬底I的半绝缘GaN层20上设置的至少一个III族氮化物半导体层30具有高晶体质量。因此，III族氮化物半导体器件2具有高特性。(复合GaN衬底)本实施例的III族氮化物半导体器件2中的复合GaN衬底I与第一实施例的复合GaN衬底I相同，因此这里不再重复描述。(III族氮化物半导体层)对于本实施例的III族氮化物半导体器件2中的III族氮化物半导体层30没有特别限制。然而，为了形成诸如HEMT的电子器件，III族氮化物半导体层30优选包括电子转移层32和电子供应层34。此外，对于用作III族氮化物半导体层30的电子转移层32没有特别限制。然而，为了提高电子迁移率，电子转移层32优选是GaN层。而且，对于用作III族氮化物半导体层30的电子供应层34没有特别限制。然而，为了实现高浓度的2DEG (二维电子气)，电子供应层34优选是AlxGa1J层(O < x < I )、InyAVyN层(O < y < 0.3)等。此外，对于形成III族氮化物半导体层30的方法没有特别限制。然而，为了获得良好晶体质量的半导体层，下面的方法是合适的:气相方法，诸如HVPE方法、MOVPE方法、MBE方法和升华方法；和液相方法，诸如助溶剂方法和高氮压溶液方法。在这些方法中，MOVPE方法和MBE方法中的至少一种是尤其合适的，因为这些方法允许具有高晶体质量的半导体层，并且在调节半导体层的厚度方面是有利的。(电极)参考图2，除了上述的包括电子转移层32和电子供应层34的III族氮化物半导体层30之外，本实施例的III族氮化物半导体器件2还包括下面的电极:源电极42，其与电子转移层32和电子供应层34接触；漏电极44，其与电子转移层32和电子供应层34接触；和栅电极46，其与电子供应层34接触。通过这种方式，可以构成HEMT。这里，源电极42和漏电极44中的每一个的材料没有特别限制。对其适合使用由Ti层/Al层/Ti层/Au层形成的电极。而且，栅电极46的材料没有特别限制。对其适合使用由Ni层/Au层形成的电极。[第三实施例:制造复合GaN衬底的方法]参考图3，作为根据本发明的再一个实施例的制造复合GaN衬底I的方法包括步骤:制备具有小于IQcm电阻率的导电GaN衬底10 (图3 (A));和使用HVPE方法在导电GaN衬底10上生长半绝缘GaN层20，该半绝缘GaN层20具有I X IO4 Ω cm或更大的电阻率且具有5μπι或更大的厚度(图3 (B))。根据本实施例中的制造复合GaN衬底的方法，可以有效地制造第一实施例的复合GaN衬底1，通过该复合GaN衬底I适合地制造具有合理成本的高特性III族氮化物半导体器件。(制备导电GaN衬底的步骤)参考图3(A)，对于制备导电GaN衬底10的步骤没有特别限制，只要在该步骤中可以制备具有小于IQcm电阻率的导电GaN衬底10。因此，可以用任何方式执行该步骤。例如，在制备单晶导电GaN衬底的情况下，下面的方法是合适的:气相方法，诸如HVPE方法、MOVPE方法、MBE方法和升华方法；和液相方法，诸如助溶剂方法和高氮压溶液方法。此外，为了减小导电GaN衬底10的电阻率，导电GaN衬底10可以包含诸如O、Si或Ge的原子作为杂质。(生长半绝缘GaN层的步骤)参考图3 (B)，为了形成适合用于制造III族氮化物半导体器件的复合GaN衬底1，在生长半绝缘GaN层20的步骤中，使用HVPE方法，在导电GaN衬底10上生长具有
IX IO4 Ω cm或更大的电阻率且具有5 μ m或更大的厚度的半绝缘GaN层20。因为采用HVPE方法作为生长方法，所以可以有效生长具有高晶体质量且具有大厚度的GaN层。此外，通过生长具有I X IO4 Ω cm或更大的电阻率且具有5 μ m或更大的厚度的半绝缘GaN层20，可以形成诸如HEMT的电子器件作为III族氮化物半导体器件，使得具有与采用半绝缘衬底的情况充分可比较的高频特性。这里，在生长半绝缘GaN层20期间，对于在半绝缘GaN层20中实现I X IO4 Ω cm或更大的电阻率的方式没有特别限制。然而，半绝缘GaN层20优选适合包含诸如C、Fe、Cr、V、Mg或Zn的原子作为杂质。为了稳定地实现上述半绝缘体，半绝缘GaN层20优选包含选自由C、Fe、Cr和V组成的组的至少一种原子作为杂质。此外，为了抑制半绝缘GaN层20中的杂质扩散到将要形成在半绝缘GaN层20上的III族氮化物半导体层30中，半绝缘GaN层20更优选以不小于I X IO17CnT3且不大于5 X IO19CnT3的浓度包含C原子作为杂质。当C原子的浓度小于I X IO17Cm-3时，很难获得具有IX IO4 Ω Cm或更大的电阻率的半绝缘GaN层20。另一方面，当C原子的浓度大于5 X IO19CnT3时，半绝缘GaN层20的晶体质量降低。[第四实施例:制造III族氮化物半导体器件的方法]参考图3，作为本发明的又一个实施例的制造III族氮化物半导体器件2的方法包括步骤:制备使用第三实施例中的制造复合GaN衬底的方法获得的第一实施例的复合GaN衬底I (图3 (A)和图3 (B));和使用MOVPE方法和MBE方法中的至少一种，在复合GaN衬底I的半绝缘GaN层20上生长至少一个III族氮化物半导体层30 (图3 (C))。根据本实施例的III族氮化物半导体器件的制造方法，可以适合地制造具有合理成本的高特性III族氮化物半导体器件。(制备复合GaN衬底的步骤)参考图3 (A)和图3 (B)，制备通过第三实施例中制造复合GaN衬底的方法获得的第一实施例的复合GaN衬底I的步骤与第一和第三实施例中示出的制造复合GaN衬底的方法相同，因此这里不再重复描述。(生长III族氮化物半导体层的步骤)参考图3 (C)，在生长III族氮化物半导体层30的步骤中，使用MOVPE方法和MBE方法中的至少一种,在复合GaN衬底I的半绝缘GaN层20上生长至少一个III族氮化物半导体层30。这里，对于生长III族氮化物半导体层30的方法，采用MOVPE方法和MBE方法中的至少一种，因为这些方法允许半导体器件具有高晶体质量，并且在调节半导体层的厚度方面是有利的。此外，对于要生长的III族氮化物半导体层30没有特别限制。然而，为了形成诸如HEMT的电子器件，III族氮化物半导体层30优选包括电子转移层32和电子供应层34。此夕卜，对于电子转移层32没有特别限制。然而，为了提高电子电子迁移率，电子转移层32优选是GaN层。此外，对于电子供应层34没有特别限制。然而，为了实现高浓度的2DEG (二维电子气)，电子供应层34优选是AlxGa1J层(O < x < I )、InyAVyN层(O < y < 0.3)等。(形成电极的步骤)参考图3(D)，除了生长包括电子转移层32和电子供应层34的III族氮化物半导体层30的步骤(图3 (C))之外，本实施例的制造III族氮化物半导体器件2的方法还包括形成下面的电极的步骤:源电极42，其与电子转移层32和电子供应层34接触；漏电极44，其与电子转移层32和电子供应层34接触；和栅电极46，其与电子供应层34肖特基接触(图3 (D))。通过这种方式,可以构成HEMT。这里，对于形成源电极42和漏电极44中的每一个的方法没有特别限制。例如，借助采用光刻和沉积的剥离方法等，在电子供应34的一部分的表面上形成源电极42和漏电极44。然后，执行热处理，以将源电极42和漏电极44中的原子扩散到电子供应层34的该部分中。通过这种方式，使它们与电子供应层34的该部分和电子转移层32欧姆接触。此外，对于形成栅电极46的方法没有特别限制。例如，借助采用光刻和沉积的剥离方法等，在电子供应层34的一部分的表面上形成栅电极46，使得与电子供应层34的该部分肖特基接触。实例[实例A:复合GaN衬底]1.制备导电GaN衬底参考图3 (A)，作为基本衬底，制备导电GaN衬底10，每个都具有0.02 Ω cm的电阻率，具有3 X IO18CnT3的O原子浓度，具有2英寸(5.08cm)的直径，具有350 μ m的厚度，具有
(0001)面取向的主表面，以及具有I X IO6CnT2的位错密度。导电GaN衬底10中的每一个都使用HVPE方法生长在GaAs衬底上。2.生长半绝缘GaN层参考图3 (B)，在每个导电GaN衬底10的主表面上，使用HVPE方法生长GaN层，作为半导体GaN层20，使得C原子作为它的杂质，且具有10 μ m的厚度。使用金属Ga作为Ga原料，使用HCl气体和NH3气体作为原料气体，使用H2气体作为载气，和使用CH4气体作为C原子的掺杂气体，生长具有彼此不同的电阻率的六种GaN层(实例A-1至实例A-6)。这些GaN层是在下面的条件下生长的:生长温度设定为1100°C ;生长时间设定为10分钟；HCl气体分压设定为3.2X 10_2atm ；NH3气体分压设定为0.04atm ;并且CH4气体分压设定为
5.0X l(T5atm (实例 A-1 )、1.0 X l(T4atm (实例 A-2)、1.0 X l(T3atm (实例 A-3)、1.0 X l(T2atm(实例 A-4)、5.0X 10_2atm (实例 A-5)和 7.0X l(T2atm (实例 A-6)。使用SIMS(次级离子质谱)方法测量由此获得的六种GaN层中的每一种的C原子浓度。使用双探针方法测量它们的电阻率。通过X射线衍射方法评估它们的晶体质量。使用诺马斯基干涉显微镜观察它们的表面状态。晶体质量的评价标准如下:当从GaN层的(0002)面造成的衍射强度的峰值半宽是50arcsec或更小时，认为晶体质量“非常好”；当半宽大于50arcsec且不大于200arcsec时,认为晶体质量“良好”;并且当半宽大于200arcsec时,认为晶体质量“差”。表面状态的评价标准如下:当表面中没有产生宏观台阶(macrostep)和裂纹时，认为表面状态“非常好”；当其中产生了宏观台阶而没有产生裂纹时，认为表面状态“良好”;和当表面中产生了宏观台阶和裂纹时，认为表面状态“差”。实例A-1的GaN层，具有5 X IO16CnT3的C原子浓度，具有5X 10_2 Ω cm的电阻率，且具有非常好的晶体质量和表面状态。实例A-2的GaN层，具有IXlO17cnT3的C原子浓度，具有I X IO4 Ω cm的电阻率，且具有非常好的晶体质量和表面状态。实例A-3的GaN层，具有I X IO18CnT3的C原子浓度，具有大于I X IO7 Ω cm的电阻率，且具有非常好的晶体质量和表面状态。实例A-4的GaN层，具有I X IO19CnT3的C原子浓度，具有大于I X IO7 Ω cm的电阻率，且具有非常好的晶体质量和表面状态。实例A-5的GaN层，具有5 X IO19CnT3的C原子浓度，具有大于I X IO7 Qcm的电阻率，且具有良好的晶体质量和表面状态。实例A-6的GaN层，具有7 X IO19CnT3的C原子浓度，具有大于I X IO7 Ω cm的电阻率，且具有差的晶体质量和表面状态。这些结果共同示出在表I中。[表 I]
权利要求
1.一种复合GaN衬底,包括: 导电GaN衬底(10)，所述导电GaN衬底(10)具有小于I Ω cm的电阻率；和 半绝缘GaN层(20)，所述半绝缘GaN层(20)设置在所述导电GaN衬底上，具有I X IO4 Ω cm或更大的电阻率，且具有5 μ m或更大的厚度。
2.根据权利要求1所述的复合GaN衬底，其中所述半绝缘GaN层(20)包含从由C、Fe、Cr和V组成的组中选择的至少一种类型的原子作为杂质。
3.根据权利要求1所述的复合GaN衬底，其中所述半绝缘GaN层(20)以不小于IX IO17CnT3且不大于5X IO19CnT3的浓度包含C原子作为杂质。
4.一种III族氮化物半导体器件，包括: 权利要求1中所述的复合GaN衬底(I);和 至少一个III族氮化物半导体层(30)，所述III族氮化物半导体层(30)设置在所述复合GaN衬底(I)的所述半绝缘GaN层(20 )上。
5.根据权利要求4所述的III族氮化物半导体器件，其中所述III族氮化物半导体层(30 )包括电子转移层(32 )和电子供应层(34 )。
6.一种制造复合GaN衬底的方法，包括以下步骤: 制备具有小于I Qcm的电阻率的导电GaN衬底(10);和 使用HVPE方法在所述导电GaN衬底上生长半绝缘GaN层(20 )，所述半绝缘GaN层(20 )具有I X IO4 Ω cm或更大的电阻率，且具有5 μ m或更大的厚度。
7.根据权利要求6所述的制造复合GaN衬底的方法，其中所述半绝缘GaN层(20)包含从由C、Fe、Cr和V组成的组中选择的至少一种类型的原子作为杂质。
8.根据权利要求6所述的制造复合GaN衬底的方法，其中所述半绝缘GaN层(20)以不小于IX IO17CnT3且不大于5 X IO19CnT3的浓度包含C原子作为杂质。
9.一种制造III族氮化物半导体器件的方法，包括以下步骤: 制备通过如权利要求6中所述的制造复合GaN衬底的方法获得的复合GaN衬底(I);和 使用MOVPE方法和MBE方法中的至少一种，在所述复合GaN衬底(I)的所述半绝缘GaN层(20 )上生长至少一个111族氮化物半导体层(30 )。
10.根据权利要求9所述的制造III族氮化物半导体器件的方法，其中所述III族氮化物半导体层(30 )包括电子转移层(32 )和电子供应层(34 )。
全文摘要
本复合GaN衬底(1)包括导电GaN衬底(10)，其具有小于1Ωcm的电阻率；和半绝缘GaN层(20)，其设置在导电GaN衬底(10)上，具有1×104Ωcm或更大的电阻率，且具有5μm或更大的厚度。该III族氮化物半导体器件(2)包括上述复合GaN衬底(1)；和至少一个III族氮化物半导体层(30)，其设置在复合GaN衬底(1)的半绝缘GaN层(20)上。由此获得具有改进特性和合理成本的复合GaN衬底(1)和半导体器件(2)。
文档编号H01L21/338GK103180935SQ20118005118
公开日2013年6月26日 申请日期2011年11月22日 优先权日2011年3月22日
发明者木山诚, 松原秀树, 冈久拓司 申请人:住友电气工业株式会社