单独和并行地选择eprom的电路的制作方法
【专利摘要】一种集成电路包括第一EPROM、第二EPROM和电路。所述第一EPROM被配置为提供第一状态和第二状态。所述第二EPROM被配置为提供第三状态和第四状态。所述电路被配置为单独以及互相并行地选择所述第一EPROM和所述第二EPROM。
【专利说明】单独和并行地选择EPROM的电路
【背景技术】
[0001]在喷墨打印头中，熔丝技术已用于N沟道金属氧化物半导体(NMOS)芯片中。在这些NMOS芯片中，选择性地熔断熔丝来对比特进行编程。然而，熔丝技术和以这种方式对熔丝进行编程具有缺点。熔丝相对较大，并且熔丝可能是不可靠的。此外，熔断熔丝可能在编程期间损坏喷墨打印机的喷嘴层，并且在熔丝烧断以后，来自熔丝的金属碎屑可能被吸入墨水中并引起喷墨笔堵塞，从而导致打印质量不佳。
[0002]近年来，已经开发出了可擦除可编程只读存储器(EPROM)器件。这些EPROM器件包括行和列的导电栅格，而没有熔丝。取而代之的是，存储器单元位于每个行/列的交叉处。每个存储器单元包括晶体管结构以及两个栅极，这两个栅极由薄的介电层将它们彼此隔开。这些栅极中的一个的是浮置栅极，而另一个是控制栅极或输入栅极。在未编程的存储器单元中，浮置栅极没有电荷，这导致阈值电压低。在经编程的存储器单元中，用电子对浮置栅极进行了充电，并且阈值电压较高。为了对存储器单元进行编程，向控制栅极和漏极施加编程电压(例如，10到16伏)。该编程电压吸引激发的电子到浮置栅极，从而增加了阈值电压。具有较低阈值电压的存储器单元是一个逻辑值，而具有较高阈值电压的存储器单元是另一个逻辑值。
【专利附图】
【附图说明】
[0003]图1是示出了 EPROM单元的一个示例的图。
[0004]图2是示出了 EPROM芯片中的层的一个示例的图。
[0005]图3是示出使用图2的EPROM芯片的层的EPROM单元的一个示例的图。
[0006]图4是示出包括EPROM存储器和相关联的电路的系统的一个示例的图。
[0007]图5是示出了 EPROM存储器中的EPROM比特的一个示例的图。
[0008]图6是示出了具有沟道宽度W的EPROM单元的一个示例的顶视图。
[0009]图7是示出了 EPROM存储器中的EPROM比特的一个示例的图。
[0010]图8是示出了 EPROM存储器中的EPROM比特的多级EPROM编码的一个示例的流程图。
[0011]图9是示出了包括图4的系统的喷墨打印系统的一个示例的图。
【具体实施方式】
[0012]在下面的详细描述中参考了附图，附图形成了该详细描述的一部分，并且在附图中通过说明的方式示出了在其中可以实践本发明的具体的实施例。就此方面，方向术语，例如“顶部”、“底部”、“前”、“后”、“引导”、“尾随”等，参考附图被描述的定向来使用。因为实施例的组件可以被置于多个不同的定向上，所以是出于说明的目的而绝非限制性的目的来使用方向术语。应当理解的是:可以在不脱离本发明的范围的情况下使用其它实施例并进行结构或逻辑上的变化。因此，下面的详细描述不应被视为具有限制意义，并且本发明的范围由所附的权利要求限定。应当理解的是:除非特别另外指出，否则本文中描述的各个实施例的特征可以互相组合。
[0013]EPROM可以在喷墨打印头中用于存储身份(ID)信息。随着智能特征添加到打印机以及随着安全性需求的增加，需要更多的EPROM单元来存储相关信息。该ID信息可以包括:产品类型、序列号、墨滴重量和客户忠诚度/认证信息。然而，增加打印头集成电路管芯上的EPROM单元的数量减少了打印头管芯上可用于其它功能的基板面(real estate)的量或者其导致增加了打印头管芯的尺寸或两者兼而有之，这增加了打印头的成本。出于这些原因以及其它原因，存在对本文中描述的发明的需要。
[0014]图1是示出了不包括熔丝并且相对于熔断比特提供了多个优点的EPROM单元20的一个示例的图。诸如EPROM单元20的EPROM单元可以用于消除诸如喷墨打印头系统的系统中的熔丝。
[0015]EPROM单元20包括具有源极24、漏极26和沟道28的半导体衬底22，其中沟道28位于源极24和漏极26之间。浮置栅极30位于沟道28上方，并且也被称为控制栅极32的输入栅极32位于浮置栅极30上方。源极24包括N+掺杂区，并且漏极26包括N+掺杂区。沟道28是位于源极24和漏极26的N+掺杂区之间的p掺杂区。
[0016]控制栅极32经由位于控制栅极32和浮置栅极30之间的介电材料34电容性耦合到浮置栅极30。控制栅极32处的电压耦合到浮置栅极30。另一层介电材料36布置于沟道28上方的浮置栅极30和衬底22之间。
[0017]为了对EPROM单元20进行编程，向漏极26施加高电压偏置。漏极26上的该高电压偏置生成高能“热”载流子或电子。控制栅极32和漏极26之间的正电压偏置将这些热电子中的一些拉到浮置栅极30上。随着电子被拉到浮置栅极30上，EPROM单元20的阈值电压增加，该阈值电压即使得沟道28传导电流所需的电压。如果足够的电子被拉到浮置栅极30上，则阈值电压增加到指定的阈值电压以上的电平，并且EPROM单元20在该指定的阈值电压电平处基本阻挡了电流，这使得EPROM单元20的逻辑状态从一个逻辑值变化到另一个逻辑值。因此，经由热载流子向浮置栅极30上的注入对EPROM单元20进行了编程。在正常的操作中，传感器(未示出)用于检测EPROM单元20的状态。
[0018]图2是示出了 EPROM芯片70中的层的一个示例的图。在一个示例中，EPROM芯片70包括诸如图1的EPROM单元20的EPROM单元。在一个示例中，EPROM芯片70用于喷墨打印头中。在一个示例中，EPROM芯片70是包括EPROM的喷墨控制芯片。在一个示例中，EPROM芯片70是包括EPROM的喷墨打印头管芯。
[0019]EPROM芯片70包括:半导体衬底72、氧化物层74、多晶硅层76、第一介电层78、金属I层80、第二介电层82和金属2层84。氧化物层74布置于衬底72上，在衬底72和多晶娃层76之间。第一介电层78布置于多晶娃层76上,在多晶娃层76和金属I层80之间。第二介电层82布置于金属I层80上，并且将金属I层80与金属2层84分隔开。金属I层80和金属2层84提供诸如行线和列线的地址线，以及EPROM芯片70中的其它连接。在一个示例中，氧化物层74是二氧化硅(Si02 )。在一个示例中，第二介电层82包括氮化硅。在一个不例中，第二介电层82包括碳化娃。在一个不例中，第二介电层82包括氮化娃和碳化硅。
[0020]图3是示出使用图2的EPROM芯片70的层的EPROM单元90的一个示例的图。在一个示例中，图1的EPROM单元20与EPROM单元90类似。在一个示例中，EPROM单元90用于喷墨打印头系统中。在一个示例中，EPROM单元90用于喷墨控制芯片中。在一个示例中，EPROM单元90用于喷墨打印头管芯中。在其它示例中，EPROM单元90是使用不同工艺的层创建的。
[0021]EPROM单元90包括衬底72，衬底72具有:N+源极区92和94、N+漏极区96以及包括P沟道区98a和98b的P沟道98。漏极区96包括:顶表面100、底部102以及顶表面100和底部102之间的侧部104。包括沟道区98a和98b的沟道98围绕漏极区96的侧部104包围漏极区96。沟道98位于源极区92和漏极区96之间，并且位于源极区94和漏极区96之间。在一个示例中，源极区92和94连接，并且是包围沟道98的一个连续的源极区的部分。
[0022]沟道98包括围绕漏极区96的闭合曲线结构，其中曲线被定义为类似于直线的对象，但不需要是直的，这使得直线是曲线的特例，即具有零曲率的曲线。另外，闭合曲线被定义为连接起来并且没有端点的曲线。在一个示例中，沟道98包括围绕漏极区96的圆形闭合曲线结构，其中，圆形闭合曲线是具有至少一个圆角或弓形角或者没有角的闭合曲线，从而其不具有锐角或尖角。在一个示例中，包括沟道区98a和98b的沟道98是围绕漏极区96的矩形形状的沟道。在一个示例中，包括沟道区98a和98b的沟道98是围绕漏极区96的椭圆形状的沟道。在一个示例中，包括沟道区98a和98b的沟道98是围绕漏极区96的环形形状的沟道。在一个示例中，包括沟道区98a和98b的沟道98具有多个直边和至少一个圆角以形成围绕漏极区96的圆形闭合曲线沟道。在一个示例中，包括沟道区98a和98b的沟道98具有至少一个圆外角以形成围绕漏极区96的圆形闭合曲线沟道。在一个示例中，包括沟道区98a和98b的沟道98具有至少一个圆外角和至少一个矩形内角以形成围绕漏极区96的圆形闭合曲线沟道。
[0023]相对于矩形沟道来说，圆形闭合曲线结构增加了沟道长度在整个沟道宽度上的均匀性。增加沟道长度的均匀性增加了热载流子生成的均匀性并且提升了 EPROM单元的编程效率。一个示例沟道包括在整个沟道宽度上基本均匀的沟道长度。
[0024]EPROM单元90包括金属I层80和金属2层84之间的电容性耦合，其中，金属I层80和金属2层84形成平行相对的电容器板106和108。一个电容器板106在金属I层80中形成，而另一个电容器板108在金属2层84中形成。在金属2层84中形成的电容器板108是EPROM单元90的控制栅极108。输入电压Vin施加到控制栅极108并且电容性耦合到电容器板106。在一个示例中，控制栅极108与控制栅极32 (图1中示出的)类似。
[0025]平行浮置栅极110在多晶硅层76中形成，其中浮置栅极110包括分别位于沟道区98a和98b上方的多晶硅浮置栅极区76a和76b。包括浮置栅极区76a和76b的浮置栅极100形成闭合曲线浮置栅极，从而使得浮置栅极110和沟道98包括闭合曲线结构。在一个示例中，包括浮置栅极区76a和76b的浮置栅极110是与包括沟道区98a和98b的沟道98相同的形状。
[0026]介电层78中的断裂或孔允许金属I层80中的电容器板106电耦合到包括浮置栅极区76a和76b的浮置栅极110。浮置栅极110通过介电层74与衬底72分隔开。在一个示例中，介电层74是沟道98和浮置栅极110之间的二氧化硅层。
[0027]包括浮置栅极区76a和76b的浮置栅极110包括闭合曲线结构，其中曲线被定义为类似于直线的对象，但不需要是直的，这使得直线是曲线的特例，即具有零曲率的曲线。另外，闭合曲线被定义为连接起来并且没有端点的曲线。在一个示例中，包括浮置栅极区76a和76b的浮置栅极110包括圆形闭合曲线结构，其中，圆形闭合曲线是具有至少一个圆角或弓形角或者没有角的闭合曲线，从而其不具有锐角或尖角。在一个示例中，浮置栅极110是矩形形状的浮置栅极。在一个示例中，浮置栅极110是椭圆形形状的浮置栅极。在一个示例中，浮置栅极110是环形形状的浮置栅极。在一个示例中，浮置栅极110具有多个直边和至少一个圆角以形成圆形闭合曲线浮置栅极。在一个示例中，浮置栅极110具有至少一个圆外角以形成圆形闭合曲线浮置栅极。在一个示例中，浮置栅极110具有至少一个圆外角和至少一个矩形内角以形成圆形闭合曲线浮置栅极。
[0028]相对于矩形浮置栅极来说，圆形闭合曲线结构增加了浮置栅极长度在整个浮置栅极宽度上的均匀性。增加浮置栅极长度的均匀性增加了热载流子生成的均匀性并且提升了EPROM单元的编程效率。一个示例浮置栅极包括在整个浮置栅极宽度上基本均匀的浮置栅极长度。
[0029]为了对EPROM单元90进行编程，高输入电压脉冲施加到控制栅极108和漏极区96，跨漏极区96到源极区92和94。这生成了高能“热”载流子或电子。控制栅极108和漏极区96之间的正电压偏置将这些热电子中的一些拉到浮置栅极110上。随着电子被拉到浮置栅极110上，EPROM单元90的阈值电压增加，该阈值电压即使得沟道98传导电流所需的电压。如果足够的电子被拉到浮置栅极110上，则阈值电压增加到指定的阈值电压以上的电平，并且EPROM单元90在该指定的阈值电压电平处基本阻挡了电流，这使得EPROM单元90的逻辑状态从一个逻辑值变化到另一个逻辑值。因此，经由热载流子向浮置栅极110上的注入对EPROM单元90进行了编程。
[0030]为了读取或感测EPROM单元90的状态，使用传感器(未示出)来检测阈值电压和/或对导通电阻进行测量。读取或感测EPROM单元90的状态可以通过设置栅极/漏极电压并测量相应的电流，或者通过设置电流并测量电压来完成。测得的EPROM单元90的导通电阻从未编程状态到已编程状态变化了大约2倍。
[0031]图4是示出了包括EPROM存储器122和相关联的电路124的系统120的一个示例的图。EPROM存储器122经由存储器路径126通信地耦合到电路124。在一个示例中，EPROM存储器122经由存储器路径126电耦合到电路124。在一个示例中，系统120是喷墨打印头系统的一部分。在一个不例中，系统120是喷墨控制芯片的部分。在一个不例中，系统120是喷墨打印头管芯的部分。
[0032]EPROM存储器122包括EPROM单元，可以单独选择和编程并单独选择和读取这些EPROM单元，以及以这些EPROM单元的并行组合来选择和编程并选择和读取这些EPROM单元。在一个示例中，EPROM单元中的每一个EPROM单元存储未编程状态和已编程状态中的一个。在一个示例中，EPROM存储器122包括与图1的EPROM单元20类似的EPROM单元。在一个示例中，EPROM存储器122包括与图3的EPROM单元90类似的EPROM单元。在一个示例中，EPROM存储器122包括使用图2的EPROM芯片70的层制造的一种类型的EPROM单元，其中，一个晶体管是EPROM晶体管,而另一个晶体管作为该EPROM晶体管的控制栅极而操作。在一个示例中，EPROM存储器122包括使用另一种工艺和与图2的EPROM芯片70的层不同的层制造的一种类型的EPROM单元。
[0033]电路124经由存储器路径126单独地或以EPROM单元的并行组合来选择EPROM存储器122中的EPROM单元，以对这些EPROM单元进行编程和读取。电路124包括:编程电路128、测量电路130和电压源132。为了对EPROM存储器122中的EPROM单元进行编程，电路124选择这些EPROM单元中的一个，并且编程电路128控制电压源132来向所选择的EPROM单元提供编程电压。为了读取EPROM存储器122，电路124单独地选择这些EPROM单元中的一个或者选择EPROM单元的并行组合，并且测量电路130控制电压源132来测量所选择的EPROM单元的或者所选择的EPROM单元的并行组合的导通电阻。电路124向测得的电阻值指派相应的状态。
[0034]图5是示出了 EPROM存储器122中的EPROM比特140的一个示例的图。EPROM比特 140 包括第一 EPROM 142 和第二 EPROM 144。第一 EPROM 142 和第二 EPROM 144 中的每一个具有未编程状态和已编程状态，其中第一 EPROM 142和第二 EPROM 144的每一个状态具有与另外三种状态不同的导通电阻值。电路124 (图4中示出的)单独或并行地选择第一 EPROM 142和第二 EPROM 144来编程，并且从EPROM比特140读取多达8个不同的状态。在一个方面中，EPROM比特140是多个电平(多电平)的EPROM比特140。在另一个示例中，第一 EPROM 142和第二 EPROM 144中的每一个具有两个以上的状态，其中，第一 EPROM 142和第二 EPROM 144的每一个状态具有与第一 EPROM 142和第二 EPROM 144的其它状态不同的导通电阻值，并且电路124单独或并行地选择第一 EPROM 142和第二 EPROM 144来编程，并且从EPROM比特140读取多达8个以上的状态。在其它示例中，EPROM比特140包括两个以上的EPR0M，其中，该两个以上的EPROM的每个状态具有与该两个以上的EPROM的其它状态不同的导通电阻值，并且电路124单独或并行地选择该两个以上的EPROM来编程，并且从EPROM比特140读取多达8个以上的不同状态。
[0035]EPROM比特140包括:第一电阻器146、第二电阻器148、第一 EPROM 142、第二EPROM 144、第一选择晶体管150、第二选择晶体管152、和比特地址晶体管154。第一电阻器146的一端经由电压源路径156电耦合到电压源132，并且第一电阻器146的另一端电耦合到第一 EPROM 142的漏极。第一 EPROM 142的栅极经由电压源路径156电耦合到电压源132，并且第一 EPROM 142的源极电耦合到第一选择晶体管150的漏极。第一选择晶体管150的源极经由漏极路径158电耦合到比特地址晶体管154的漏极。比特地址晶体管154的源极电耦合到160处的参考电位，诸如地。第二电阻器148的一端经由电压源路径156电耦合到电压源132，并且第二电阻器148的另一端电耦合到第二 EPROM 144的漏极。第二EPROM 144的栅极经由电压源路径156电耦合到电压源132，并且第二 EPROM 144的源极电耦合到第二选择晶体管152的漏极。第二选择晶体管152的源极经由漏极路径158电耦合到比特地址晶体管154的漏极。
[0036]第一 EPROM 142和第二 EPROM 144中的每一个具有未编程状态和已编程状态，并且第一 EPROM 142和第二 EPROM 144的每一个状态具有与第一 EPROM 142和第二 EPROM144的另外三种状态不同的导通电阻。第一 EPROM 142具有第一未编程电阻和第一已编程电阻，而第二 EPROM 144具有第二未编程电阻和第二已编程电阻，其中，第一未编程电阻、第一已编程电阻、第二未编程电阻和第二已编程电阻中的每一个电阻是与其它三个电阻中的每一个不同的电阻值。在一个示例中，第一 EPROM 142具有第一沟道宽度，并且第二EPROM 144具有与第一沟道宽度不同的第二沟道宽度，以提供不同的电阻值。在一个示例中，第一 EPROM 142是第一类型的EPR0M，而第二 EPROM 144是第二类型的EPR0M，以提供不同的电阻值，其中，不同类型的EPROM包括:图3的EPROM单元90 ;使用图2的EPROM芯片70的层制造的EPR0M，其中，一个晶体管是EPROM晶体管，而另一个晶体管作为该EPROM晶体管的控制栅极而操作；以及使用另一种工艺和与图2的EPROM芯片70的层不同的层制造的 EPROM。
[0037]电路124 (图4中示出的)单独或并行地选择第一 EPROM 142和第二 EPROM 144来编程，并且读取EPROM比特140的状态。为了仅选择第一 EPROM 142，电路124同时提供在162处的高选择信号SELA、在164处的低选择信号SELB以及在166处的高比特地址信号BIT_ADDR。为了仅选择第二 EPROM 144，电路124同时提供在162处的低选择信号SELA、在164处的高选择信号SELB以及在166处的高比特地址信号BIT_ADDR。为了选择第一 EPROM142和第二 EPROM 144的并行组合，电路124同时提供在162处的高选择信号SELA、在164处的高选择信号SELB以及在166处的高比特地址信号BIT_ADDR。在一个示例中，电路124对行和列地址进行组合以在166处提供比特地址信号BIT_ADDR。
[0038]电路124对第一 EPROM 142和第二 EPROM 144单独进行编程。为了对第一 EPROM142进行编程，电路124仅选择第一 EPROM 142，并且编程电路128控制电压源132以便在156处向第一 EPROM 142提供编程电压V。电流流过第一电阻器146、第一 EPROM 142、第一选择晶体管150和比特地址晶体管154到达160处的参考电位。为了对第二 EPROM 144进行编程，电路124仅选择第二 EPROM 144，并且编程电路128控制电压源132以便在156处向第二 EPROM 144提供编程电压V。电流流过第二电阻器148、第二 EPROM 144、第二选择晶体管152和比特地址晶体管154到达160处的参考电位。比特地址晶体管154经由漏极路径158传导来自第一 EPROM 142和第二 EPROM 144中的每一个EPROM的电流。在其它示例中，电路124可以并行地对第一 EPROM 142和第二 EPROM 144进行编程。
[0039]电路124通过单独或并行地选择和读取第一 EPROM 142和第二 EPROM 144来读取EPROM比特140。电路124选择下列各项中的一个:第一 EPROM 142、第二 EPROM 144、以及第一 EPROM 142和第二 E`PROM 144的并行组合，并且测量电路130控制电压源132以便在156处提供电压V。测量电路130对通过下列各项中所选择的一个的导通电阻进行测 第一 EPR0M、第二 EPR0M、以及第一 EPROM和第二 EPROM的并行组合。电路124向测得的电阻值指派相应的状态。
[0040]如同表1中所示，EPROM比特140使用第一 EPROM 142和第二 EPROM 144来存储多达8个不同的状态。
[0041]表1
【权利要求】
1.一种集成电路，包括: 第一 EPROM，其被配置为提供第一状态和第二状态； 第二 EPROM，其被配置为提供第三状态和第四状态；以及 电路，其被配置为:单独以及互相并行地选择所述第一 EPROM和所述第二 EPR0M。
2.根据权利要求1所述的集成电路，其中，所述第一EPROM具有第一沟道宽度，并且所述第二 EPROM具有与所述第一沟道宽度不同的第二沟道宽度。
3.根据权利要求1所述的集成电路，其中，所述第一EPROM是第一类型的EPR0M，并且所述第二 EPROM是与所述第一类型的EPROM不同的第二类型的EPR0M。
4.根据权利要求1所述的集成电路，其中，所述第一状态与第一未编程电阻相对应，所述第二状态与第一已编程电阻相对应，所述第三状态与第二未编程电阻相对应，并且所述第四状态与第二已编程电阻相对应，其中，所述第一未编程电阻、所述第一已编程电阻、所述第二未编程电阻和所述第二已编程电阻中的每一个电阻是与其它三个电阻中的每一个不同的电阻值。
5.根据权利要求4所述的集成电路，包括: 第三EPR0M，其被配置为提供第五状态和第六状态，其中，所述第五状态与第三未编程电阻相对应，并且所述第六状态与第三已编程电阻相对应，并且所述第一未编程电阻、所述第一已编程电阻、所述第二未编程电阻、所述第二已编程电阻、所述第三未编程电阻和所述第三已编程电阻中的每一个电阻是与其它五个电阻中的每一个不同的电阻值。
6.根据权利要求1所述的集成电路，包括:· 第三EPR0M，其被配置为提供第五状态和第六状态，其中，所述电路被配置为单独和与其它EPROM中的任意一个或多个并行地选择所述第一 EPROM和所述第二 EPROM和所述第三EPROM中的每一个。
7.—种打印头，包括: 第一 EPR0M,其被配置为提供第一未编程电阻和第一已编程电阻； 第二 EPR0M，其被配置为提供第二未编程电阻和第二已编程电阻；以及 晶体管，其被配置为传导来自所述第一 EPROM和所述第二 EPROM中的每一个的电流，其中，所述第一未编程电阻、所述第一已编程电阻、所述第二未编程电阻和所述第二已编程电阻中的每一个电阻与其它三个电阻中的每一个不同。
8.根据权利要求7所述的打印头，包括: 被配置为单独以及并行地选择所述第一 EPROM和所述第二 EPROM的电路。
9.根据权利要求7所述的打印头，包括: 被配置为单独以及并行地选择所述第一 EPROM和所述第二 EPROM以便测量多达八个不同电阻值的电路。
10.根据权利要求7所述的打印头，包括: 第三EPR0M，其被配置为提供第三未编程电阻和第三已编程电阻，其中，所述晶体管被配置为传导来自所述第一 EPROM和所述第二 EPROM以及所述第三EPROM中的每一个的电流。
11.根据权利要求10所述的打印头，其中，所述第一未编程电阻、所述第一已编程电阻、所述第二未编程电阻、所述第二已编程电阻、所述第三未编程电阻和所述第三已编程电阻中的每一个电阻与其它五个电阻中的每一个不同。
12.根据权利要求10所述的打印头，包括: 被配置为单独以及与其它EPROM中的任意一个或多个并行地选择所述第一 EPROM和所述第二 EPROM以及所述第三EPROM以便测量多达二十六个不同电阻值的电路。
13.一种多级EPROM编码方法，包括: 提供第一 EPROM和第二 EPROM ； 选择所述第一 EPR0M、所述第二 EPR0M、以及所述第一 EPROM和所述第二 EPROM的并行组合中的一个；以及 测量通过所述第一 EPR0M、所述第二 EPR0M、以及所述第一 EPROM和所述第二 EPROM的并行组合中的所选择的一个的电阻。
14.根据权利要求13所述的方法，包括: 将所述第一 EPROM设置为第一未编程电阻和第一已编程电阻中的一个；以及将所述第二 EPROM设置为第二未编程电阻和第二已编程电阻中的一个，其中，所述第一未编程电阻、所述第一已编程电阻、所述第二未编程电阻和所述第二已编程电阻中的每一个电阻与其它三个电阻中的每一个不同。
15.根据权利要求13所述的方法，包括: 提供第三EPROM ； 选择下列各项中的一个:所述第一 EPR0M、所述第二 EPR0M、所述第三EPR0M、以及所述第一 EPROM和所述第二 EPROM和所述`第三EPROM中的两个或更多个的每一种并行组合；以及 测量通过下列各项中所选择的一个的电阻:所述第一 EPR0M、所述第二 EPR0M、所述第三EPR0M、以及所述第一 EPROM和所述第二 EPROM和所述第三EPROM中的两个或更多个的每一种并行组合。
【文档编号】H01L21/8247GK103828048SQ201180073738
【公开日】2014年5月28日 申请日期:2011年9月27日 优先权日:2011年9月27日
【发明者】N.葛, P.I.米库兰, B.L.裴 申请人:惠普发展公司，有限责任合伙企业