非平面晶体管鳍状物制造方法
【专利摘要】本说明书涉及制造具有非平面晶体管的微电子器件的领域。本说明书的实施例涉及非平面晶体管内鳍状物的掺杂，其中，诸如电介质材料的共形阻挡材料层可以用于在整个非平面晶体管鳍状物中实现基本上均匀的掺杂。
【专利说明】非平面晶体管鳍状物制造
【技术领域】
[0001]本说明书的实施例总体上涉及微电子器件制造领域，更具体地，涉及非平面晶体管的制造。
【专利附图】
【附图说明】
[0002]在说明书所包括的部分中特别指出并清楚地要求了本公开内容的主题。依据以下的说明和所附权利要求并结合附图，本公开内容的前述及其他特征会变得更完全清楚。会理解，附图仅示出了根据本公开内容的几个实施例，因此不应认为是限制其范围。通过使用附图，将借助额外的特征和细节来说明本公开内容，以使得可以更易于确定本公开内容的优点，在附图中:
[0003]图1是非平面晶体管的透视图；
[0004]图2示出了本领域中公知的实现非平面晶体管鳍状物(fin)的技术的俯视图。
[0005]图3示出了本领域中公知的实现非平面晶体管鳍状物的技术的侧截面图。
[0006]图4示出了根据本说明书的实施例的在多个非平面晶体管鳍状物上沉积共形阻挡层的侧截面图。
[0007]图5示出了根据本说明书的实施例的去除了图4的共形阻挡层的一部分并以掺杂剂注入了露出的非平面晶体管鳍状物的侧截面图。
[0008]图6是根据本说明书的实施例的使用共形阻挡层来注入所选非平面晶体管鳍状物的过程的流程图。
【具体实施方式】
[0009]在以下的【具体实施方式】部分中参考了附图，其作为举例说明示出了特定实施例，在其中可以实践所要求的主题。充分详细地说明了这些实施例，以使得本领域技术人员能够实践主题。会理解，尽管不同，但多个实施例不一定是相互排斥的。例如，在不脱离所要求主题的精神和范围的情况下，本文结合一个实施例所述的具体特征、结构或特性可以在其他实施例中实现。本说明书中对“一个实施例”或“实施例”的提及表示结合该实施例说明的具体特征、结构或特性包括在本发明所包含的至少一个实现方式中。因此，使用短语“一个实施例”或“在实施例中”不一定指代相同的实施例。另外，会理解，在不脱离所要求主题的精神和范围的情况下，可以修改每一个公开的实施例中单个元件的位置或布置。因此，以下的【具体实施方式】部分不应理解为限制性意义，主题的范围仅由适当解释的所附权利要求连同所附权利要求被赋予的等价物的全部范围一起来定义。在附图中，相似的附图标记在全部几个附图中指代相同或相似的元件或功能实体，其中所示的元件彼此不一定是按照比例的，相反地可以放大或缩小单个元件，以便更易于在本说明书的环境下理解元件。
[0010]在诸如三栅晶体管和FinFET之类的非平面晶体管的制造中，非平面半导体主体可以用于形成能够以极小的栅极长度(例如小于约30nm)完全耗尽的晶体管。这些半导体主体通常是鳍形的，从而通称为晶体管“鳍状物”。例如，在三栅晶体管中，晶体管鳍状物具有形成于块体(bulk)半导体衬底或绝缘体上娃结构衬底上的上表面和两个相反(opposing)侧壁。可以在半导体主体的上表面和侧壁上形成栅极电介质,并可以在半导体主体的上表面上的栅极电介质之上、相邻于半导体主体的侧壁上的栅极电介质形成栅极电极。这样，由于栅极电介质和栅极电极相邻于半导体主体的三个表面，就形成了三个分离的沟道和栅极。由于形成了三个分离的沟道，所以在晶体管导通时，可以完全耗尽半导体主体。对于finFET晶体管，栅极材料和电极仅接触半导体主体的侧壁，以致于形成两个分离的沟道(而不是三栅晶体管中的三个)。
[0011 ] 本说明书的实施例涉及在非平面晶体管内的鳍状物的掺杂，其中，共形阻挡材料层可以用于在整个非平面晶体管鳍状物中实现基本上均匀的掺杂。
[0012]图1是多个非平面晶体管IOO1和IOO2 (显示为“组”)的透视图，包括形成于晶体管鳍状物上的多个栅极，晶体管鳍状物形成于衬底上。在本公开内容的实施例中，衬底102可以是单晶硅衬底。衬底102也可以是其他类型的衬底，例如绝缘体上硅(“SOI”)、锗、砷化镓、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、锑化镓等，其中任何一种都可以与硅组合。
[0013]示出为三栅晶体管的每一个非平面晶体管IOO1和IOO2包括晶体管鳍状物112丨和1122，其可以具有诸如二氧化硅(SiO2)的绝缘区104，位于每一个晶体管鳍状物112i和1122之间，以及在非平面晶体管IOO1和IOO2自身之间。可以借助任何公知的制造工艺来形成绝缘区104，如同本领域技术人员会理解的那样。
[0014]每一个晶体管鳍状物112工和1122都可以分别具有上表面IH1和1142,和一对横向相反的侧壁，侧壁Iie1和1162与相反的侧壁Iis1和iis2。
[0015]如图1进一步示出的，可以分别在晶体管鳍状物112工和1122的每一个之上形成至少一个晶体管栅极132^132^132^通过在晶体管鳍状物上表面IH1和1142上或相邻于它们，并在晶体管鳍状物侧壁Iie1和1162和相反的晶体管鳍状物侧壁Iis1和Iis2上或相邻于它们形成栅极电介质层^七和口七来制造晶体管栅极口〗”^〗”^〗^可以分别在栅极电介质层13+和1342上或相邻于它们形成栅极电极136^136^136^在本公开内容的一个实施例中，晶体管鳍状物1121和1122分别在与晶体管栅极1321、1322、1323基本上垂直的方向上延伸。
[0016]可以由任何公知的栅极电介质材料来形成栅极电介质层131和1342，包括但不限于，二氧化硅(Si02)、氮氧化硅(SiOxNy)、氮化硅(Si3N4)和高k电介质材料，例如，氧化铪、铪娃氧化物、氧化镧、镧招氧化物、氧化错、错娃氧化物、氧化钽、氧化钛、钡银钛氧化物、钡钛氧化物、银钛氧化物、氧化钇、氧化招、铅钪钽氧化物和银酸锌铅。可以借助公知的技术来形成栅极电介质层131和1342，例如通过沉积栅极电极材料，例如化学气相沉积(“CVD”)、物理气相沉积(“PVD”)、原子层沉积(“ALD”)，随后以公知的光刻法和蚀刻技术对栅极电极材料进行构图，如同本领域技术人员会理解的那样。
[0017]栅极电极136ρ1362、1363可以由任何适合的栅极电极材料来形成。在本公开内容的实施例中，栅极电极136^136^1363可以由包括但不限于以下的材料形成:多晶娃、鹤、钌、钯、钼、钴、镍 、铪、锆、钛、钽、铝、碳化钛、碳化锆、碳化钽、碳化铪、碳化铝、其他金属碳化物、金属氮化物、和金属氧化物。栅极电极136ρ1362、1363可以借助公知的技术来形成，例如通过均厚沉积栅极电极材料，随后以公知的光刻法和蚀刻技术对栅极电极材料进行构图，如同本领域技术人员会理解的那样。[0018]可以分别在栅极电极136ρ1362、1363的相反侧上的晶体管鳍状物112JP1122中形成源极区和漏极区(未示出)。可以通过掺杂晶体管鳍状物1121和1122来形成源极和漏极区。如同本领域技术人员会理解的，掺杂是为了改变其导电性和电子特性，而将杂质引入半导体材料的过程。这通常借助统称为“掺杂剂”的P型离子(例如硼)或N型离子(例如磷)的离子注入来实现。
[0019]为了实现沿晶体管鳍状物IU1和1122的高度H (见图3)的均匀掺杂，掺杂剂可以从晶体管鳍状物IU1和1122的任一侧(例如朝向侧壁116/1162和朝向侧壁IIS1ZllS2)以一定角度(例如，图3和5的箭头144和146所示的)注入到晶体管鳍状物I^1和1122中。通过从晶体管鳍状物112JP 1122的任一侧以一定角度注入掺杂剂，主要通过横向相反的侧壁对来注入掺杂剂，例如晶体管鳍状物侧壁IiejP IIS1以及相反的晶体管鳍状物侧壁1162和1182(见图1)。如本领域技术人员会理解的，来自晶体管鳍状物112i和1122的每一侧的相同注入可以实现横跨晶体管鳍状物I^1和1122的高度H (见图3)的均匀掺杂，这对于非平面晶体管(例如，图1的非平面晶体管IOO1和IOO2)的最佳性能可以是重要的。会理解，注入可以垂直于衬底102，即基本上直接注入晶体管鳍状物上表面IH1和1142。
[0020]如图2和3所示，在注入掺杂剂的传统过程中，可以用诸如光致抗蚀剂材料的相对厚的阻挡材料层142来覆盖不注入掺杂剂的区域(示出为晶体管鳍状物112J。为了清楚，如图1所示的绝缘区104和衬底102都没有在图2和3中示出，且将栅极电极简单地标记为元件136。
[0021]阻挡材料层142可以用公知的沉积和光刻技术来形成，其中，阻挡材料层142可以沉积在整个结构之上，之后是用光刻技术形成蚀刻掩模，并蚀刻掉部分阻挡材料层142，以露出预期的区域(即晶体管鳍状物11?)。然而，尽管阻挡材料层142可以成功地阻挡晶体管鳍状物I^1的注入，但阻挡材料层142的相对厚度也可以遮蔽并阻挡对晶体管鳍状物1122的一些注入，而在此是希望进行所述注入的。阻挡的离子注入示出为虚线箭头146。未阻挡的离子注入示出为实线箭头144。
[0022]如可在图3中见到的，晶体管鳍状物1122的注入的局部阻挡(即箭头146)可以导致沿晶体管鳍状物1122的高度H的不希望出现的不均匀掺杂。对这个问题的一个解决方案是在露出区域和未露出区域之间使用更大的间隔，以致于不出现对晶体管鳍状物11?的注入的阻挡。然而，如同本领域技术人员会理解的，这个解决方案与不断按比例减小微电子器件的尺寸的期望相反。
[0023]图4和图5示出了本说明书的一个实施例。如图4所示，可以将阻挡层148共形沉积在晶体管鳍状物1121和1122之上。如同本领域技术人员会理解的，共形沉积会导致共形的阻挡材料层148，其具有在晶体管鳍状物112JP1122的表面上的基本上相同的厚度(例如，分别在上表面IH1和侧壁1161和IlS1I，及在上表面1142和侧壁1162和1182上)。为了清楚，如图1所示的绝缘区104和衬底102都没有在图4和图5中示出，将栅极电极简单地标记为元件136。
[0024]共形阻挡材料层148可以包括能够阻挡所选掺杂剂的注入的任何材料。在一个实施例中，共形阻挡材料层148可以是电介质材料，包括但不限于，二氧化硅、氮化硅、碳化硅、氮氧化硅、碳氧化硅、氰化硅、和氧氰化硅。如会理解的，诸如金属的其他材料，包括原子层沉积的氮化钛，也可以用作共形阻挡材料层148。共形阻挡材料层148可以以公知的共形沉积技术形成，包括但不限于，化学气相沉积(“CVD”)、原子层沉积(“ALD”)等。会理解，共形阻挡材料层148的厚度应足以阻挡注入材料。在一个实施例中，共形阻挡材料层148可以大于约2nm。另外，共形阻挡材料层148应足够薄，以在晶体管鳍状物(例如元件IH1和1142)之间形成共形层。例如，如果晶体管鳍状物间隔40nm，那么共形阻挡材料148的厚度应小于约20nm。
[0025]如图5所示，可以去除一部分共形阻挡材料层148，以露出希望用于注入的晶体管鳍状物(例如，晶体管鳍状物1122)。这可以通过借助光刻技术并蚀刻掉共形阻挡材料层148的所选部分而形成蚀刻掩模来实现，如同本领域技术人员会理解的。
[0026]如可在图5中见到的，共形阻挡材料层148允许沿晶体管鳍状物1122的高度H的均匀掺杂，因为掺杂剂离子可以从晶体管鳍状物11?的两侧(例如朝向侧壁Iie1Zlie2和朝向侧壁118/1182)均匀地注入。阻挡的注入示出为虚线箭头146，未阻挡的注入示出为实线箭头144。
[0027]在图6的流程图200中示出了在掺杂剂离子注入过程中使用共形阻挡材料层148的一个过程的实施例。如在块210中定义的，可以在非平面晶体管的晶体管鳍状物上形成共形阻挡层。如在块220中定义的，可以在共形阻挡层上的至少一个区域中对光致抗蚀剂材料进行构图。如在块230中定义的，可以例如通过蚀刻去除没有被光致抗蚀剂材料覆盖的至少一个区域中的共形阻挡层，以露出要由离子注入掺杂的至少一个晶体管鳍状物。如在块240中定义的，可以去除光致抗蚀剂材料。如在块250中定义的，随后可以由离子注入来掺杂至少一个晶体管鳍状物。如在块260中定义的，随后可以去除共形阻挡材料层。
[0028]会理解，本说明书的主题不必然局限于图4和5所示的特定应用。如本领域技术人员会理解的，该主题可以应用于其他微电子器件制造应用中。而且，该主题还可以用于微电子器件制造领域以外 的任何适当的应用中。
[0029]这样，详细说明了本发明的实施例，会理解，由所附权利要求定义的本发明不受以上说明中阐述的特定细节的限制，在不脱离其精神或范围的情况下，其许多明显的变化也是可能的。
【权利要求】
1.一种方法，包括: 在非平面晶体管的多个晶体管鳍状物上形成共形阻挡材料层； 去除一部分所述共形阻挡材料层，以露出所述多个晶体管鳍状物中的至少一个晶体管鳍状物； 在露出的所述至少一个晶体管鳍状物上执行离子注入；以及 去除所述共形阻挡材料层。
2.根据权利要求1所述的方法，其中，形成共形阻挡层包括形成共形电介质阻挡材料层。
3.根据权利要求2所述的方法，其中，形成共形电介质阻挡层包括形成共形电介质阻挡材料层。
4.根据权利要求1所述的方法，其中，去除一部分所述共形阻挡材料层以露出所述多个晶体管鳍状物中的至少一个晶体管鳍状物包括: 对所述共形阻挡材料层的至少一部分上的光致抗蚀剂材料进行构图； 蚀刻没有被所述光致抗蚀剂材料覆盖的区域中的所述共形阻挡材料层；以及 去除所述光致抗蚀剂材料。
5.根据权利要求1所述的方法，其中，在露出的所述至少一个晶体管鳍状物上执行离子注入包括在露出的所述至少一个晶体管鳍状物上执行成角度的离子注入。
6.根据权利要求5所述的方法，其中，在露出的所述至少一个晶体管鳍状物上执行成角度的离子注入包括在露出的所述至少一个晶体管鳍状物的相反侧壁上执行成角度的离子注入。
7.根据权利要求1所述的方法，其中，在露出的所述至少一个晶体管鳍状物上执行离子注入包括在露出的所述至少一个晶体管鳍状物上执行P型离子注入。
8.根据权利要求1所述的方法，其中，在露出的所述至少一个晶体管鳍状物上执行离子注入包括在露出的所述至少一个晶体管鳍状物上执行N型离子注入。
9.一种方法，包括: 形成具有多个晶体管鳍状物的非平面晶体管； 在所述多个晶体管鳍状物上形成共形阻挡材料层，以使得所述多个晶体管鳍状物中的至少一个晶体管鳍状物由所述共形阻挡材料层覆盖，且所述多个晶体管鳍状物中的至少一个晶体管鳍状物没有由所述共形阻挡材料层覆盖；以及 在没有由所述共形阻挡材料层覆盖的所述至少一个晶体管鳍状物上执行离子注入。
10.根据权利要求9所述的方法，其中，形成所述共形阻挡材料层包括: 在多个晶体管鳍状物上沉积所述共形阻挡材料层；以及 去除一部分所述共形阻挡材料层，以露出所述多个晶体管鳍状物中的至少一个晶体管鳍状物。
11.根据权利要求10所述的方法，其中，去除一部分所述共形阻挡材料层以露出所述多个晶体管鳍状物中的至少一个晶体管鳍状物包括: 对所述共形阻挡材料层的至少一部分上的光致抗蚀剂材料进行构图；以及 蚀刻没有被所述光致抗蚀剂材料覆盖的区域中的所述共形阻挡材料层。
12.根据权利要求9所述的方法，进一步包括去除所述共形阻挡材料层。
13.根据权利要求9所述的方法，其中，形成共形阻挡材料层包括形成共形电介质阻挡材料层。
14.根据权利要求9所述的方法，其中，在露出的所述至少一个晶体管鳍状物上执行离子注入包括在露出的所述至少一个晶体管鳍状物上执行成角度的离子注入。
15.根据权利要求14所述的方法，其中，在露出的所述至少一个晶体管鳍状物上执行成角度的离子注入包括在露出的所述至少一个晶体管鳍状物的相反侧壁上执行成角度的尚子注入。
16.根据权利要求9所述的方法，其中，在露出的所述至少一个晶体管鳍状物上执行离子注入包括在露出的所述至少一个晶体管鳍状物上执行P型离子注入。
17.根据权利要求9所述的方法，其中，在露出的所述至少一个晶体管鳍状物上执行离子注入包括在露出的所述至少一个晶体管鳍状物上执行N型离子注入。
18.—种微电子器件,包括: 具有多个晶体管鳍状物的至少一个非平面晶体管；以及 所述多个晶体管鳍状物中的至少一个晶体管鳍状物具有沿所述晶体管鳍状物的高度的基本上均匀的离子掺杂，其中，掺杂由包括的以下步骤的过程执行: 在所述多个晶体管鳍状物上形成共形阻挡材料层，以使得所述多个晶体管鳍状物中的至少一个晶体管鳍状物由所述共形阻挡材料层覆盖，且所述多个晶体管鳍状物中的至少一个晶体管鳍状物没有由所述共形阻挡材料层覆盖；以及 在没有由所述共形阻挡材料层覆盖的所述至少一个晶体管鳍状物上执行离子注入。
19.根据权利要求18所述的微电子器件，其中，形成所述共形阻挡材料层包括: 在多个晶体管鳍状物上沉积所述共形阻挡材料层；以及 去除一部分所述共形阻挡材料层，以露出所述多个晶体管鳍状物中的至少一个晶体管鳍状物。
20.根据权利要求19所述的微电子器件，其中，去除一部分所述共形阻挡材料层以露出所述多个晶体管鳍状物中的至少一个包括: 对所述共形阻挡材料层的至少一部分上的光致抗蚀剂材料进行构图；以及 刻蚀没有被所述光致抗蚀剂材料覆盖的区域中的所述共形阻挡材料层。
21.根据权利要求18所述的微电子器件，进一步包括去除所述共形阻挡材料层。
22.根据权利要求18所述的微电子器件，其中，形成共形阻挡材料层包括形成共形电介质阻挡材料层。
23.根据权利要求18所述的微电子器件，其中，在露出的所述至少一个晶体管鳍状物上执行离子注入包括在露出的所述至少一个晶体管鳍状物上执行成角度的离子注入。
24.根据权利要求23所述的微电子器件，其中，在露出的所述至少一个晶体管鳍状物上执行成角度的离子注入包括在露出的所述至少一个晶体管鳍状物的相反侧壁上执行成角度的离子注入。
25.根据权利要求 18所述的微电子器件，其中，在露出的所述至少一个晶体管鳍状物上执行离子注入包括在露出的所述至少一个晶体管鳍状物上执行P型离子注入。
26.根据权利要求18所述的微电子器件，其中，在露出的所述至少一个晶体管鳍状物上执行离子注入包括在露出的所述至少一个晶体管鳍状物上执行N型离子注入。
【文档编号】H01L21/336GK103843119SQ201180073746
【公开日】2014年6月4日 申请日期:2011年9月30日 优先权日:2011年9月30日
【发明者】S·M·乔希, M·哈藤多夫 申请人:英特尔公司