碳化硅半导体装置及其制造方法
【专利摘要】在碳化硅半导体装置的MOSFET中，同时实现源极区域的低电阻化和栅极氧化膜的漏电流的降低。在MOSFET的栅极氧化膜（6）中产生的漏电流，通过使源极区域（4）和栅极氧化膜（6）的界面的粗糙部减小而受到抑制。在提高源极区域（4）的表面部分的杂质浓度的情况下，栅极氧化膜（6）通过干式氧化或CVD法而形成。在栅极氧化膜（6）通过湿式氧化形成的情况下，将源极区域（4）的表面部分的杂质浓度抑制得较低。
【专利说明】碳化硅半导体装置及其制造方法
【技术领域】
[0001]本发明涉及一种碳化硅半导体装置，特别涉及一种用于降低MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)中的栅极氧化膜的漏电流的技术。
【背景技术】
[0002]近年来，作为能够实现高耐电压、低损耗以及高耐热的新一代的开关元件，认为使用碳化硅(SiC)构成的半导体装置有前景，期待应用至逆变器等功率半导体装置中。但是，在碳化硅半导体装置中残留有大量应解决的课题。
[0003]在利用碳化硅形成的MOSFET中，为了降低通电时的损耗，使源极区域的薄层电阻、源极区域和电极的欧姆接触电阻下降这一点很重要，因此，必须提高源极区域的杂质浓度。但是，在源极区域的杂质浓度高的情况下，在该源极区域上的栅极氧化膜中漏电流增大。
[0004]作为栅极氧化膜的形成方法，可以举出热氧化法和化学气相生长(ChemicalVapor Deposition ;CVD)法(例如专利文献I?4)。另外,作为热氧化法,存在在含有氧气
(O2)和水蒸气(H2O)的气氛中进行的湿式氧化、和在含有氧气而不含有水蒸气的气氛中进行的干式氧化。
[0005]专利文献1:日本特开平11-297712号公报
[0006]专利文献2:日本再表2008/056698号公报
[0007]专利文献3:日本特表2006-524433号公报
[0008]专利文献4:日本特开2001-210637号公报
【发明内容】
[0009]如上所述，在利用碳化硅形成的MOSFET中，如果提高源极区域的杂质浓度，则使源极区域低电阻化，但栅极氧化膜的漏电流增大。相反地，如果降低源极区域的杂质浓度，则能够使栅极氧化膜的漏电流减小，但源极区域的电阻增大。即，在现有的MOSFET中，源极区域的低电阻化与栅极氧化膜的漏电流的降低呈二律背反的关系。
[0010]本发明就是为了解决上述课题而提出的，其目的在于提供一种碳化硅半导体装置及其制造方法，能够同时实现MOSFET的源极区域的低电阻化和栅极氧化膜的漏电流的降低。
[0011]本发明的第I方案所涉及的碳化硅半导体装置的特征在于，具有M0SFET，该MOSFET具有:阱区域，其形成在碳化硅半导体层的上表面部分；源极区域，其形成在所述阱区域的上表面部分；栅极氧化膜，其形成在所述阱区域以及所述源极区域上；以及栅极电极，其形成在所述栅极氧化膜上，所述源极区域的上表面部分处的杂质浓度小于或等于I X IO18Cm 3O
[0012]本发明的第2方案所涉及的碳化硅半导体装置的特征在于，具有M0SFET，该MOSFET具有:阱区域，其形成在碳化硅半导体层的上表面部分；源极区域，其形成在所述阱区域的上表面部分；栅极氧化膜，其形成在所述阱区域以及所述源极区域上；以及栅极电极，其形成在所述栅极氧化膜上，所述源极区域的上表面部分处的杂质浓度大于或等于I X IO18Cm-3,所述栅极氧化膜是至少最初利用干式氧化或CVD法形成的。
[0013]发明效果
[0014]根据本发明，即使在为了实现MOSFET的源极区域的低电阻化而将源极区域的杂质浓度提高的情况下，也使在与栅极氧化膜的界面产生的粗糙部(roughness)较小,能够降低栅极氧化膜的漏电流。由此，能够同时实现MOSFET的源极区域的低电阻化和栅极氧化膜的漏电流的降低。
【专利附图】
【附图说明】
[0015]图1是表示MOSFET的构造的一个例子的剖面图。
[0016]图2是MOSFET的源极区域附近的放大剖面图。
[0017]图3是MOSFET的制造工序图。
[0018]图4是MOSFET的制造工序图。
[0019]图5是MOSFET的制造工序图。
[0020]图6是试制出的MOSFET的源极区域的杂质注入曲线的代表例的图。
[0021 ]图7是表示试制出的MOSFET的栅极氧化膜的电流-电压特性的代表例的图。
[0022]图8是表示MOSFET中的栅极氧化膜和源极区域的界面的预计位置的图。
【具体实施方式】
[0023]图1是表示利用碳化硅形成的MOSFET (以下，简称为“MOSFET”)的构造的一个例子的剖面图。图2是图1所示的区域20这部分的放大剖面图。该MOSFET是利用外延衬底而形成的，该外延衬底由n+型的SiC衬底I和在其上生长的n_型的SiC外延层2构成。SiC外延层2作为MOSFET的漂移层起作用。
[0024]在SiC外延层2的上表面部选择性地形成P型的阱区域3。并且，在阱区域3的上表面部，分别选择性地形成η型的源极区域4以及P+型的接触区域5。在SiC外延层2中，与阱区域3邻接的η型的区域(阱区域3之间的区域)被称为“JFET区域”。
[0025]以跨越源极区域4、阱区域3以及JFET区域的方式，在SiC外延层2的上表面上形成栅极氧化膜6，在其上配置栅极电极7。栅极电极7上方由层间绝缘膜8覆盖，但在层间绝缘膜8上形成有接触孔，该接触孔到达至源极区域4以及接触区域5的上表面，在该接触孔中形成有与源极区域4以及接触区域5连接的源极电极9。源极电极9与源极区域4电连接，并且通过接触区域5还与阱区域3电连接。另外，在SiC衬底I的下表面配置漏极电极10。
[0026]下面，参照图3?图5的工序图，对图1的MOSFET的形成方法进行说明。首先，准备由η+型的SiC衬底I以及η_型的外延层2构成的外延衬底。并且，通过使用规定图案的注入掩模(例如光致抗蚀剂)进行选择性的离子注入，从而通过向SiC外延层2注入杂质(掺杂剂)，而分别形成P型的阱区域3、η型的源极区域4、P+型的接触区域5 (图3)。图3示出了通过利用注入掩模11进行离子注入，从而形成源极区域4的情况。[0027]然后，通过退火处理，进行离子注入的杂质的激活、以及由于离子注入而产生的晶体缺陷的恢复。
[0028]并且，在进行牺牲氧化后，在SiC外延层2的上表面形成栅极氧化膜6 (图4)，通过在该栅极氧化膜6上例如对多晶硅等电极材料进行成膜并进行图案化，从而形成栅极电极7。并且，在SiC外延层2的整个面上形成覆盖栅极电极7的层间绝缘膜8 (图5)。
[0029]然后，通过选择性的蚀刻而在层间绝缘膜8上形成接触孔，该接触孔到达至源极区域4以及接触区域5的上表面，在该接触孔中形成源极电极9。最后，在SiC衬底I的下表面形成漏极电极10，从而获得图1的构造的MOSFET。
[0030]另外，虽然省略图示，但通过形成场氧化膜、保护膜、与源极电极9及栅极电极7分别连接的焊盘电极等而制成半导体装置。
[0031 ] 在这里，针对MOSFET的漏电流的问题进行说明。图2是MOSFET的源极区域4附近的放大剖面图，与图1所示的区域20这部分相对应。
[0032]如以上说明所示，源极区域4是通过将杂质(掺杂剂)向SiC外延层2进行离子注入而形成的。根据本发明人的解析结果可知，在通过离子注入而形成了杂质浓度高的源极区域4的情况下，如图2所示，在源极区域4和其上方的栅极氧化膜6的界面产生的粗糙部21 (凹凸)增大，其是使栅极氧化膜6的漏电流增大的原因。
[0033]本发明人试制出栅极氧化膜6的形成方法以及源极区域4的杂质注入曲线分别不同的M0CFET，关于源极区域4和栅极氧化膜6的界面处的粗糙部21的大小，对与栅极氧化膜6的形成方法以及源极区域4的杂质注入曲线相对的依赖性进行了调查。
[0034]图6是表示试制出的MOSFET中的源极区域4的杂质注入曲线的代表例(曲线SS0、SSU SS2)的曲线图。曲线图的横轴与距离源极区域4的表面(SiC外延层2的表面)的深度相对应。
[0035]对于曲线SS0，源极区域4的杂质浓度的峰值为I X IO19CnT3数量级，源极区域4的表面部分的杂质浓度大于或等于lX1018Cm_3。对于曲线SS1，源极区域4的杂质浓度的峰值为I X IO19CnT3数量级，源极区域4的表面部分的杂质浓度小于或等于I X 1018cm_3。对于曲线SS2，源极区域4的杂质浓度的峰值为IXlO19Cm-3数量级，源极区域4的表面部分的杂质浓度小于或等于5X1017cm_3。
[0036]图7是表示源极区域4的杂质注入曲线的规格为上述的曲线SSO、SSU SS2的MOSFET中，通过湿式氧化形成的栅极氧化膜6的电流-电压特性(1-V特性)的曲线图。在图7中，电流值最低的曲线(由虚线表示出的曲线)示出在不进行用于形成源极区域4的离子注入的情况下的栅极氧化膜6的1-V特性。
[0037]如图7所示，在源极区域4的杂质注入曲线为曲线SSO的情况下栅极氧化膜6的漏电流较大，但在源极区域4的杂质注入曲线为曲线SSl、SS2的情况下栅极氧化膜6的漏电流被抑制得较小。即，在源极区域4的表面部分的杂质浓度低时，栅极氧化膜6的漏电流受到抑制。特别地，在曲线SS2的情况下，得到与没有形成源极区域4的情况大致相同的1-V特性，可知已充分地使漏电流降低。
[0038]另外，本发明人针对通过干式氧化形成了栅极氧化膜6的MOSFET的试制品也进行了与上述相同的实验。在通过干式氧化形成了栅极氧化膜6的情况下，可知与源极区域4的杂质注入曲线无关，栅极氧化膜6的漏电流被抑制为与没有形成源极区域4的情况相同的等级。
[0039]并且，本发明人对试制出的各MOSFET的剖面进行了分析。在通过湿式氧化形成有栅极氧化膜6的MOSFET中，在源极区域4的杂质注入曲线为曲线SSO的情况下，在源极区域4和栅极氧化膜6的界面产生的粗糙部的大小大于或等于lnm。与此相对，在源极区域4的杂质注入曲线为曲线SS2的情况下，在源极区域4和栅极氧化膜6的界面产生的粗糙部的大小被抑制为小于或等于lnm。另外，可知在源极区域4中，特别地在杂质浓度大于或等于IXlO19cnT3的部分处，残留大量晶体缺陷。
[0040]另一方面，在通过干式氧化形成有栅极氧化膜6的MOSFET中，在源极区域4的杂质注入曲线为曲线SSO、SS1、SS2中任一种的情况下，源极区域4和栅极氧化膜6的界面的粗糙部都小，即使在源极区域4的杂质注入曲线为曲线SSO的情况下，SiC和栅极氧化膜6的界面的粗糙部的大小也小于或等于lnm。
[0041]根据该结果，栅极氧化膜6的漏电流可认为是通过如下所述的机理而发生的。
[0042]在SiC中，已知如果由于离子注入而高密度地形成晶体缺陷，则与不存在晶体缺陷的情况相比，发生氧化速度升高的增速氧化。在杂质以高浓度注入至源极区域4的表面部分为止的MOSFET中，由于在源极区域4上形成栅极氧化膜6时发生增速氧化，因此在晶体缺陷部中氧化加快，在不存在晶体缺陷的部分中氧化迟缓。另外，已知在Si中湿式氧化与干式氧化相比各向异性较大，可以认为SiC也具有与Si相同的性质。并且，在SiC中存在氧化速度的各向异性依赖于晶体面方位的特征。
[0043]在通过对将杂质以高浓度而离子注入至表面部分为止的源极区域4的表面进行湿式氧化而形成的栅极氧化膜6中，漏电流变大的原因被认为是，由于SiC的上述性质而在栅极氧化膜6和源极区域4的界面产生较大的粗糙部。
[0044]因此，为了抑制栅极氧化膜6的漏电流，有效的方法是，抑制在栅极氧化膜6和源极区域4的界面产生粗糙部。即，有效的方法是，通过干式氧化形成栅极氧化膜6，或者在通过湿式氧化形成的情况下，将源极区域4的表面部分的杂质浓度变小。
[0045]另外，如果通过利用CVD法对氧化膜进行堆积而形成栅极氧化膜6，则能够不受源极区域4的表面部分的晶体缺陷的影响而形成栅极氧化膜6。由此，可以认为与通过干式氧化形成栅极氧化膜6的情况相同地，在源极区域4和栅极氧化膜6的界面产生的粗糙部受到抑制，能够抑制栅极氧化膜6的泄漏增大。
[0046]另外，在通过上述实验试制出的MOSFET中，使栅极氧化膜6的厚度为40?50nm。在该情况下，如果也考虑到栅极氧化膜6形成前的牺牲氧化，则相对于源极区域4的杂质注入曲线，源极区域4和栅极氧化膜6的界面的位置预计处于图8所示的位置。在通过湿式氧化形成栅极氧化膜6的情况下，如果增大该栅极氧化膜6的厚度，则即使降低源极区域4的表面部分的杂质浓度，有时源极区域4的底部也会达到杂质浓度高的位置，使得源极区域4和栅极氧化膜6的界面的粗糙部变大，这一点应留意。
[0047]但是，在利用SiC形成的MOSFET中，在栅极氧化膜和SiC层的界面处，由于存在多个界面态(陷阱)，因此沟道迁移率降低，存在MOSFET的导通电阻变大的问题。对于该问题，已知下述技术，即，通过在栅极氧化膜6形成后，利用一氧化氮(NO)或一氧化二氮(N2O)气体进行高温热处理(氮化处理)，向阱区域3和栅极氧化膜6的界面导入氮而进行改善。能够确认出即使针对试制出的MOSFET进行了氮化处理，栅极氧化膜6的漏电流也不发生变化，确保了在抑制源极区域4和栅极氧化膜6的界面的粗糙部时的降低漏电流的效果。
[0048]根据本发明人的实验结果，得出以下结论:即使在为了 MOSFET的低电阻化而高浓度地将杂质向源极区域4进行离子注入的情况下，为了不使栅极氧化膜6的漏电流增大，以下方法有效。
[0049]<关于源极区域的杂质浓度>
[0050]在通过湿式氧化形成栅极氧化膜6的情况下，通过将源极区域4的表面部分的杂质浓度抑制得较低，从而能够抑制栅极氧化膜6的漏电流。具体地说，优选源极区域4的表面部分的杂质浓度小于或等于1\1018(^_3，更优选小于或等于5\1017(^_3。但是，从源极区域4的低电阻化的观点出发，优选使源极区域4的杂质浓度的峰值较高(例如，大于或等于I X IO18Cm 3)。
[0051]另外，如后述所示，在通过干式氧化或CVD法形成栅极氧化膜6的情况下，即使源极区域4的表面部分的杂质浓度高于I X IO18CnT3，也能够抑制栅极氧化膜6的漏电流的增大。
[0052]<关于栅极氧化膜的形成方法>
[0053]基于降低源极区域4的薄层电阻以及接触电阻的目的，在至源极区域4的表面部分为止使杂质浓度形成为高浓度(大于或等于I X IO18CnT3)的情况下，栅极氧化膜6通过干式氧化或CVD法形成即可。在通过干式氧化或CVD法形成栅极氧化膜6的情况下，由于能够使在源极区域4和栅极氧化膜6的界面产生的粗糙部变小，因此能够抑制栅极氧化膜6的漏电流。
[0054]另一方面，在源极区域4的表面部分的杂质浓度小于或等于IXlO18cnT3 (更优选为小于或等于5X IO17CnT3)的情况下，由于无论通过干式氧化、湿式氧化以及CVD法中的哪一种形成栅极氧化膜6，均使得在源极区域4和栅极氧化膜6的界面产生的粗糙部变小，因此抑制栅极氧化膜6的漏电流的增大。
[0055]也可以将干式氧化、湿式氧化及CVD法进行组合而形成栅极氧化膜6。由于在热氧化法(干式氧化以及湿式氧化)中氧化膜的成膜速度缓慢，因此通过与CVD法进行组合，从而能够以高生产率形成栅极氧化膜6。
[0056]通过最初进行热氧化法(湿式氧化或干式氧化)，然后进行CVD法而形成的栅极氧化膜6，成为由通过热氧化法形成的下层和由CVD法形成的上层构成的双层结构。由此，在源极区域4和栅极氧化膜6的界面产生的粗糙部的大小，是通过在栅极氧化膜6的形成工序中最初进行的成膜方法而决定的。
[0057]例如，在通过最初进行湿式氧化，然后进行CVD法而对栅极氧化膜6进行成膜的情况下，如果源极区域4的表面部分的杂质浓度较高，则栅极氧化膜6和源极区域4的界面的粗糙部变大。由此在该情况下，与仅通过湿式氧化形成栅极氧化膜6的情况相同地，优选源极区域4的表面部分的杂质浓度小于或等于lX1018cm_3 (更优选小于或等于5X1017cm_3)。
[0058]另外，在通过最初进行干式氧化，然后进行CVD`法而对栅极氧化膜6进行成膜的情况下，即使源极区域4的表面部分的杂质浓度较高，也不会在栅极氧化膜6和源极区域4的界面产生较大的粗糙部。由此，在该情况下，与仅通过干式氧化形成栅极氧化膜6的情况相同地，使源极区域4的表面部分的杂质浓度大于或等于I X IO18Cm-3,能够实现源极区域4的低电阻化。[0059]相反地，在最初进行CVD法，然后进行热氧化法(湿式氧化或者干式氧化)的情况下，通过CVD法成膜的氧化膜的膜质由于热氧化而变化，其结果，栅极氧化膜6成为单层结构。但是，即使在该情况下，由于源极区域4和栅极氧化膜6的界面形状，相对于通过CVD法成膜后的状态也几乎不发生变化，因此，在该界面产生的粗糙部的大小与仅通过CVD法形成栅极氧化膜6的情况大致相同。
[0060]因此，在通过最初进行CVD法，然后进行热氧化法(湿式氧化或干式氧化)而对栅极氧化膜6进行成膜的情况下，即使源极区域4的表面部分的杂质浓度较高，栅极氧化膜6和源极区域4的界面的粗糙部也较小。由此，在该情况下，与仅通过CVD法形成栅极氧化膜6的情况相同地，源极区域4的表面部分的杂质浓度大于或等于I X IO18Cm-3,能够实现源极区域4的低电阻化。
[0061]〈其他〉
[0062]如果在栅极氧化膜6形成后，进行氮化处理，向阱区域3和栅极氧化膜6的界面导入氮，则能够改善沟道迁移率，使MOSFET低电阻化。即使进行该氮化处理，也能够通过抑制源极区域4和栅极氧化膜6的界面的粗糙部而确保降低漏电流的效果。
[0063]注入至源极区域4的η型的杂质(掺杂剂)优选为氮(N)或磷(P)。由此，能够降低源极区域4的薄层电阻、接触电阻。
[0064]另外，本发明能够在该发明的范围内对实施方式进行适宜地变形、省略。
[0065]标号的说明
[0066]ISiC衬底、2SiC外延层、3阱区域、4源极区域、5接触区域、6栅极氧化膜、7栅极电极、8层间绝缘膜、9源极电极、10漏极电极、11注入掩模、21粗糙部。
【权利要求】
1.一种碳化硅半导体装置，其特征在于，具有MOSFET，该MOSFET具有: 阱区域，其形成在碳化硅半导体层的上表面部分； 源极区域，其形成在所述阱区域的上表面部分； 栅极氧化膜，其形成在所述阱区域以及所述源极区域上；以及 栅极电极，其形成在所述栅极氧化膜上， 所述源极区域的上表面部分处的杂质浓度小于或等于I X IO1W30
2.根据权利要求1所述的碳化硅半导体装置，其中， 所述源极区域的上表面部分处的杂质浓度小于或等于5X 1017cm_3。
3.根据权利要求1所述的碳化硅半导体装置，其中， 所述源极区域中的杂质浓度的峰值大于或等于IXIO1W30
4.根据权利要求1所述的碳化硅半导体装置，其中， 所述栅极氧化膜是利用湿式氧化、干式氧化、以及CVD法中的任意大于或等于I种而形成的。
5.根据权 利要求1所述的碳化硅半导体装置，其中， 向所述阱区域和所述栅极氧化膜的界面导入有氮。
6.根据权利要求1所述的碳化硅半导体装置，其中， 构成所述源极区域的杂质为氮或磷。
7.一种碳化硅半导体装置，其特征在于，具有M0SFET，该MOSFET具有: 阱区域，其形成在碳化硅半导体层的上表面部分； 源极区域，其形成在所述阱区域的上表面部分； 栅极氧化膜，其形成在所述阱区域以及所述源极区域上；以及 栅极电极，其形成在所述栅极氧化膜上， 所述源极区域的上表面部分处的杂质浓度大于或等于I X IO18Cm-3, 所述栅极氧化膜是至少最初利用干式氧化或CVD法形成的。
8.根据权利要求7所述的碳化硅半导体装置，其中， 所述栅极氧化膜是最初利用干式氧化，然后利用CVD法形成的。
9.根据权利要求7所述的碳化硅半导体装置，其中， 所述栅极氧化膜是最初利用CVD法，然后利用湿式氧化或干式氧化形成的。
10.根据权利要求7所述的碳化硅半导体装置，其中， 向所述阱区域和所述栅极氧化膜的界面导入有氮。
11.根据权利要求7所述的碳化硅半导体装置，其中， 构成所述源极区域的杂质为氮或磷。
12.—种碳化硅半导体装置的制造方法，其特征在于，具有下述工序: 工序(a)，在该工序中，通过向碳化硅半导体层的上表面部分离子注入第I导电型的杂质，从而形成MOSFET的阱区域； 工序(b)，在该工序中，通过向所述阱区域的上表面部分离子注入第2导电型的杂质，从而形成所述MOSFET的源极区域； 工序(c)，在该工序中，在所述阱区域及所述源极区域上形成所述MOSFET的栅极氧化膜；以及工序(d)，在该工序中，在所述栅极氧化膜上形成所述MOSFET的栅极电极， 在所述工序(b)中，离子注入的所述第2导电型的杂质在所述源极区域的上表面部分处的浓度小于或等于I X 1018cm_3。
13.根据权利要求12所述的碳化硅半导体装置的制造方法，其中， 在所述工序(b)中，离子注入的所述第2导电型的杂质在所述源极区域的上表面部分处的浓度小于或等于5X 1017cm_3。
14.根据权利要求12所述的碳化硅半导体装置的制造方法，其中， 在所述工序(b)中，向所述源极区域离子注入的所述第2导电型的杂质的浓度峰值大于或等于lX1018cm_3。
15.根据权利要求12所述的碳化硅半导体装置的制造方法，其中， 在所述工序(c)中，所述栅极氧化膜是利用湿式氧化、干式氧化热以及CVD法中的任意大于或等于I种而形成的。
16.根据权利要求12所述的碳化硅半导体装置的制造方法，其中， 在所述工序(c )之后，还具有工序(e )，在该工序(e )中，利用一氧化氮气体或一氧化二氮气体进行热处理。
17.根据权利要求12所述的碳化硅半导体装置的制造方法，其中， 所述第2导电型的杂质为氮或磷。
18.一种碳化硅半导体装置的`制造方法，其特征在于，具有下述工序: 工序(a)，在该工序中，通过向碳化硅半导体层的上表面部分离子注入第I导电型的杂质，从而形成MOSFET的阱区域； 工序(b)，在该工序中，通过向所述阱区域的上表面部分离子注入第2导电型的杂质，从而形成所述MOSFET的源极区域； 工序(c)，在该工序中，在所述阱区域及所述源极区域上形成所述MOSFET的栅极氧化膜；以及 工序(d)，在该工序中，在所述栅极氧化膜上形成所述MOSFET的栅极电极， 在所述工序(b)中，离子注入的所述第2导电型的杂质在所述源极区域的上表面部分处的浓度大于或等于I X 1018cm_3， 在所述工序(c)中，所述栅极氧化膜是至少最初利用干式氧化或CVD法形成的。
19.根据权利要求18所述的碳化硅半导体装置的制造方法，其中， 在所述工序(c)中，所述栅极氧化膜是最初利用干式氧化，然后利用CVD法形成的。
20.根据权利要求18所述的碳化硅半导体装置的制造方法，其中， 在所述工序(c )中，所述栅极氧化膜是最初利用CVD法，然后利用湿式氧化或干式氧化形成的。
21.根据权利要求18所述的碳化硅半导体装置的制造方法，其中， 在所述工序(c )之后，还具有工序(e )，在该工序(e )中，利用一氧化氮气体或一氧化二氮气体进行热处理。
22.根据权利要求18所述的碳化硅半导体装置的制造方法，其中， 所述第2导电型的杂质为氮或磷。
【文档编号】H01L21/336GK103828056SQ201180073630
【公开日】2014年5月28日 申请日期:2011年9月21日 优先权日:2011年9月21日
【发明者】樽井阳一郎, 末川英介, 油谷直毅, 日野史郎, 三浦成久, 今泉昌之 申请人:三菱电机株式会社