专利名称：输出驱动电路、信号转换方法以及并行转串行发送器的制作方法
技术领域：
本发明涉及一种并行转串行的数据传输技术，特别是一种低压转高压的 输出驱动器及具备此种低压转高压的输出驱动器的并行转串行发送器。
背景技术：
在通信领域中，比特串行传输(serial transmission)为数个比特通过单一 传输线一个接一个的传输。操作在相同频率速度时，串行通道的传输速度慢 于并行通道的传输速度。由于串行式数字电路较容易设计且频率速度可以提 升到足以弥补低传输速率，现行的计算机总线技术(例如，S-ATA、 USB)通 常使用串行传输。于是，为了达成高速数据传输，并行转串行的传输常被用 来将低速的并行输入数据转换为高速的串行数据。发明内容有鉴于此，有必要提供一种低压转高压的输出驱动电路、信号转换方法、 并行转串行发送器以及驱动串行连结的输出驱动电路，以解决上述技术问题。一种低压转高压的输出驱动电路，具有通过负载元件耦接到第一固定电 压的输出，包括电流源、低压晶体管以及高压晶体管。电流源的一端耦接至 第二固定电压；低压晶体管，具有耦接至电流源的另一端的第一端，接收低 压数据信号的第二端，以及第三端；高压晶体管，具有耦接至低压晶体管的 第三端的第一端，耦接至偏压源的第二端，以及耦接至该输出的第三端。本发明还揭示一种并行转串行发送器，包括并行转串行转换器以及低压 转高压的输出驱动电路，其中并行转串行转换器接收并行数据信号并产生低 压串行数据信号，低压转高压的输出驱动电路接收低压串行数据信号并将其 转换成高压串行数据输出信号。
本发明同样揭示一种低压转高压的信号转换方法，包括提供低压串行数 据信号给低压晶体管，提供偏压电压给高压晶体管，以及自低压晶体管输出 电流，该电流流经负载元件、高压晶体管以及低压晶体管。本发明还揭示一种驱动串行连结的输出驱动电路，包括第一晶体管； 以及第二晶体管，耦接至该串行连结；其中，第一晶体管的临界电压低于第 二晶体管的临界电压，且第一晶体管串接于第二晶体管。本发明还揭示另一种驱动串行连结的输出驱动电路，包括第一晶体管； 以及第二晶体管，耦接至该串行连结；其中，该第一晶体管为核心元件，而 该第二晶体管为非核心元件，且该第一晶体管与该第二晶体管串接。本发明还揭示另一种驱动串行连结的输出驱动电路，包括第一晶体管； 以及第二晶体管，耦接至该串行连结，该第二晶体管的控制端耦接至固定电 压；其中，该第一晶体管与该第二晶体管串接。本发明提供的低压转高压的输出驱动电路，将低压串行数据转换至高压， 而不需要电平转换器(level shifter)，低压转高压的输出驱动电路由低压串行数 据信号所驱动，且产生高压串行数据信号给高压传输通道，因此，电平转换 器的芯片面积与功耗可被省下，同时也降低了因电平转换器的低带宽所产生 的时序抖动(timing jitter)。
图1是并行转串行的发送器的方框示意图。图2是显示并行转串行的发送器的方框示意图。图3是显示并行转串行的发送器的方框示意图。图4是并行转串行发送器的输出驱动电路的电路图。图5是依据本发明一实施例低压转高压的输出驱动电路的电路图。图6是依据本发明实施例并行转串行发送器的方框示意图。
具体实施方式
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举 出较佳实施例，并配合说明书附图，作详细说明如下图1是并行转串行的发送器的方框示意图。如图1所示，介于0V与IV之间且速率为100MHz的10比特并行输入数据信号D0 D9转换成介于2.5V 与3V之间且速率为lGHz的1比特串行输出数据信号Vout。通过简单地使 用一个通道与两个电压电平便可达成高速的数据传输。并行转串行传输的最终目的是以单一传输通道进行高速的串行数据传 输，当内部串行数据的电压与传输通道的电压不同时，便需要有一个接口来 完成两个不同电平(level)的信号之间的电压转换，而电压电平转换器或电 压转换器会增加芯片的成本，同时也会依其在电路架构中的设置而造成信号 完整度的劣化。速率低(或者频宽窄)为电压电平转换器众所周知的缺点。如图2所示， 是显示并行转串行的发送器200的方框示意图，其中电压电平转换器220耦 接于并行转串行转换器210的输出。电压电平转换器220对1比特的高速的 串行数据信号VI进行电压的转换，由于电压电平转换器220的有限带宽与 高速串行数据信号的内容随机性，信号脉冲的时序散射(timing dispersicm)产 生，从而造成符号(symbol)间交互干扰(intersymbol interference; ISI)。符 号间交互干扰会使得输出信号在通过逻辑电路后产生时序抖动(timingjitter)， 因此接收器的比特错误率(bit error rate; BER)也会劣化。如图3所示，是显示并行转串行的发送器300的方框示意图，其中并行 转串行转换器320耦接于电压电平转换器阵列310的输出。此电路架构不需 要高速的电压电平转换器，而是需要多个电压电平转换器。由于在电压电平 转换器阵列310之后并行数据信号的电压电平被转换到高压，因此在电压电 平转换器阵列310之后的并行转串行转换器320、前置驱动电路330与输出 驱动电路340需要高压晶体管。在高压处理中，晶体管通常需要较大的面积，而且处理速度也比较慢，因此会增加成本与功耗。在图3中，速度为100MHz 的10比特并行数据信号D0 D9需要10个电压电平转换器，而后续接收 1GHz的1比特高压串行数据信号的前置驱动电路330与输出驱动电路340 需为高压电路，高压电路会增加面积与功耗，而其低速率也会限制整体电路 架构的传输带宽，使得电路设计更为复杂。图4是并行转串行发送器的输出驱动电路400的电路图。输出驱动电路 400包括电阻对(resistorpair)410、 410，， NMOS差动对(differential pair)440以 及电流源430。电流源430提供的电流流经电阻对410、 410',使得产生的输 出信号Vout的电压摆幅(voltageswing)可符合规范。介于0V与3V之间、速 率为1GHz的1比特串行数据信号Vip与Vin通过控制NMOS差动对440而 调制流经电阻对410与410'的电流。最后，高速的串行数据转换为电压摆幅 符合规范的输出信号Vout，并将输出信号Vout提供给输出通道，由于输出 信号Vout的最高电压为3V， NMOS差动对440中的N型金属氧化物半导体 晶体管420与420'必须为高压晶体管，方能承受高压，假若NMOS差动对 440中的N型金属氧化物半导体晶体管420与420'为低压晶体管，输出信号 Vout的高电压会直接施加于低压晶体管上，进而降低元件可靠度以及缩减使 用寿命。图5是依据本发明一实施例低压转高压的输出驱动电路500的电路图。 低压转高压的输出驱动电路500的输出Vout通过负载元件540耦接至第一固 定电位。更明确地说，第一固定电位为电源电压Vce， Vcc的电压值依连接 至输出Vout的通道的需求而定， 一般地，Vcc大约为3V。低压转高压的输 出驱动电路500包括电流源510、低压晶体管520以及高压晶体管530。电流 源510的一端5H耦接至第二固定电压。更明确地说，第二固定电压为接地 电压VGND。低压晶体管520具有耦接至电流源510的另一端513的第一端 521，接收低压数据信号Vip与Vin的第二端522，以及第三端523。高压晶 体管530的第一端531耦接至低压晶体管520的第三端523，第二端532耦
接至偏压源Vbias，以及第三端533耦接至低压转高压的输出驱动电路500 的输出Vout。较佳地，低压晶体管520与高压晶体管530为N型金属氧化物 半导体晶体管，且其第一、第二与第三端分别为源极、栅极与漏极。此外， 偏压源Vbias为电压源。在另一实施例中，晶体管530不需为高压元件，多 个低压晶体管530可以串接到晶体管520以使输出Vout处于合适的电压范围 内(例如图5显示的实施例中的2.5V至3V)，举例而言，通道为串行连结(serial link)，举例而言，串行连结可为USB、 PCIExpress、 SATA或高分辨率多媒 体接口 (High-Definition Multimedia Interface, HDMI)。在图5中，高压晶体管530与低压晶体管520串接以保护低压晶体管520 免于承受高压。高压晶体管530偏压于偏压源Vbias下，使得高压晶体管530 在导通时操作于饱和区。此外，电路可以设计为将电压Va与Vd保持于低压 晶体管520可承受的范围，使得低压晶体管520不会受到高压破坏，举例而 言，在0.13微米的互补式金属氧化物半导体晶体管(CMOS)工艺中,低压晶 体管520的临界电压为0.3V，此低临界电压使得低压晶体管520可以直接由 低压串行数据信号Vip与Vin(举例而言，高逻辑电平为1V)直接驱动，因此， 可避免以高速的数据信号驱动低速的高压晶体管。使用输出驱动电路500的 好处之一是因为负载元件540可以设置在芯片外部，所以不需要将高电压(在 此实施例中为3V)输入至芯片，且低压晶体管的第二端522的控制电压为低 电压(在此实施例中为1V)。在最近的发展中，数字电路使用核心元件以得到 较高的速度与较小的芯片面积，核心元件通常比标准或传统的元件具备更低 的临界电压。然而，数字电路的输出有时必须驱动高压接口(例如前述的串行 连结)。需注意的是，虽然图5中的低压转高压的输出驱动电路500是差动电路， 但本发明的范围不限于此，熟悉本技术领域的技术人员可知单端电路同样适 用。图6是依据本发明实施例并行转串行发送器600的方框示意图。并行转
串行发送器600包括并行转串行转换器610以及低压转高压的输出驱动电S各 620。并行转串行转换器610接收并行数据信号D0 D9并产生低压串行数据 信号VI，低压转高压的输出驱动电路620接收低压串行数据信号VI并将其 转换为高压串行数据输出信号Vout。较佳而言，此低压转高压输出驱动电路 可依前述内容进行构建。在图6中，低压转高压的输出驱动电路取代了传统并行转串行发送器中 的现有的高压输出缓冲电路，因此不需要低压转高压的电平转换器。此外， 高速数据信号可以在输出至传输通道前维持在低电压区域，低压串行数据信 号可直接驱动低压转高压输出驱动电路，且不需要额外的中间电路 (intermediate circuit),在此设计中，低压晶体管的高驱动电流能力可被充分发 挥。此外，并行转串行发送器所占的面积也会较小，其操作带宽也较宽，功 耗也比较低。本发明提供一种低压转高压的方法，包括提供低压串行数据信号给低压 晶体管，提供偏压电压给高压晶体管，以及从低压晶体管输出电流，输出的 电流流经负载元件、高压晶体管以及低压晶体管。本发明提供一种低压转高压的输出驱动电路，其可将低压串行数据转换 至高压，而不需要电平转换器，低压转高压的输出驱动电路由低压串行数据 信号所驱动，且产生高压串行数据信号给高压传输通道。因此，电平转换器 的芯片面积与功耗可被降低，同时也降低了因电平转换器的低带宽所产生的 时序抖动。
权利要求
1.一种低压转高压的输出驱动电路，具有通过负载元件耦接到第一固定电压的输出，包括电流源，具有耦接至第二固定电压的一端；低压晶体管，具有耦接至所述的电流源的另一端的第一端，接收低压数据信号的第二端，以及第三端；以及高压晶体管，具有耦接至所述的低压晶体管的第三端的第一端、耦接至偏压源的第二端以及耦接至所述的输出的第三端。
2. 如权利要求1所述的低压转高压的输出驱动电路，其特征在于，所述 的第二固定电压为接地电压。
3. 如权利要求l所述的低压转高压的输出驱动电路，其特征在于，所述 的低压晶体管与所述的高压晶体管为N型金属氧化物半导体晶体管，所述的 低压晶体管与所述的高压晶体管的第一、第二与第三端分别为源极、栅极与 漏极，且所述的偏压源为电压源。
4. 一种并行转串行发送器，包括如权利要求1至3中任何一项所述的低压转高压的输出驱动电路；以及 并行转串行转换器，耦接至所述的低压转高压的输出驱动电路并对其提 供所述的低压串行数据信号。
5. —种并行转串行发送器，包括-并行转串行转换器，接收并行数据信号并产生低压串行数据信号；以及 低压转高压的输出驱动电路，接收所述的低压串行数据信号并将其转换 成高压串行数据输出信号。
6. 如权利要求5所述的并行转串行发送器，其特征在于，还包括负载元 件，耦接至所述的低压转高压输出驱动电路的输出。
7. 如权利要求6所述的并行转串行发送器，其特征在于，所述的负载元件为电阻。
8. —种低压转高压的信号转换方法，包括 提供低压串行数据信号给低压晶体管； 提供偏压电压给高压晶体管；以及 自所述的低压晶体管输出电流；其中所述的电流流经负载元件、所述的高压晶体管以及所述的低压晶体管。
9. 一种驱动串行连结的输出驱动电路，包括 第一晶体管；以及第二晶体管，耦接至所述的串行连结；其中，所述的第一晶体管的临界电压低于所述的第二晶体管的临界电压， 且所述的第一晶体管串接于所述的第二晶体管。
10. 如权利要求9所述的驱动串行连结的输出驱动电路，其特征在于， 所述的串行连结为USB、 PCIExpress、 SATA或高分辨率多媒体接口 。
11. --种驱动串行连结的输出驱动电路，包括 第一晶体管；以及第二晶体管，耦接至所述的串行连结；其中，所述的第一晶体管为核心元件，而所述的第二晶体管为非核心元 件，且所述的第一晶体管与所述的第二晶体管串接。
12. 如权利要求ll所述的输出驱动电路，其特征在于，所述的串行连结 为USB、 PCIExpress、 SATA或高分辨率多媒体接口 。
13. —种驱动串行连结的输出驱动电路，包括 第一晶体管；以及第二晶体管，耦接至所述的串行连结，所述的第二晶体管的控制端耦接 至固定电压；其中，所述的第一晶体管与所述的第二晶体管串接。
14.如权利要求13所述的驱动串行连结的输出驱动电路，其特征在于，所述的串行连结为USB、 PCIExpress、 SATA或高分辨率多媒体接口 。
全文摘要
本发明涉及一种低压转高压的输出驱动电路，其中输出是通过负载元件耦接到第一固定电压，低压转高压的输出驱动电路包括电流源、低压晶体管以及高压晶体管。电流源的一端耦接至第二固定电压；低压晶体管具有耦接至电流源的另一端的第一端，接收低压数据信号的第二端，以及第三端；高压晶体管的第一端耦接至低压晶体管的第三端、高压晶体管的第二端耦接至偏压源以及其第三端耦接至该输出。本发明提供的低压转高压的输出驱动电路，将低压串行数据转换至高压，而不需要电平转换器。因此，电平转换器的芯片面积与功耗可被省下，同时也降低了因电平转换器的低带宽所产生的时序抖动。
文档编号H03M9/00GK101150321SQ200710149150
公开日2008年3月26日 申请日期2007年9月4日 优先权日2006年9月20日
发明者邱宝成 申请人:联发科技股份有限公司