专利名称：相变化存储器及其制备方法
技术领域：
本发明涉及一种相变化存储器，特别是涉及一种精细相变化随机存取存储器。
背景技术：
最近，替代的非易失性存储器装置，例如相变化随机存取存储器(phase changerandom access memory, PCRAM)装置、磁性随机存取存储器(magnetic random accessmemory, MRAM)装置、以及单元结构与动态随机存取存储器(Dynamic Random AccessMemory, DRAM)装置相似的铁电随机存取存储器(ferroelectric random access memory, FRAM)已经被提出且正在发展中。相变化随机存取存储器(phase change random accessmemory, PCRAM)的存储器单元通常包括一相变化元件,此相变化元件包括一硫族化物合金，例如锗铺締(germanium antimony tellurium, Este或GST),以及一结构，例如一晶体管或其他利用电流于相变化元件的装置。在一实施例中，上述晶体管的源极/漏极的其中之一可耦合至地线，另一个源极/漏极可耦合至相变化元件以及晶体管栅极耦合至一栅极电压。该相变化元件的另一个部分可稱合至一位元线电压(bit line voltage)。根据上述实施例，当欲存取上述存储于该相变化元件中的数据时，利用一电压将上述晶体管接通，以及使用一位元线电压施加于上述相变化材料，如此一来，一读取电流可流过上述相变化元件以及上述晶体管。根据输出电流的水平，存取上述存储于该相变化元件中的数据。利用前述配置或其他配置，输出电流的水平取决于上述相变化材料的相位以及阻抗。通过改变一相变化材料的相位，例如自非晶形至结晶形或反之亦然，上述相变化材料的阻抗可剧烈地变化。上述相变化材料的阻抗变化使得上述相变化材料能够存储不同的数据。例如，上述低阻抗形式的相变化材料可存储一数据值“I”，而上述高阻抗形式的相变化材料可存储一数据值“ O ”。减少上述反应的规模，或减少相变化随机存取存储器的接触面积为持续发展的趋势。这是为了减少该单元的总尺寸，以及得到较小的反应区域以产生一较快速的存储器单元。此外，近来上述用于制造相变化随机存取存储器(phase change random accessmemory, PCRAM)单兀的工艺可诱发在错铺締(germanium antimony tellurium, GST)层中的空隙，上述空隙乃导因于不良的密封层(sealing layer)覆盖率导致在高温下锗锑碲的逸气。尤其是，不良的阶梯覆盖性(step coverage)将诱发在锗铺締(germanium antimonytellurium,GST)层中的空隙，且当在上述工艺的后端采用高温(例如大于250°C)时，逸气的情况将更恶化。基于上述，相变化随机存取存储器(phasechange random access memory, PCRAM)结构以及其制备方法，需要的是更小的反应区域以及避免在目前的制备方法中普遍存在的上述锗锑碲的空隙所诱发的逸气问题。
发明内容
本发明提供一种相变化存储器单元，包括一间隔物，定义一反应区；一相变化材料层，配置于上述反应区内；一保护层，配置于上述相变化材料层之上以及配置于被上述间隔物所定义之上述反应区内；以及一盖层，配置于上述保护层以及上述间隔物之上。本发明也提供一种相变化存储器装置的制备方法，其中上述相变化存储器装置包括一层间介电(interlayer dielectric, ILD)层,上述层间介电层具有电极配置于其相反两端，上述相变化存储器装置的制备方法包括利用一硬掩膜定义在上述层间介电层的一顶面上的一第一区域；沿着上述硬掩膜的一内缘以及上述第一区域的一外缘制造一间隔物以定义一第二区域；沉积一相变化材料层于上述第二区域内；沉积一保护层于上述相变化材料层之上；隔离上述相变化材料层；以及沉积一盖层于上述装置之上。本发明另提供一种相变化存储器装置的制备方法，其中上述相变化存储器装置包括一层间介电(interlayer dielectric, ILD)层,上述层间介电层具有电极配置于其相反两端，上述相变化存储器装置的制备方法包括利用一硬掩膜定义一第一矩形区域于上述层间介电层的一顶面上，上述定义包括沉积至少一膜层，包括上述硬掩膜，于上述层间介电层上；以及蚀刻上述硬掩膜以制造上述第一矩形区域，其中包括上述硬掩膜的上述至少一膜层包括上述第一矩形区域的一外边界；沿着上述硬掩膜的一内缘以及上述第一矩形区域的一外缘制造一间隔物以定义一第二矩形区域，上述制造包括；沉积一间隔层；以及·蚀刻上述间隔层以制造上述间隔物；沉积一相变化材料层于上述第二矩形区域内；沉积一保护层于上述相变化材料层之上；进行一化学机械抛光工艺于上述装置的一顶面上，以隔离上述相变化材料层，上述方法还包括停止上述化学机械抛光工艺于上述硬掩膜的一指定层；以及沉积一盖层于上述装置之上。本发明能够缩减相变化存储器单元的实际反应区域的尺寸。除非特别指定，否则在附图或说明书描述中，相似或相同的部分使用相同的附图标记。在下文中，以实施例并配合附图详细说明本发明，且各种特征并未按照比例绘制。为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出实施例，作详细说明如下。
图I是根据本发明的一实施例，说明一相变化存储器单元。图2显示相变化存储器单元反应区域以及复位电流(reset current)之间的关系示意图。图3A-图3D是根据前案的实施例，共同说明一相变化存储器单元的制造方法。图4A及图4B是根据本发明的实施例，共同说明一相变化存储器单元的排列配置。图5A-图5F是根据本发明的实施例，共同说明一相变化存储器单元的制造方法。图6显示根据图3A-图3D的相变化存储器单元的制造方法以及根据图5A-图5F的相变化存储器单元的制造方法的比较结果。主要附图标记说明100 相变化存储器单元 102 反应区域或接触区200 图表300 单元部分302 电极303 层间介电层304 相变化材料层306 硬掩膜层
306A 氮化硅(SiN)层306B 氧化层306C 氮氧化硅(SiON)层 307 反应区域308 密封层400 排列配置402 相变化存储器单元404A 电极404B 电极406 层间介电层408A 第一导体408B 第二导体·500 硬掩膜500A 氮化硅(SiN)层500B 氧化层500C 氮氧化硅(SiON)层501A 开口501B 开口504 间隔层505 反应区域506 间隔物508 相变化材料层510 保护层512 盖层600 相变化存储器单元602 相变化存储器单元604 阶梯
具体实施例方式本发明接下来将会提供许多不同的实施例以实施本发明中不同的特征。各特定实施例中的组成及配置将会在以下作描述以简化本发明。这些为实施例并非用于限定本发明。例如，实施例中可包括第一元件与第二元件直接接触，或也可包含第一元件与第二元件之间还有其他额外元件使第一元件与第二元件无直接接触。各种元件可能以任意不同比例显示以使图示清晰简洁。此外，在本发明的各种不同的实施例中，相似的元件使用相同的元件符号以简化或是方便标示。在相对空间关系的描述上，例如“之下”、“下面”、“较低”、“上面”、“较高”、以及其他
类似用语，可用于此处以便描述附图中一元件或特征与另一元件或特征之间的关系。举例来说，若翻转附图中的装置，原先被描述在其他元件或特征“下面”或“之下”的元件或特征，其方向就会变成在其他元件或特征“上面”。因此，当描述“下面”时可涵盖的方向包含“上面”及“下面”两者。上述元件可另有其他导向方式(旋转90度或朝其他方向)，此时的空间相对关系也可依上述方式解读。图I是根据本发明的一或多个实施例，说明一相变化存储器单元100。相变化存储器单元100包括一反应区域、或一接触区域，通常是由元件符号102所标示。上述反应区域是关于一相变化存储器单元100的复位电流(reset current)。参见图2,图表200说明相变化存储器单元的反应区域(以纳米平方表示)与复位电流(以mA表示)之间的典型交互作用。从图表200可明显得知，相变化存储器单元的反应区域的尺寸增加，且相应的复位电流也增加；因此，减少复位上述单元所需电流量的一种方法乃减少其反应区域。其他减少上述反应区域的尺寸的压力来自于N65代的相变化存储器的临界尺寸(critical dimension,CD)为50nm,下一代(N45代)的相变化存储器的临界尺寸(critical dimension, CD)为30nmo此外，如前所述，锗键硫(germanium antimony tellurium，GST)薄膜在温度高于250°C时容易发生逸气，因此，由前案制备技术所导致的不良的阶梯覆盖性，将诱发在锗锑締(germanium antimony tellurium, GST)层中的空隙,且在沉积其他膜层,例如层间介电层以及LK的期间，当在上述工艺的后端采用较高温度时，逸气的情况将更恶化。图3A-图3D是说明一传统的相变化存储器单元，以及在图中通过一单元部分300所示的制备方法。图3A说明上述单元部分300，其包括一对电极302在通过化学机械抛光(chemical mechanical polish, CMP)工艺将上述单元部分的表面平坦化后，配置于一层间介电层(interlayer dielectric, ILD) 303上,上述电极可包括鹤。图3B显示将一相变化材料层304以及一硬掩膜(hard mask, HM) 306以传统的方式沉积之后的单兀部分300。在一实施例中，上述相变化材料层304包括一厚度约为200 A的锗铺締(germanium antimonytellurium, Este或GST)薄膜，而硬掩膜层306包括一厚度约为300 A的氮化硅(SiN)层306A、一厚度约为200 A的氧化层306B、以及一厚度约为400A的氮氧化硅(SiON)层306C。
图3C显示在蚀刻膜层304、306A、306B、306C以形成一反应区域307之后的单元部分300。最后，图3D显示在一密封层308沉积之后的单元部分300，其包括一厚度约为400 A的SiN层。图4A-图4B是根据本发明的特征所制造的相变化存储器单元402的一实施例，显示一排列配置400。图4A为相变化存储器单元402的排列配置400的俯视图。图4B为自沿着图4A中的X方向的垂直平面所得的截面图。图5A-图5F是根据本发明的实施例，共同说明一相变化存储器单元402的制造方法。如图4A及图4B中所示，一对电极404A、404B可由钨所构成，其配置于一层间介电层406中。如图4A所示，一第一导体408A配置于电极404A之下，而一第二导体408B配置电极404B之上以自上述相变化存储器单元402偏移。图5A显示在沉积硬掩膜500之后的相变化存储器单元402，其上述硬掩膜500包括一厚度介于100至500 A之间的SiN层500A。在一实施例中，上述厚度约为300 A。硬掩膜500也包括一厚度介于100至500 A之间的氧化层500B。在一实施例中，上述厚度约为200 A。硬掩膜500还包括一厚度介于100至500 A之间的SiON层500C。在一实施例中，上述厚度约为400A。通过一光刻工艺在硬掩膜500中形成开口 501A，之后进行一介电蚀刻工艺(dielectric etch process)。上述残留的硬掩膜500定义了相变化存储器单元402的外缘。开口 501A将部分的电极404A和404B、以及介于电极404A和404B之间的层间介电层106暴露出来。图5B显示在一间隔层504沉积于开口 501A以及残留的硬掩膜500上之后的相变化存储器单元402。在一实施例中，间隔层504包括SiN、Si02、以及SiON中的一种，且间隔层504的厚度范围介于约100 A - 500 A，其取决于相变化存储器单元402的临界尺寸(critical dimension, CD),并且间隔层504定义了相变化存储器单元402的一反应区域505。图5C显示在将间隔层504进行等向性蚀刻(isotropic etching)以沿着残留的硬掩膜500的侧壁制造间隔物506之后的相变化存储器单元402。间隔物506覆盖在图5A中所示的电极404A和404B暴露出来的部分。间隔物506用来减少上述反应区域的尺寸而不需提高光刻标准。接着，开口 50IA进一步被塑形以制造一较小的开口 501B。在本发明的实施例中，间隔物506的宽度相当近似于间隔层504的厚度，亦即厚度范围介于约100 A至500 人。图显示在将相变化材料层508沉积之后的相变化存储器单元402，在一实施例中，相变化材料层508包括一锗铺締(germanium antimony tellurium,Este或GST)薄膜。相变化材料层508形成于开口 501B、间隔物506、以及残留的硬掩膜500之上。上述锗锑碲(germanium antimony tellurium, Este 或 GST)薄膜的厚度可介于 100 A至500 A之间。在一实施例中，上述厚度约为200 A。一保护层510沉积于相变化材料层508的上方。上述保护层可包括厚度范围介于约200 A至500 A的SiN或Si02。图5E显示在进行化学机械抛光工艺之后的相变化存储器单元402，其中上述化学机械抛光工艺被控制停止于一硬掩膜层，亦即SiN层500A上。化学机械抛光工艺的深度取决于所残留的SiN的厚度，在一实施例中，上述厚度约为500 A。在化学机械抛光工艺之后，相变化存储器单元402具有一平坦化的表面型态。相变化存储器单元402的反应区域505被间隔物506所定义。相变化材料层508配置于反应区域505中。保护层510配置于相变化材料层508之上以及被间隔物506所定义的反应区505中。图5F显示在将盖层512沉积于平坦化相变化存储器单元402的上方，以便为相变 化存储器单元402建立一密封盖之后的相变化存储器单元402。盖层512可包括SiN。盖层512的厚度可介于约400 A至1000 A。可选择上述盖层的厚度以确保能充分的密封，然而仍允许一宽广的工艺宽裕度(process window)。根据图5A-图5F中所示方法所制备的相变化随机存取存储器(phase changerandom access memory, PCRAM)单元,例如相变化存储器单元402,可被制造成相对小的临界尺寸，而不需要先进的光刻工艺及/或工具以缩小相变化随机存取存储器单元的临界尺寸。此外，图5A-图5F中所示方法可避免阶梯覆盖性(step coverage)问题,尤其是在阶梯的基部，所导致在锗铺締(germanium antimony tellurium, GST)层中的空隙的诱发，以及在其他工艺期间可能发生的高温工艺中锗锑碲的逸气。图6显示根据图3A-图3D所示方法所制备的相变化存储器单元600，以及根据图5A-图5F所示方法所制备的相变化存储器单元602的比较结果。尤其是，如图6所示，在相变化存储器单元600中，反应区域的结构形成一阶梯形，这显示了由上述盖层欲提供良好的阶梯覆盖性所带来的挑战。此乃首要导因于在后续高温工艺期间所发生的锗锑碲的逸气。上述在阶梯604基部的不良的盖层覆盖性是特别的问题。相反的，在相变化存储器单元602中，反应区域形成一平坦的表面型态，以确保良好的盖层覆盖性。此外，由于在反应区域内之间隔物结构的增加，缩减了上述相变化存储器单元602的实际反应区域的尺寸。因此，本发明提供一种相变化存储器单元，包括一间隔物定义一反应区；一相变化材料层配置于上述反应区内；一保护层配置于上述相变化材料层之上以及配置于被上述间隔物所定义的上述反应区内；以及一盖层配置于上述保护层以及上述间隔物之上。本发明也提供一种相变化存储器装置的制备方法，其中上述相变化存储器装置包括一层间介电(interlayer dielectric, ILD)层,上述层间介电层具有电极配置于其相反两端，上述相变化存储器装置的制备方法包括利用一硬掩膜定义在上述层间介电层的一定面上的一第一区域；沿着上述硬掩膜的一内缘以及上述第一区域的一外缘制造一间隔物以定义一第二区域；沉积一相变化材料层于上述第二区域内；沉积一保护层于上述相变化材料层之上；隔离上述相变化材料；以及沉积一盖层于上述装置之上。本发明另提供一种相变化存储器装置的制备方法，其中上述相变化存储器装置包括一层间介电(interlayer dielectric, ILD)层,上述层间介电层具有电极配置于其相反两端，上述相变化存储器装置的制备方法包括利用一硬掩膜定义一第一矩形区域于上述层间介电层的一顶面上，上述定义包括沉积至少一膜层，包括上述硬掩膜，于上述层间介电层上；以及蚀刻上述硬掩膜以制造上述第一矩形区域，其中包括上述硬掩膜的上述至少一膜层包括上述第一矩形区域的一外边界；沿着上述硬掩膜的一内缘以及上述第一矩形区域的一外缘制造一间隔物以定义一第二矩形区域，上述制造包括；沉积一间隔层；以及蚀刻上述间隔层一制造上述间隔物；沉积一相变化材料层于上述第二矩形区域内；沉积一保护层于上述相变化材料层之上；进行一化学机械抛光工艺于上述装置的一顶面上，以隔离上述相变化材料层，上述方法还包括停止上述化学机械抛光工艺于上述硬掩膜的一指定层；以及沉积一盖层于上述装置之上。虽然本发明已以多个较佳实施例公开如上，然其并非用以限定本发明，任何所属技术领域技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。同样地，本发明说明书的描述与附图也仅仅作为说明之用而非用来限定本发明。应可了解，本发明的实施例可利用各种其他组合和环境，并且在不脱离本发明的精神和范围内，也可作任意的更动与润饰。·
权利要求
1.一种相变化存储器单元，包括 一间隔物，定义一反应区； 一相变化材料层，配置于该反应区内； 一保护层，配置于该相变化材料层之上以及配置于被该间隔物所定义的该反应区内；以及 一盖层，配置于该保护层以及该间隔物之上。
2.如权利要求I所述的相变化存储器单元，还包括一电极，配置于该反应区的一末端之下。
3.如权利要求I所述的相变化存储器单元，还包括一停止层，沿着该间隔物的一外缘配置。
4.如权利要求I所述的相变化存储器单元，其中该间隔物包括SiN、Si02、以及SiON中至少一种，且该间隔物的厚度范围介于约100 A - 500 A。
5.如权利要求I所述的相变化存储器单元，其中该保护层包括SiN、以及SiO2中的一种，且该保护层的厚度范围介于约200人- 500 A，以及该盖层包括Sm且该盖层的厚度范围介于约400 A- 1000 A。
6.一种相变化存储器装置的制备方法，其中该相变化存储器装置包括一层间介电层，该层间介电层具有电极配置于其相反两端，该相变化存储器装置的制备方法包括 利用一硬掩膜定义在该层间介电层的一顶面上的一第一区域； 沿着该硬掩膜的一内缘以及该第一区域的一外缘制造一间隔物以定义一第二区域； 沉积一相变化材料层于该第二区域内； 沉积一保护层于该相变化材料层之上； 隔离该相变化材料层；以及 沉积一盖层于该装置之上。
7.如权利要求6所述的相变化存储器装置的制备方法，其中该定义包括 沉积至少一膜层，包括该硬掩膜，于该层间介电层上；以及 蚀刻该硬掩膜以制造该第一区域，其中包括该硬掩膜的该至少一膜层包括该第一区域的一外边界。
8.如权利要求7所述的相变化存储器装置的制备方法，其中该沉积包括该硬掩膜的该至少一膜层的步骤包括沉积至少一 SiN层、一氧化层、以及一 SiON层中的一种于该层间介电层之上，使得该硬掩膜层的总厚度范围介于约500 A - 2000人。
9.如权利要求6所述的相变化存储器装置的制备方法，其中该隔离该相变化材料层的步骤包括进行一化学机械抛光工艺于该装置的一顶面上，该方法还包括停止该化学机械抛光工艺于该硬掩膜的一指定层。
10.一种相变化存储器装置的制备方法，其中该相变化存储器装置包括一层间介电层，该层间介电层具有电极配置于其相反两端，该相变化存储器装置的制备方法包括 利用一硬掩膜定义一第一矩形区域于该层间介电层的一顶面上，该定义包括 沉积至少一膜层，包括该硬掩膜，于该层间介电层上；以及 蚀刻该硬掩膜以制造该第一矩形区域，其中包括该硬掩膜的该至少一膜层包括该第一矩形区域的一外边界；沿着该硬掩膜的一内缘以及该第一矩形区域的一外缘制造一间隔物以定义一第二矩形区域，该制造包括； 沉积一间隔层；以及 蚀刻该间隔层一制造该间隔物； 沉积一相变化材料层于该第二矩形区域内； 沉积一保护层于该相变化材料层之上； 进行一化学机械抛光工艺于该装置的一顶面上，以隔离该相变化材料层，该方法还包 括停止该化学机械抛光工艺于该硬掩膜的一指定层；以及沉积一盖层于该装置之上。
全文摘要
本发明公开一种相变化存储器及其制备方法，特别是精细节距相变化随机存取存储器(phase change random access memory，PCRAM)设计以及其制备方法。在一实施例中，一相变化存储器(phase change memory，PCM)单元包括一间隔物，上述间隔物定义了一矩形的反应区以及一配置于上述反应区中的相变化材料层。上述相变化存储器单元还包括一保护层配置于锗锑碲(germanium antimony tellurium，GST)薄膜层之上，以及配置于上述被间隔物所定义的区域之内，且一盖层配置于上述保护层以及上述间隔物之上。本发明能够缩减相变化存储器单元的实际反应区域的尺寸。
文档编号H01L45/00GK102956821SQ20121012833
公开日2013年3月6日 申请日期2012年4月25日 优先权日2011年8月24日
发明者曹淳凯, 沈明辉, 刘世昌, 杜友伦, 蔡嘉雄 申请人:台湾积体电路制造股份有限公司