专利名称：电容器结构及其形成方法
技术领域：
本发明涉及一种电容器结构及形成电容器结构的方法。
背景技术：
许多种诸如金属-氧化物-半导体(MOS)电容器、PN结电容器、多晶硅-绝缘体-多晶娃(PIP)电容器、以及金属-绝缘体-金属(MIM)电容器的电容器用于半导体器件中。具体而言，MIM电容器提供具有广泛应用范围的降低的电极电阻。MIM电容器已经广泛用于诸如混合信号电路、模拟电路、射频(RF)电路、动态随机存取存储器(DRAM)、嵌入式DRAM、以及逻辑运算电路的功能电路中。在片上系统应用中，用于不同功能电路的不同电容器集成在同一芯片上以达到不同的目的。例如，在混合信号电路中，电容器用作去耦电容器和高频率噪音滤波器。对于DRAM和嵌入式DRAM电路，电容器用于存储器存储。然而对于RF电路，电容器用于为了耦合和/或旁路目的的振荡器和相位移网络中。对于微处理器，电容用于去耦。在同一芯片上结合这些电容器的传统方法是在不同的金属层来制造它们。对于在不同的金属层中形成的具有不同功能的电容器，电容器可以在不同的操作电压下工作。例如，当用作去耦电容器时，电容器必须能够支持高电压。因此，电容器绝缘体必须要厚。另一方面,在DRAM中，操作电压低，并且电容器必须要小以增加DRAM单元密度。因此，电容器绝缘体必须要薄。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种结构，包括:导体-绝缘体-导体电容 器，位于衬底上，所述导体-绝缘体-导体电容器包括:第一导体,位于所述衬底上；介电堆叠件，位于所述第一导体上方，所述介电堆叠件包括第一氮化物层、位于所述第一氮化物层上方的第一氧化物层、以及位于所述第一氧化物层上方的第二氮化物层，以及第二导体，位于所述介电堆叠件上方。在上述结构中，其中，所述介电堆叠件还包括位于所述第二氮化物层上方的第二氧化物层。在上述结构中，还包括位于所述第一导体和所述介电堆叠件之间的薄氧化物层。在上述结构中，其中，所述第一导体包括阻挡层，位于所述阻挡层上方的薄氧化物层。在上述结构中，其中，所述第一导体包括阻挡层，位于所述阻挡层上方的薄氧化物层，其中，所述第一导体包括铝铜(AlCu)，所述阻挡层包括氮化钛(TiN)，以及所述薄氧化物层包括氧化钛(TiO)。在上述结构中，其中，所述第一氮化物层和所述第二氮化物层各自都包括氮化硅(SiN)，以及所述第一氧化物层包括氧化硅(SiO)。根据本发明的另一方面，还提供了一种结构，包括:第一导体，位于衬底上；介电堆叠件，位于所述第一导体上，所述介电堆叠件包括交替的氮化物层和氧化物层，所述介电堆叠件包括至少一个氮化物层和至少一个氧化物层；以及第二导体，位于所述介电堆叠件上，所述交替的氮化物层和氧化物层沿着自所述第一导体至所述第二导体的方向交替设置。在上述结构中，其中，所述至少一个氮化物层包括两个氮化物层，并且其中，所述至少一个氧化物层包括两个氧化物层。在上述结构中，还包括设置在所述第一导体和所述介电堆叠件之间的薄氧化物层。在上述结构中，其中，所述至少一个氧化物层的第一氧化物层邻接所述第二导体。在上述结构中，其中，所述第一导体包括阻挡层，所述第一导体包括铝铜(AlCu)，所述阻挡层包括氮化钛(TiN)，薄氧化物层包括氧化钛(TiO)，所述薄氧化物层设置在所述阻挡层和所述介电堆叠件之间。在上述结构中，其中，所述至少一个氮化物层的每一层包括氮化硅(SiN)，并且其中，所述至少一个氧化物层的每一层包括氧化硅(SiO)。根据本发明的又一方面，还提供了一种方法，包括:在衬底上形成第一导体；在所述第一导体上方形成第一氮化物层；用第一氧化氮(N2O)处理来处理所述第一氮化物层以在所述第一氮化物层上形成第一氧化物层；在所述第一氧化物层上方形成第二氮化物层；以及在所述第二氮化物层上方形成第二导体。在上述方法中，其中，所述第一 N2O处理包括采用等离子体。
在上述方法中，还包括用第二氧化氮(N2O)处理来处理所述第二氮化物层以形成位于所述第二氮化物层上的第二氧化物层，所述第二导体形成在所述第二氧化物层上方。在上述方法中，还包括用第二氧化氮(N2O)处理来处理所述第一导体以形成位于所述第一导体上的薄氧化物层，所述第一氮化物层形成在所述薄氧化物层上方。在上述方法中，其中，所述第一导体包括阻挡层。在上述方法中，其中，所述第一氮化物层和所述第二氮化物层包括氮化硅(SiN)，并且所述第一氧化物层包括氧化硅(SiO)。在上述方法中，其中，所述第一导体包括铝铜(AlCu)以及位于所述铝铜上方的阻挡层，所述阻挡层包括氮化钛(TiN)，并且所述第一导体还包括在所述阻挡层上方形成薄氧化物层，所述薄氧化物层包括氧化钛(TiO)。在上述方法中，还包括在所述第二导体上方形成接触蚀刻终止层。
为了更充分地理解本实施例及其优点，现在将结合附图所进行的以下描述作为参考，其中:图1至图7是根据实施例形成金属-绝缘体-金属(MIM)电容器的方法；以及图8是比较公知的MM电容器样品和本文公开的MM电容器的实施例的击穿电压的图表。
具体实施方式
在下面详细地讨论本实施例的制造和使用。然而，应当理解，本发明提供了许多可以在各种具体环境中实现的可应用的发明概念。所讨论的具体实施例仅仅是制造及使用公开的主题的示例性具体方式，而不是用于限制不同实施例的范围。将参考具体环境描述实施例，即金属-绝缘体-金属(MIM)电容器。然而，其他实施例也可以应用于诸如多晶硅-绝缘体-多晶硅(PIP)电容器等的其他电容器。本文公开的应用概念包括，除了别的以外，高电压应用、电压去耦应用、射频(RF)应用、以及动态随机存取存储器(DRAM)应用。在图1中，在衬底10的上方形成电容器底部金属12。在实施例中，衬底10是诸如具有在半导体衬底上方形成各种介电层和/或金属化层的硅的半导体衬底。衬底10可以是诸如绝缘体上半导体(SOI)的其他结构、其他半导体衬底、有机衬底等，并且可以包括其他材料和/或结构。在实施例中，电容器底部金属12包括氮化钛(TiN)的底部阻挡层、位于底部阻挡层上方的铝铜(AlCu)层、以及位于AlCu层上方的TiN的顶部阻挡层。在其他实施例中，电容器底部金属12包括铝、铜、钛、钽、钨等或者其组合，具有或不具有在其上方形成的诸如氮化钽、氮化钨等或者其组合的阻挡层。可以通过可接受的诸如化学汽相沉积(CVD)、物理汽相沉积(PVD)等及其组合的沉积工艺形成电容器底部金属12。在实施例中，在电容器底部金属12形成之后用等离子体氧化氮(N2O)处理来处理电容器底部金属12。N2O处理可以在电容器底部金属12上形成薄介电层14。在实施例中，诸如当电容器底部金属12包括TiN阻挡层时，N2O处理形成了作为薄介电层14的氧化钛(TiO2) 0在其他实施例中，薄介电层14可以包括氧化钽(Ta2O5)等。薄介电层14可以具有介于约10埃(A )和约40 A之间的厚度。氧化氮处理可以增加电容器底部金属12的平滑度并且可以增加随后形成的层的粘合性。在图2中,在电容器底部金属12上方沉积第一介电层16。在实施例中,第一介电层16包括氮化硅。在其他实施例中，第一介电层16可以包括氧化硅等。可以采用可接受的诸如CVD、熔炉沉积等或者其组合的沉积工艺来沉积第一介电层16。在其中MM具有2.0fF的电容的实施例中，第一·介电层16在沉积之后可以具有例如介于约140A和约160A之间的厚度。本领域技术人员将容易理解，MIM结构的电容一定程度上取决于介电层的厚度。在图3中，用等离子体N2O处理来处理第一介电层16，形成第二介电层18。在实施例中，N2O处理形成作为第二介电层18的诸如氧化硅(SiO2)的氧化层。N2O处理与关于图1所描述的相似或者相同。在处理之后，第一介电层16可以具有例如介于约90A和约120A之间的厚度，并且第二介电层18可以具有例如介于约15A和约30A之间的厚度。第二介电层18的氧化硅通常具有高于氮化硅的带隙能量。在氮化硅的层之间插入的氧化硅的薄层，如将在下面进一步详细示出的，对于给定的电容值，其可以增加MIM的击穿电压而不显著影响厚度(归因于材料的介电常数的差异)。实施例考虑各种材料，在不同材料的层之间插入诸如具有薄层的，具有更高带隙能量的材料。在图4中，在第二介电层18上方沉积第三介电层20。在实施例中，第三介电层20包括氮化硅。在其他实施例中，第三介电层20可以包括氧化硅等。可以采用可接受的诸如CVD、熔炉沉积等或者其组合的沉积工艺来沉积第三介电层20。在沉积之后第三介电层20可以具有例如介于约140A和约160人之间的厚度，诸如当MIM电容器具有2.0fF的电容时。其他实施例考虑用于不同电容值的不同厚度。
在图5中，用等离子体N2O处理来处理第三介电层20，形成第四介电层22。在实施例中，N2O处理形成作为第四介电层22的诸如氧化硅(SiO2)的氧化层。N2O处理与关于图1所描述的相似或者相同。在处理之后，第三介电层20可以具有例如介于约90人和约120人之间的厚度，并且第四介电层22可以具有例如介于约15A和约30 A之间的厚度。在图6中，在第四介电层22上方形成电容器顶部金属24。在实施例中，电容器顶部金属24包括其上形成了 TiN阻挡层的AlCu层。在其他实施例中，电容器顶部金属24包括铝、铜、钛、钽、钨等或者其组合，具有或者不具有诸如氮化钽、氮化钨等或者其组合的阻挡层。可以通过可接受的诸如CVD、PVD、等或者其组合的沉积工艺来形成电容器顶部金属24。在图7中，使各个金属12和24以及介电层14、层16、层18、层20和层22图案化以形成MIM电容器。图案化可以通过可接受的光刻工艺来实施并且可以包括多蚀刻步骤。例如，采用光刻胶和蚀刻可以在电容器顶部金属24上方沉积硬掩模层并且图案化至硬掩模内。采用硬掩模的蚀刻可以图案化一个或多个各个层。由于各种材料的蚀刻选择性，例如，多蚀刻步骤和多硬掩模可以用于MIM电容器的图案化中。在图案化MIM电容器之后，沿着MM电容器的侧壁和顶面共形地形成介电层26，诸如如同氮化硅、或者氧化硅的具有例如每分钟约640人的低沉积速率的接触蚀刻终止层(CESL)。可以在MM电容器上方形成诸如介电层和金属化层的其他层。可以注意到，MM电容器的其他配置在实施例的考虑范围内，并且图7是MM电容器的实例。例如，MIM电容器可以具有不全是共延伸的层，并且任何层可以比上覆层自MIM的中心延伸得更远。例如，电容器底部金属12可以比介电层16、18、20和22延伸得更远，以及介电层16、18、20和22可以比电容器顶部金属24延伸得更远。此外，可以在杯形结果中形成MIM电容器，其中蚀刻衬底(诸如介电层)以形成凹槽，并且各个层在凹槽内共形地形成。然后可以例如通过化学机械抛光(CMP)去除层的多余的材料。实施例可以实现高于公知MM电容器的击穿电压。本发明的发明人发现通过处理如上所述的MIM电容器 的各个表面，电容器顶部和底部金属之间的针孔(pin hole)可以最小化，从而降低泄露路径。这可以增加MIM电容器的可靠性并且可以实现更高的击穿电压。图8是比较在给定电压下击穿的MM电容器样品的百分数的图表，在图8中，点30示出具有在给定的电压下经历击穿的公知结构的电容器的百分数，其中样品尺寸为形成在晶圆上的32电容器。点32、点34和点36示出根据实施例在给定的电压下经历击穿的电容器的百分数。点32具有形成在晶圆上的96电容器的样品尺寸，其中N2O处理持续15秒。点34具有形成在晶圆上的224电容器的样品尺寸，其中N2O处理持续5秒。点36具有形成在晶圆上的224电容器的样品尺寸，其中N2O处理持续25秒。在该实验中的电容器具有分别作为第一介电层16、第二介电层18、第三介电层20、和第四介电层22的氮化娃、氧化娃、氮化硅、氧化硅，具有如上所述的通过N2O等离子体处理形成第二介电层18和第四介电层22。每一个电容器是2.0毫微微法拉(fF)。如从图8所示，击穿电压可以从约16V增加到约25V，增加了大于50%。实施例是一种结构包括位于衬底上的第一导体、位于第一导体上方的第一氮化物层、位于第一氮化物层上方的第一氧化物层、位于第一氧化物层上方的第二氮化物层、以及位于第二氮化物层上方的第二导体。
另一实施例是一种结构包括位于衬底上的导体-绝缘体-导体电容器。导体-绝缘体-导体电容器包括位于衬底上的第一导体、位于第一导体上方的介电堆叠件、以及位于介电堆叠件上方的第二导体。介电堆叠件包括第一氮化物层、位于第一氮化物层上方的第一氧化物层、以及位于第一氧化物层上方的第二氮化物层。另一实施例是一种结构包括位于衬底上的第一导体、位于第一导体上的介电堆叠件、以及位于介电堆叠件上方的第二导体。介电堆叠件包括交替的氮化物层和氧化物层。介电堆叠件包括至少一个氮化物层和至少一个氧化物层、以及沿着自第一导体至第二导体的方向交替设置的交替的氮化物层和氧化物层。又一实施例是一种方法包括在衬底上形成第一导体；在第一导体上方形成第一氮化物层；用第一氧化氮(N2O)处理来处理第一氮化物层以形成位于第一氮化物层上的第一氧化物层；在第一氧化物层上方形成第二氮化物层；以及在第二氮化物层上方形成第二导体。尽管已经详细地描述了本实施例及其优势，但应该理解，可以在不背离所附权利要求限定的实施例的精神和范围的情况下，在其中进行各种改变、替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明将很容易理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的工艺、机 器、制造、材料组分、装置、方法或步骤。
权利要求
1.一种结构，包括: 导体-绝缘体-导体电容器，位于衬底上，所述导体-绝缘体-导体电容器包括: 第一导体，位于所述衬底上； 介电堆叠件，位于所述第一导体上方，所述介电堆叠件包括第一氮化物层、位于所述第一氮化物层上方的第一氧化物层、以及位于所述第一氧化物层上方的第二氮化物层，以及第二导体，位于所述介电堆叠件上方。
2.根据权利要求1所述的结构，其中，所述介电堆叠件还包括位于所述第二氮化物层上方的第二氧化物层。
3.根据权利要求1所述的结构，还包括位于所述第一导体和所述介电堆叠件之间的薄氧化物层。
4.根据权利要求1所述的结构，其中，所述第一导体包括阻挡层，位于所述阻挡层上方的薄氧化物层。
5.一种结构，包括: 第一导体，位于衬底上； 介电堆叠件，位于所述第一导体上，所述介电堆叠件包括交替的氮化物层和氧化物层，所述介电堆叠件包括至少一个氮化物层和至少一个氧化物层；以及 第二导体，位于所述介电堆叠件上，所述交替的氮化物层和氧化物层沿着自所述第一导体至所述第二导体的方向交替设置。·
6.根据权利要求5所述的结构，其中，所述至少一个氮化物层包括两个氮化物层，并且其中，所述至少一个氧化物层包括两个氧化物层。
7.根据权利要求5所述的结构，还包括设置在所述第一导体和所述介电堆叠件之间的薄氧化物层。
8.一种方法，包括: 在衬底上形成第一导体； 在所述第一导体上方形成第一氮化物层； 用第一氧化氮(N2O)处理来处理所述第一氮化物层以在所述第一氮化物层上形成第一氧化物层； 在所述第一氧化物层上方形成第二氮化物层；以及 在所述第二氮化物层上方形成第二导体。
9.根据权利要求8所述的方法，其中，所述第一N2O处理包括采用等离子体。
10.根据权利要求8所述的方法，还包括用第二氧化氮(N2O)处理来处理所述第二氮化物层以形成位于所述第二氮化物层上的第二氧化物层，所述第二导体形成在所述第二氧化物层上方。
全文摘要
公开的实施例包括一种电容器结构及形成电容器结构的方法。实施例是一种包括位于衬底上的导体-绝缘体-导体电容器的结构。该导体-绝缘体-导体电容器包括位于衬底上的第一导体、位于第一导体上的介电堆叠件、以及位于介电堆叠件上方的第二导体。介电堆叠件包括第一氮化物层，位于第一氮化物层上方的第一氧化物层，以及位于第一氧化物层上方的第二氮化物层。又一实施例是一种方法包括在衬底上形成第一导体；在第一导体上方形成第一氮化物层；用第一氧化氮(N2O)处理来处理第一氮化物层以形成位于第一氮化物层上的氧化物层；在氧化物层上方形成第二氮化物层；以及在第二氮化层上方形成第二导体。
文档编号H01L29/94GK103247698SQ20121019549
公开日2013年8月14日 申请日期2012年6月13日 优先权日2012年2月6日
发明者林泰群, 陈文昭, 戴志和, 毛明瑞, 蔡冠智 申请人:台湾积体电路制造股份有限公司