专利名称：一种基于平面应变SiGe HBT器件的BiCMOS集成器件及制备方法
技术领域：
本发明属于半导体集成电路技术领域，尤其涉及一种基于平面应变SiGeHBT器件的BiCMOS集成器件及制备方法。
背景技术：
半导体集成电路技术是高科技和信息产业的核心技术，已成为衡量一个国家科学技术水平、综合国力和国防力量的重要标志，而以集成电路为代表的微电子技术则是半导 体技术的关键。半导体产业是国家的基础性产业，其之所以发展得如此之快，除了技术本身对经济发展的巨大贡献之外，还与它广泛的应用性有关。英特尔(Intel)创始人之一戈登 摩尔(Gordon Moore)于1965年提出了 “摩尔定律”，该定理指出集成电路芯片上的晶体管数目，约每18个月增加I倍，性能也提升I倍。多年来，世界半导体产业始终遵循着这条定律不断地向前发展，尤其是Si基集成电路技术，发展至今，全世界数以万亿美元的设备和技术投入，已使Si基工艺形成了非常强大的产业能力。2004年2月23日英特尔首席执行官克莱格 贝瑞特在东京举行的全球信息峰会上表示，摩尔定律将在未来15到20年依然有效，然而推动摩尔定律继续前进的技术动力是不断缩小芯片的特征尺寸。目前，国外45nm技术已经进入规模生产阶段，32nm技术处在导入期，按照国际半导体技术发展路线图ITRS，下一个节点是22nm。不过，随着集成电路技术的继续发展，芯片的特征尺寸不断缩小，在Si芯片制造工业微型化进程中面临着材料物理属性，制造工艺技术，器件结构等方面极限的挑战。比如当特征尺寸小于IOOnm以下时由于隧穿漏电流和可靠性等问题,传统的栅介质材料SiO2无法满足低功耗的要求；纳米器件的短沟道效应和窄沟道效应越发明显，严重影响了器件性能；传统的光刻技术无法满足日益缩小的光刻精度。因此传统Si基工艺器件越来越难以满足设计的需要。为了满足半导体技术的进一步发展需要，大量的研究人员在新结构、新材料以及新工艺方面的进行了深入的研究，并在某些领域的应用取得了很大进展。这些新结构和新材料对器件性能有较大的提高，可以满足集成电路技术继续符合“摩尔定理”迅速发展的需要。因此，目前工业界在制造大规模集成电路尤其是数模混合集成电路时，仍然采用Si BiCMOS 或者 SiGe BiCMOS 技术(Si BiCMOS 为 Si 双极晶体管BJT+Si CMOS, SiGe BiCMOS为SiGe异质结双极晶体管HBT+Si CMOS)。
发明内容
本发明的目的在于利用在一个SOI衬底片上制备应变SiGe平面沟道PMOS器件、应变SiGe平面沟道NMOS器件和双多晶SiGe HBT器件，构成基于平面应变SiGe HBT器件的BiCMOS集成器件及电路，以实现器件与集成电路性能的最优化。
本发明的目的在于提供一种基于平面应变SiGe HBT器件的BiCMOS集成器件，所述BiCMOS集成器件采用双多晶SiGe HBT器件，应变SiGe平面沟道NMOS器件和应变SiGe平面沟道PMOS器件。进一步、NMOS器件导电沟道为应变SiGe材料，沿沟道方向为张应变。进一步、PMOS器件导电沟道为应变SiGe材料，沿沟道方向为压应变。
·
进一步、PMOS器件采用量子阱结构。进一步、SiGe HBT器件的发射极和基极采用多晶硅接触。进一步、SiGe HBT器件的基区为应变SiGe材料。本发明的另一目的在于提供一种基于平面应变SiGe HBT器件的BiCMOS集成器件的制备方法，包括如下步骤第一步、选取两片N型掺杂的Si片，其中两片掺杂浓度均为f5X1015cm_3，对两片Si片表面进行氧化，氧化层厚度为0.;将其中的一片作为上层的基体材料，并在该基体材料中注入氢，将另一片作为下层的基体材料；采用化学机械抛光(CMP)工艺对两个氧化层表面进行抛光；第二步、将两片Si片氧化层相对置于超高真空环境中在350 480°C的温度下实现键合；将键合后的Si片温度升高100 200°C，使上层基体材料在注入的氢处断裂，对上层基体材料多余的部分进行剥离，保留IOOlOOnm的Si材料，并在其断裂表面进行化学机械抛光(CMP)，形成SOI衬底；第三步、光刻双极器件有源区，在该区域干法刻蚀出深度为的深槽；利用化学汽相淀积(CVD)的方法，在600 750°C，在该区域上生长Si外延层，厚度为2 3iim，N型掺杂，掺杂浓度为1父1016 1父1017(^_3，作为集电区；第四步、利用化学汽相淀积(CVD)的方法，在600 800°C，在衬底表面淀积一层厚度为20(T300nm的SiO2层和一层厚度为10(T200nm的SiN层；光刻基区，利用干法刻蚀，刻蚀出深度为200nm的基区区域，在衬底表面生长三层材料第一层是SiGe层，Ge组分为15 25%，厚度为2(T60nm，P型掺杂，掺杂浓度为5X IO18 5X 1019cnT3，作为基区；第二层是未掺杂的本征Si层，厚度为l(T20nm ;第三层是未掺杂的本征Poly-Si层，厚度为200 300nm，作为基极和发射区；第五步、利用化学汽相淀积(CVD)的方法，在600 800°C，在衬底表面淀积一层厚度为20(T300nm的5102层和一层厚度为10(T200nm的SiN层；光刻器件间深槽隔离区域，在深槽隔离区域干法刻蚀出深度为5 u m的深槽，利用化学汽相淀积(CVD)方法，在600 800°C，在深槽内填充SiO2 ；第六步、用湿法刻蚀掉表面的SiO2和SiN层，再利用化学汽相淀积(CVD)的方法，在600 800°C，在衬底表面淀积一层厚度为20(T300nm的SiO2层和一层厚度为100 200鹽的SiN层；光刻集电区浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为18(T300nm的浅槽，利用化学汽相淀积(CVD)方法，在600 800°C，在浅槽内填充SiO2 ;第七步、用湿法刻蚀掉表面的SiO2和SiN层，再利用化学汽相淀积(CVD)的方法，在600 800°C，在衬底表面淀积一层厚度为20(T300nm的SiO2层和一层厚度为100 200鹽的SiN层；光刻基区浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为215 325nm的浅槽，利用化学汽相淀积(CVD)方法，在600 800°C，在浅槽内填充SiO2 ;
第八步、用湿法刻蚀掉表面的SiO2和SiN层，利用化学汽相淀积(CVD)的方法，在600 800°C，在衬底表面淀积一层厚度为30(T500nm的SiO2层；光刻基极区域，对该区域进行P型杂质注入，使基极接触区掺杂浓度为I X IO19 I X IO20Cm-3,形成基极接触区域；第九步、光刻发射区域，对该区域进行N型杂质注入，使掺杂浓度为I X IO17 5 X IO17CnT3,形成发射区；
第十步、光刻集电极区域，并利用化学机械抛光(CMP)的方法，去除集电极区域的本征Si层和本征Poly-Si层，对该区域进行N型杂质注入，使集电极接触区掺杂浓度为
IX IO19 lX102°cnT3，形成集电极接触区域；并对衬底在950 1100°C温度下，退火15 120s，进行杂质激活，形成SiGe HBT器件；第^^一步、光刻MOS有源区，利用干法刻蚀工艺，在MOS有源区刻蚀出深度为300 400nm的浅槽，利用化学汽相淀积(CVD)方法，在600 750°C，在该浅槽中连续生长三层材料第一层是厚度为280 380nm的N型Si缓冲层，该层掺杂浓度为I 5 X IO15CnT3 ；第二层是厚度为10 15nm的N型SiGe外延层，该层Ge组分为15 30 %，掺杂浓度为I 5 X IO16CnT3 ;第三层是厚度为3 5nm的本征弛豫Si层；第十二步、利用化学汽相淀积(CVD)方法，在600 800°C，在外延材料表面淀积一层厚度为300 500nm的SiO2层；光刻PMOS器件有源区，对PMOS器件有源区进行N型离子注入，使其掺杂浓度达到I 5X IO17CnT3 ;光刻NMOS器件有源区，利用离子注入工艺对NMOS器件区域进行P型离子注入，形成NMOS器件有源区P阱，P阱掺杂浓度为I 5X IO17CnT3 ；第十三步、利用湿法刻蚀，刻蚀掉表面的SiO2层，利用化学汽相淀积(CVD)方法，在600 800°C，在衬底表面淀积一层厚度为3 5nm的SiN层作为栅介质和一层厚度为300 500nm的本征Poly-Si层，光刻Poly-Si栅和栅介质，形成22 350nm长的伪栅；第十四步、利用离子注入，分别对NMOS器件有源区和PMOS器件有源区进行N型和P型离子注入，形成N型轻掺杂源漏结构(N-LDD)和P型轻掺杂源漏结构(P-LDD)，掺杂浓度均为 I 5 X IO18Cm 3 ；第十五步、利用化学汽相淀积(CVD)方法，在600 800°C，在衬底表面淀积一层厚度为5 15nm的SiO2层，利用干法刻蚀工艺，刻蚀掉表面的SiO2层，保留Poly-Si栅和栅介质侧面的SiO2，形成侧墙；第十六步、光刻出PMOS器件有源区，利用离子注入技术自对准形成PMOS器件的源漏区；反刻出NMOS器件有源区，利用离子注入技术自对准形成NMOS器件的源漏区；将衬底在950 1100°C温度下，退火15 120s，进行杂质激活；第十七步、用化学汽相淀积(CVD)方法，在600 800°C，在衬底表面淀积一层SiO2，厚度为30(T500nm，利用化学机械抛光(CMP)技术，将SiO2平坦化到栅极表面；第十八步、利用湿法刻蚀将伪栅极完全去除，留下氧化层上的栅堆叠的自对准压印，在衬底表面生长一层厚度为2 5nm的氧化镧La2O3 ;在衬底表面派射一层金属鹤(W),最后利用化学机械抛光(CMP)技术将栅极区域以外的金属钨(W)及氧化镧(La2O3)除去；第十九步、利用化学汽相淀积(CVD)方法，在600 800°C，表面生长一层SiO2层，并光刻引线孔；第二十步、金属化、光刻引线，形成漏极、源极和栅极以及发射极、基极、集电极金属引线，构成MOS导电沟道为22 350nm的基于平面应变SiGe HBT器件的BiCMOS集成器件。进一步、该制备方法中基于平面应变SiGe HBT器件的BiCMOS集成器件制造过程中所涉及的化学汽相淀积(CVD)工艺温度，最高温度小于等于800°C。进一步、基区厚度根据第四步SiGe的外延层厚度来决定，取20 60nm。本发明的另一目的在于提供一种基于平面应变SiGe HBT器件的BiCMOS集成电路的制备方法，包括如下步骤步骤1，SOI衬底材料制备的实现方法为(Ia)选取N型掺杂浓度为IX IO15CnT3的Si片，对其表面进行氧化，氧化层厚度为 I Pm，作为上层的基体材料，并在该基体材料中注入氢；(Ib)选取N型掺杂浓度为IX IO15CnT3的Si片，对其表面进行氧化，氧化层厚度为
1u m,作为下层的基体材料；(Ic)采用化学机械抛光(CMP)工艺，分别对下层和注入氢后的上层基体材料表面进行抛光处理；( Id)将抛光处理后的下层和上层基体材料表面氧化层相对紧贴，置于超高真空环境中在350°C温度下实现键合；(Ie)将键合后的基片温度升高200°C，使上层基体材料在注入的氢处断裂，对上层基体材料多余的部分进行剥离，保留IOOnm的Si材料，并在该断裂表面进行化学机械抛光(CMP)，形成SOI结构；步骤2，外延材料制备的实现方法为(2a)光刻双极器件有源区，在该区域干法刻蚀出深度为2 U m的深槽；(2b)利用化学汽相淀积(CVD)的方法，在600°C，在该深槽中上生长一层厚度为
2ii m的N型外延Si层，作为集电区，该层掺杂浓度为I X IO16CnT3 ；(2c)利用化学汽相淀积(CVD)的方法，在600°C，在衬底表面淀积一层厚度为200nm的SiO2层和一层厚度为IOOnm的SiN层；(2a)利用化学汽相淀积(CVD)的方法，在600°C，在上层Si材料上生长一层厚度为250nm的N型外延Si层，作为集电区，该层掺杂浓度为 I X IO16CnT3 ；(2d)光刻基区，利用干法刻蚀，刻蚀出深度为200nm的基区区域；(2e)利用化学汽相淀积(CVD)的方法，在600°C，在衬底上生长一层厚度为20nm的SiGe层，作为基区，该层Ge组分为15%，掺杂浓度为5 X IO18CnT3 ；(2f)利用化学汽相淀积(CVD)的方法，在600°C，在衬底上生长一层厚度IOnm的未掺杂的本征Si层；(2g)利用化学汽相淀积(CVD)的方法，在600°C，在衬底上生长一层厚度200nm的未掺杂的本征Poly-Si层；步骤3，器件深槽隔离制备的实现方法为(3a)利用化学汽相淀积(CVD)的方法，在600°C，在衬底表面淀积一层厚度为200nm 的 SiO2 层；(3b)利用化学汽相淀积(CVD)的方法，在600°C，在衬底表面淀积一层厚度为IOOnm 的 SiN 层；(3c)光刻器件间深槽隔离区域，在深槽隔离区域干法刻蚀出深度为5pm的深槽；
(3d)利用化学汽相淀积(CVD)方法，在600°C，在深槽内填充SiO2，形成器件深槽隔离；步骤4，集电极浅槽隔离制备的实现方法为(4a)用湿法刻蚀掉表面的SiO2和SiN层；(4b)利用化学汽相淀积(CVD)的方法，在600°C，在衬底表面淀积一层厚度为200nm 的 SiO2 层；(4c)利用化学汽相淀积(CVD)的方法，在600°C，在衬底表面淀积一层厚度为IOOnm 的 SiN 层；(4d)光刻集电极浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为ISOnm的浅 槽；(4e)利用化学汽相淀积(CVD)方法，在600°C，在浅槽内填充SiO2，形成集电极浅槽隔离；步骤5，基极浅槽隔离制备的实现方法为(5a)用湿法刻蚀掉表面的SiO2和SiN层；(5b)利用化学汽相淀积(CVD)的方法，在600°C，在衬底表面淀积一层厚度为200nm 的 SiO2 层；(5c)利用化学汽相淀积(CVD)的方法，在600°C，在衬底表面淀积一层厚度为IOOnm 的 SiN 层；(5d)光刻基极浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为215nm的浅槽；(5e)利用化学汽相淀积(CVD)方法，在600°C，在浅槽内填充SiO2，形成基极浅槽隔离；步骤6，SiGe HBT形成的实现方法为(6a)用湿法刻蚀掉表面的SiO2和SiN层；(6b)利用化学汽相淀积(CVD)的方法，在600°C，在衬底表面淀积一层厚度为300nm 的 SiO2 层；(6c)光刻基极区域，对该区域进行P型杂质注入，使接触区掺杂浓度为I X IO19CnT3,形成基极；(6d)光刻发射区，对该区域进行N型杂质注入，使掺杂浓度为I X IO17Cm-3,形成发射区；(6e)光刻集电极区域，并利用化学机械抛光(CMP)的方法，去除集电极区域的本征Si层和本征Poly-Si层，对该区域进行N型杂质注入，使集电极接触区掺杂浓度为
IX IO19CnT3,形成集电极；(6f)对衬底在950°C温度下，退火120s，进行杂质激活，形成SiGe HBT ；步骤7，MOS有源区制备的实现方法为(7a)光刻MOS有源区；(7b)利用干法刻蚀工艺，在MOS有源区刻蚀出深度为300nm的浅槽；(7c)利用化学汽相淀积(CVD)方法，在600°C，在浅槽中生长厚度为280nm的N型Si缓冲层，该层掺杂浓度为I X IO15CnT3 ；(7d)利用化学汽相淀积(CVD)方法，在600°C，在衬底表面生长厚度为IOnm的N型SiGe外延层，该层Ge组分为15%，掺杂浓度为I X IO16CnT3 ；(7e)利用化学汽相淀积(CVD)方法，在600°C，在衬底表面生长厚度为3nm的本征弛豫型Si帽层；步骤8，NMOS器件和PMOS器件形成的实现方法为(8a)利用化学汽相淀积(CVD)方法，在600°C，在衬底上生长一层300nm的SiO2 ；(8b)光刻PMOS器件有源区，对PMOS器件有源区进行N型离子注入，使其掺杂浓度达到 I X IO17CnT3 ；(Sc)光刻NMOS器件有源区，利用离子注入工艺对NMOS器件区域进行P型离子注入，形成NMOS器件有源区P阱，P阱掺杂浓度为I X IO17CnT3 ；·(8d)利用化学汽相淀积(CVD)方法，在600°C，在表面生长一层厚度为3nm的SiN层；(8e)利用化学汽相淀积(CVD)方法，在600°C，在SiN层上生长一层300nm的多晶硅；(8f)光刻Poly-Si栅和栅介质,形成22nm长的伪栅；(8g)光刻NMOS器件有源区，对NMOS器件有源区进行N型离子注入，形成N型轻掺杂源漏结构(N-LDD)，掺杂浓度为I X IO18CnT3 ；(8h)光刻PMOS器件有源区，对PMOS器件有源区进行P型离子注入，形成P型轻掺杂源漏结构(P-LDD)，掺杂浓度为I X IO18CnT3 ；(8i)在衬底表面，利用化学汽相淀积(CVD)方法，在600°C，生长一层SiO2，厚度为10nm，随后利用干法刻蚀工艺光刻掉多余的SiO2，保留栅极侧壁SiO2，形成侧墙；(Sj)光刻出PMOS器件有源区，利用离子注入技术自对准形成PMOS器件的源漏区；(Sk)光刻出NMOS器件有源区，利用离子注入技术自对准形成NMOS器件的源漏区；(81)将衬底在950°C温度下，退火120s，进行杂质激活；步骤9，MOS器件栅制备的实现方法为(9a)利用化学汽相淀积(CVD)方法，在600°C，在衬底表面淀积一层SiO2层，SiO2厚度为300nm厚度；(9b)利用化学机械抛光(CMP)方法，对表面进行平坦化至栅极水平；(9c)利用湿法刻蚀将伪栅极完全去除，留下氧化层上的栅堆叠的自对准压印；(9d)在衬底表面生长一层厚度为2nm的氧化镧(La2O3)；(9e)在衬底表面派射一层金属鹤(W);(9f)利用化学机械抛光(CMP)技术将栅极区域以外的金属钨(W)及氧化镧(La2O3)除去；步骤10，构成BiCMOS集成电路的实现方法为(IOa)利用化学汽相淀积(CVD)方法，在600°C，在表面生长一层SiO2层；(IOb)光刻引线孔；(IOc)金属化；(IOd)光刻引线，形成MOS器件的漏极、源极和栅极，以及双极晶体管发射极、基极和集电极金属引线，构成MOS导电沟道为22nm的基于平面应变SiGe HBT器件的BiCMOS集成器件及电路。本发明具有如下优点:I.本发明制备的基于平面应变SiGe HBT器件的BiCMOS器件结构中采用了轻掺杂源漏(LDD)结构，有效地抑制了热载流子对器件性能的影响；2.本发明制备的平面应变SiGe HBT器件的BiCMOS在PMOS器件结构中都采用了量子阱结构，能有效地把空穴限制在SiGe层内，减少 了界面散射，提高了器件的频率、电流驱动能力等电学性能；3.本发明制备的基于平面应变SiGe HBT器件的BiCMOS器件采用了高K栅介质，提高了 MOS器件的栅控能力，增强了器件的电学性能；4.本发明制备基于平面应变SiGe HBT器件的BiCMOS器件过程中涉及的最高温度为800°C，低于引起应变SiGe沟道应力弛豫的工艺温度，因此该制备方法能有效地保持应变SiGe沟道应力，提高集成电路的性能；5.本发明制备的基于平面应变SiGe HBT器件的BiCMOS中，在制备NMOS器件和PMOS器件栅电极时采用了金属栅镶嵌工艺(damascene process),该工艺中使用了金属鹤(W)作为金属电极，降低了栅电极的电阻，提高了器件设计的灵活性和可靠性；6.本发明制备的应变SiGe回型沟道Si基BiCMOS集成器件中采用了 SOI衬底，降低了 MOS器件与电路的功耗和开启电压，提高了器件与电路的可靠性。
图I是本发明提供的基于平面应变SiGe HBT器件的BiCMOS集成器件及电路制备方法的实现流程图。
具体实施例方式为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。本发明实施例提供了一种基于平面应变SiGe HBT器件的BiCMOS集成器件，所述BiCMOS集成器件采用双多晶SiGe HBT器件，应变SiGe平面沟道NMOS器件和应变SiGe平面沟道PMOS器件。作为本发明实施例的一优化方案，NMOS器件导电沟道为应变SiGe材料，沿沟道方向为张应变。作为本发明实施例的一优化方案，PMOS器件导电沟道为应变SiGe材料，沿沟道方向为压应变。作为本发明实施例的一优化方案，PMOS器件采用量子阱结构。作为本发明实施例的一优化方案，SiGe HBT器件的发射极和基极采用多晶硅接触。作为本发明实施例的一优化方案，SiGe HBT器件的基区为应变SiGe材料。以下参照附图1，对本发明制备22 350nm沟道长度的基于平面应变SiGeHBT器件的BiCMOS集成器件及电路的工艺流程作进一步详细描述。实施例I :制备沟道长度为22nm的基于平面应变SiGe HBT器件的BiCMOS集成器件及电路，具体步骤如下步骤1，SOI衬底材料制备。(Ia)选取N型掺杂浓度为lX1015cm_3的Si片，对其表面进行氧化，氧化层厚度为I Pm，作为上层的基体材料，并在该基体材料中注入氢；(Ib)选取N型掺杂浓度为IXlO15Cm-3的Si片，对其表面进行氧化，氧化层厚度为
1u m,作为下层的基体材料；(Ic)采用化学机械抛光(CMP)工艺，分别对下层和注入氢后的上层基体材料表面、进行抛光处理；(Id)将抛光处理后的下层和上层基体材料表面氧化层相对紧贴，置于超高真空环境中在350° C温度下实现键合；(Ie)将键合后的基片温度升高200°C，使上层基体材料在注入的氢处断裂，对上层基体材料多余的部分进行剥离，保留IOOnm的Si材料，并在该断裂表面进行化学机械抛光(CMP)，形成SOI结构。步骤2，外延材料制备。(2a)光刻双极器件有源区，在该区域干法刻蚀出深度为2 Pm的深槽；(2b)利用化学汽相淀积(CVD)的方法，在600°C，在该深槽中上生长一层厚度为
2ii m的N型外延Si层，作为集电区，该层掺杂浓度为I X IO16CnT3 ；(2c)利用化学汽相淀积(CVD)的方法，在600°C，在衬底表面淀积一层厚度为200nm的SiO2层和一层厚度为IOOnm的SiN层；(2d)光刻基区，利用干法刻蚀，刻蚀出深度为200nm的基区区域；(2e)利用化学汽相淀积(CVD)的方法，在600°C，在衬底上生长一层厚度为20nm的SiGe层，作为基区，该层Ge组分为15%，掺杂浓度为5 X IO18CnT3 ；(2f)利用化学汽相淀积(CVD)的方法，在600°C，在衬底上生长一层厚度IOnm的未掺杂的本征Si层；(2g)利用化学汽相淀积(CVD)的方法，在600°C，在衬底上生长一层厚度200nm的未掺杂的本征Poly-Si层。步骤3，器件深槽隔离制备。(3a)利用化学汽相淀积(CVD)的方法，在600°C，在衬底表面淀积一层厚度为200nm 的 SiO2 层；(3b)利用化学汽相淀积(CVD)的方法，在600°C，在衬底表面淀积一层厚度为IOOnm 的 SiN 层；(3c)光刻器件间深槽隔离区域，在深槽隔离区域干法刻蚀出深度为5pm的深槽；(3d)利用化学汽相淀积(CVD)方法，在600°C，在深槽内填充SiO2，形成器件深槽隔离。步骤4，集电极浅槽隔离制备。(4a)用湿法刻蚀掉表面的SiO2和SiN层；(4b)利用化学汽相淀积(CVD)的方法，在600°C，在衬底表面淀积一层厚度为200nm 的 SiO2 层；(4c)利用化学汽相淀积(CVD)的方法，在600°C，在衬底表面淀积一层厚度为IOOnm 的 SiN 层；(4d)光刻集电极浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为ISOnm的浅槽；(4e)利用化学汽相淀积(CVD)方法，在600°C，在浅槽内填充SiO2，形成集电极浅槽隔离。步骤5，基极浅槽隔离制备。(5a)用湿法刻蚀掉表面的SiO2和SiN层； (5b)利用化学汽相淀积(CVD)的方法，在600°C，在衬底表面淀积一层厚度为200nm 的 SiO2 层；(5c)利用化学汽相淀积(CVD)的方法，在600°C，在衬底表面淀积一层厚度为IOOnm 的 SiN 层；(5d)光刻基极浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为215nm的浅槽；(5e)利用化学汽相淀积(CVD)方法，在600°C，在浅槽内填充SiO2，形成基极浅槽隔离。步骤6，SiGe HBT 形成。(6a)用湿法刻蚀掉表面的SiO2和SiN层；(6b)利用化学汽相淀积(CVD)的方法，在600°C，在衬底表面淀积一层厚度为300nm 的 SiO2 层；(6c)光刻基极区域，对该区域进行P型杂质注入，使接触区掺杂浓度为I X IO19CnT3,形成基极；(6d)光刻发射区，对该区域进行N型杂质注入，使掺杂浓度为I X IO17Cm-3,形成发射区；(6e)光刻集电极区域，并利用化学机械抛光(CMP)的方法，去除集电极区域的本征Si层和本征Poly-Si层，对该区域进行N型杂质注入，使集电极接触区掺杂浓度为I X IO19CnT3,形成集电极；(6f)对衬底在950°C温度下，退火120s，进行杂质激活，形成SiGe HBT0步骤7，MOS有源区制备。(7a)光刻MOS有源区；(7b)利用干法刻蚀工艺，在MOS有源区刻蚀出深度为300nm的浅槽；(7c)利用化学汽相淀积(CVD)方法，在600°C，在浅槽中生长厚度为280nm的N型Si缓冲层，该层掺杂浓度为I X IO15CnT3 ；(7d)利用化学汽相淀积(CVD)方法，在600°C，在衬底表面生长厚度为IOnm的N型SiGe外延层，该层Ge组分为15%，掺杂浓度为I X IO16CnT3 ；(7e)利用化学汽相淀积(CVD)方法，在600°C，在衬底表面生长厚度为3nm的本征弛豫型Si帽层。步骤8，NMOS器件和PMOS器件形成。(8a)利用化学汽相淀积(CVD)方法，在600°C，在衬底上生长一层300nm的SiO2 ；
(8b)光刻PMOS器件有源区，对PMOS器件有源区进行N型离子注入，使其掺杂浓度达到 I X IO17CnT3 ；(Sc)光刻NMOS器件有源区，利用离子注入工艺对NMOS器件区域进行P型离子注入，形成NMOS器件有源区P阱，P阱掺杂浓度为I X IO17CnT3 ；(8d)利用化学汽相淀积(CVD)方法，在600°C，在表面生长一层厚度为3nm的SiN层；(8e)利用化学汽相淀积(CVD)方法，在600°C，在SiN层上生长一层300nm的多晶硅；(8f)光刻Poly-Si栅和栅介质,形成22nm长的伪栅；(8g)光刻NMOS器件有源区，对NMOS器件有源区进行N型离子注入，形成N型轻掺杂源漏结构(N-LDD)，掺杂浓度为I X IO18CnT3 ；·(8h)光刻PMOS器件有源区，对PMOS器件有源区进行P型离子注入，形成P型轻掺杂源漏结构(P-LDD)，掺杂浓度为I X IO18CnT3 ；(8i)在衬底表面，利用化学汽相淀积(CVD)方法，在600°C，生长一层SiO2，厚度为10nm，随后利用干法刻蚀工艺光刻掉多余的SiO2，保留栅极侧壁SiO2，形成侧墙；(8j)光刻出PMOS器件有源区，利用离子注入技术自对准形成PMOS器件的源漏区；(8k)光刻出NMOS器件有源区，利用离子注入技术自对准形成NMOS器件的源漏区；(81)将衬底在950°C温度下，退火120s，进行杂质激活。步骤9，MOS器件栅制备。(9a)利用化学汽相淀积(CVD)方法，在600°C，在衬底表面淀积一层SiO2层，SiO2厚度为300nm厚度；(9b)利用化学机械抛光(CMP)方法，对表面进行平坦化至栅极水平；(9c)利用湿法刻蚀将伪栅极完全去除，留下氧化层上的栅堆叠的自对准压印；(9d)在衬底表面生长一层厚度为2nm的氧化镧(La2O3)；(9e)在衬底表面派射一层金属鹤(W);(9f)利用化学机械抛光(CMP)技术将栅极区域以外的金属钨(W)及氧化镧(La2O3)除去。步骤10，构成BiCMOS集成电路。(I Oa)利用化学汽相淀积(CVD)方法，在600°C，在表面生长一层SiO2层；(IOb)光刻引线孔；(IOc)金属化；(IOd)光刻引线，形成MOS器件的漏极、源极和栅极，以及双极晶体管发射极、基极和集电极金属引线，构成MOS导电沟道为22nm的基于平面应变SiGe HBT器件的BiCMOS集成器件及电路。实施例2 :制备沟道长度为130nm的基于平面应变SiGe HBT器件的BiCMOS集成器件及电路，具体步骤如下步骤1，SOI衬底材料制备。
(Ia)选取N型掺杂浓度为3X IO15CnT3的Si片，对其表面进行氧化，氧化层厚度为0. 7 ym，作为上层的基体材料，并在该基体材料中注入氢；(Ib)选取N型掺杂浓度为3X IO15cnT3的Si片，对其表面进行氧化，氧化层厚度为0. 7 u m,作为下层的基体材料；(Ic)采用化学机械抛光(CMP)工艺，分别对下层和注入氢后的上层基体材料表面进行抛光处理；(Id)将抛光处理后的下层和上层基体材料表面氧化层相对紧贴，置于超高真空环境中在420°C温度下实现键合；(Ie)将键合后的基片温度升高150°C，使上层基体材料在注入的氢处断裂，对上层基体材料多余的部分进行剥离，保留150nm的Si材料，并在该断裂表面进行化学机械抛光(CMP)，形成SOI结构。 步骤2,外延材料制备。(2a)光刻双极器件有源区，在该区域干法刻蚀出深度为2. 5 y m的深槽；(2b)利用化学汽相淀积(CVD)的方法，在700°C，在该深槽中上生长一层厚度为2. 5 ii m的N型外延Si层，作为集电区，该层掺杂浓度为5 X IO16CnT3 ；(2c)利用化学汽相淀积(CVD)的方法，在600°C，在衬底表面淀积一层厚度为240nm的SiO2层和一层厚度为150nm的SiN层；(2d)光刻基区，利用干法刻蚀，刻蚀出深度为200nm的基区区域；(2e)利用化学汽相淀积(CVD)的方法，在700°C，在衬底上生长一层厚度为40nm的SiGe层，作为基区，该层Ge组分为20%，掺杂浓度为IX 1019cm_3 ;(2f)利用化学汽相淀积(CVD)的方法，在700°C，在衬底上生长一层厚度15nm的未掺杂的本征Si层；(2g)利用化学汽相淀积(CVD)的方法，在700°C，在衬底上生长一层厚度240nm的未掺杂的本征Poly-Si层。步骤3，器件深槽隔离制备。(3a)利用化学汽相淀积(CVD)的方法，在700°C，在衬底表面淀积一层厚度为240nm 的 SiO2 层；(3b)利用化学汽相淀积(CVD)的方法，在700°C，在衬底表面淀积一层厚度为150nm 的 SiN 层；(3c)光刻器件间深槽隔离区域，在深槽隔离区域干法刻蚀出深度为5pm的深槽；(3d)利用化学汽相淀积(CVD)方法，在700°C，在浅槽内填充SiO2，形成器件深槽隔离。步骤4，集电极浅槽隔离制备。(4a)用湿法刻蚀掉表面的SiO2和SiN层；(4b)利用化学汽相淀积(CVD)的方法，在700°C，在衬底表面淀积一层厚度为240nm 的 SiO2 层；(4c)利用化学汽相淀积(CVD)的方法，在700°C，在衬底表面淀积一层厚度为150nm 的 SiN 层；(4d)光刻集电极浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为240nm的浅槽；(4e)利用化学汽相淀积(CVD)方法，在700°C，在浅槽内填充SiO2，形成集电极浅槽隔离。步骤5，基极浅槽隔离制备。(5a)用湿法刻蚀掉表面的SiO2和SiN层；(5b)利用化学汽相淀积(CVD)的方法，在700°C，在衬底表面淀积一层厚度为240nm 的 SiO2 层；(5c)利用化学汽相淀积(CVD)的方法，在700°C，在衬底表面淀积一层厚度为150nm 的 SiN 层；、
(5d)光刻基极浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为260nm的浅槽；(5e)利用化学汽相淀积(CVD)方法，在700°C，在浅槽内填充SiO2，形成基极浅槽隔离。步骤6，SiGe HBT 形成。(6a)用湿法刻蚀掉表面的SiO2和SiN层；(6b)利用化学汽相淀积(CVD)的方法，在700°C，在衬底表面淀积一层厚度为400nm 的 SiO2 层；(6c)光刻基极区域，对该区域进行P型杂质注入，使接触区掺杂浓度为5 X IO19CnT3,形成基极；(6d)光刻发射区，对该区域进行N型杂质注入，使掺杂浓度为3 X 1017cm_3，形成发射区；(6e)光刻集电极区域，并利用化学机械抛光(CMP)的方法，去除集电极区域的本征Si层和本征Poly-Si层，对该区域进行N型杂质注入，使集电极接触区掺杂浓度为5 X IO19CnT3,形成集电极；(6f)对衬底在1000°C温度下，退火60s，进行杂质激活，形成SiGe HBT0步骤7，MOS有源区制备。(7a)光刻MOS有源区；(7b)利用干法刻蚀工艺，在MOS有源区刻蚀出深度为350nm的浅槽；(7c)利用化学汽相淀积(CVD)方法，在700°C，在浅槽中生长厚度为330nm的N型Si缓冲层，该层掺杂浓度为3X IO15CnT3 ；(7d)利用化学汽相淀积(CVD)方法，在600°C，在衬底表面生长厚度为12nm的N型SiGe外延层，该层Ge组分为20%，掺杂浓度为3 X IO16CnT3 ；(7e)利用化学汽相淀积(CVD)方法，在700°C，在衬底表面生长厚度为4nm的本征弛豫型Si帽层。步骤8，NMOS器件和PMOS器件形成。(8a)利用化学汽相淀积(CVD)方法，在700°C，在衬底上生长一层400nm的SiO2 ；(8b)光刻PMOS器件有源区，对PMOS器件有源区进行N型离子注入，使其掺杂浓度达到 3 X IO17cnT3;(Sc)光刻NMOS器件有源区，利用离子注入工艺对NMOS器件区域进行P型离子注入，形成NMOS器件有源区P阱，P阱掺杂浓度为3 X IO17CnT3 ；
(8d)利用化学汽相淀积(CVD)方法，在700°C，在表面生长一层厚度为4nm的SiN层；(8e)利用化学汽相淀积(CVD)方法，在700°C，在SiN层上生长一层400nm的多晶硅；(8f)光刻Poly-Si栅和栅介质,形成130nm长的伪栅；(8g)光刻NMOS器件有源区，对NMOS器件有源区进行N型离子注入，形成N型轻掺杂源漏结构(N-LDD)，掺杂浓度为3X IO18CnT3 ；(8h)光刻PMOS器件有源区，对PMOS器件有源区进行P 型离子注入，形成P型轻掺杂源漏结构(P-LDD)，掺杂浓度为3X IO18CnT3 ；(8i)在衬底表面，利用化学汽相淀积(CVD)方法，在700°C，生长一层SiO2，厚度为15nm，随后利用干法刻蚀工艺光刻掉多余的SiO2，保留栅极侧壁SiO2，形成侧墙；(Sj)光刻出PMOS器件有源区，利用离子注入技术自对准形成PMOS器件的源漏区；(Sk)光刻出NMOS器件有源区，利用离子注入技术自对准形成NMOS器件的源漏区；(81)将衬底在1000°C温度下，退火60s，进行杂质激活。步骤9，MOS器件栅制备。(9a)利用化学汽相淀积(CVD)方法，在700°C，在衬底表面淀积一层SiO2层，SiO2厚度为400nm厚度；(9b)利用化学机械抛光(CMP)方法，对表面进行平坦化至栅极水平；(9c)利用湿法刻蚀将伪栅极完全去除，留下氧化层上的栅堆叠的自对准压印；(9d)在衬底表面生长一层厚度为4nm的氧化镧(La2O3)；(9e)在衬底表面派射一层金属鹤(W);(9f)利用化学机械抛光(CMP)技术将栅极区域以外的金属钨(W)及氧化镧(La2O3)除去。步骤10，构成BiCMOS集成电路。(IOa)利用化学汽相淀积(CVD)方法，在700°C，在表面生长一层SiO2层；(IOb)光刻引线孔；(IOc)金属化；(IOd)光刻引线，形成MOS器件的漏极、源极和栅极，以及双极晶体管发射极、基极和集电极金属引线，构成MOS导电沟道为130nm的基于平面应变SiGe HBT器件的BiCMOS集成器件及电路。实施例3:制备沟道长度为350nm的基于平面应变SiGe HBT器件的BiCMOS集成器件及电路，具体步骤如下步骤1，SOI衬底材料制备。(Ia)选取N型掺杂浓度为5 X IO15CnT3的Si片，对其表面进行氧化，氧化层厚度为0. 5um,作为上层的基体材料，并在该基体材料中注入氢；(Ib)选取N型掺杂浓度为5X IO15CnT3的Si片，对其表面进行氧化，氧化层厚度为0. 5 u m,作为下层的基体材料；
(Ic)采用化学机械抛光(CMP)工艺，分别对下层和注入氢后的上层有源层基体材料表面进行抛光处理；( Id)将抛光处理后的下层和上层基体材料表面氧化层相对紧贴，置于超高真空环境中在480°C温度下实现键合；(Ie)将键合后的基片温度升高100°C，使上层基体材料在注入的氢处断裂，对上层基体材料多余的部分进行剥离，保留200nm的Si材料，并在该断裂表面进行化学机械抛光(CMP)，形成SOI结构。步骤2，外延材料制备。(2a)光刻双极器件有源区，在该区域干法刻蚀出深度为3 Pm的深槽；
(2b)利用化学汽相淀积(CVD)的方法，在750°C，在该深槽中上生长一层厚度为
3ii m的N型外延Si层，作为集电区，该层掺杂浓度为I X IO17CnT3 ；(2c)利用化学汽相淀积(CVD)的方法，在750°C，在衬底表面淀积一层厚度为300nm的SiO2层和一层厚度为200nm的SiN层；(2d)光刻基区，利用干法刻蚀，刻蚀出深度为200nm的基区区域；(2e)利用化学汽相淀积(CVD)的方法，在750°C，在衬底上生长一层厚度为60nm的SiGe层，作为基区，该层Ge组分为25%，掺杂浓度为5 X1019cm_3 ；(2f)利用化学汽相淀积(CVD)的方法，在750°C，在衬底上生长一层厚度20nm的未掺杂的本征Si层；(2g)利用化学汽相淀积(CVD)的方法，在750°C，在衬底上生长一层厚度300nm的未掺杂的本征Poly-Si层。步骤3，器件深槽隔离制备。(3a)利用化学汽相淀积(CVD)的方法，在800°C，在衬底表面淀积一层厚度为300nm 的 SiO2 层；(3b)利用化学汽相淀积(CVD)的方法，在800°C，在衬底表面淀积一层厚度为200nm 的 SiN 层；(3c)光刻器件间深槽隔离区域，在深槽隔离区域干法刻蚀出深度为5pm的深槽；(3d)利用化学汽相淀积(CVD)方法，在800°C，在浅槽内填充SiO2，形成器件深槽隔离。步骤4，集电极浅槽隔离制备。(4a)用湿法刻蚀掉表面的SiO2和SiN层；(4b)利用化学汽相淀积(CVD)的方法，在800°C，在衬底表面淀积一层厚度为300nm 的 SiO2 层；(4c)利用化学汽相淀积(CVD)的方法，在800°C，在衬底表面淀积一层厚度为200nm 的 SiN 层；(4d)光刻集电极浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为300nm的浅槽；(4e)利用化学汽相淀积(CVD)方法，在800°C，在浅槽内填充SiO2，形成集电极浅槽隔离。步骤5，基极浅槽隔离制备。
(5a)用湿法刻蚀掉表面的SiO2和SiN层；(5b)利用化学汽相淀积(CVD)的方法，在800°C，在衬底表面淀积一层厚度为300nm 的 SiO2 层；(5c)利用化学汽相淀积(CVD)的方法，在800°C，在衬底表面淀积一层厚度为200nm 的 SiN 层；(5d)光刻基极浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为325nm的浅槽；(5e)利用化学汽相淀积(CVD)方法，在800°C，在浅槽内填充SiO2，形成基极浅槽隔离。步骤6，SiGe HBT 形成。、
(6a)用湿法刻蚀掉表面的SiO2和SiN层；(6b)利用化学汽相淀积(CVD)的方法，在800°C，在衬底表面淀积一层厚度为500nm 的 SiO2 层；(6c)光刻基极区域，对该区域进行P型杂质注入，使接触区掺杂浓度为I X 102°cnT3,形成基极；(6d);光刻发射区，对该区域进行N型杂质注入，使掺杂浓度为5 X 1017cm_3，形成发射区；(6e)光刻集电极区域，并利用化学机械抛光(CMP)的方法，去除集电极区域的本征Si层和本征Poly-Si层，对该区域进行N型杂质注入，使集电极接触区掺杂浓度为
IX 102°cnT3,形成集电极；(6f)对衬底在1100°C温度下，退火15s，进行杂质激活，形成SiGe HBT0步骤7，MOS有源区制备。(7a)光刻MOS有源区；(7b)利用干法刻蚀工艺，在MOS有源区刻蚀出深度为400nm的浅槽；(7c)利用化学汽相淀积(CVD)方法，在750°C，在浅槽中生长厚度为380nm的N型Si缓冲层，该层掺杂浓度为5X IO15CnT3 ；(7d)利用化学汽相淀积(CVD)方法，在750°C，在衬底表面生长厚度为15nm的N型SiGe外延层，该层Ge组分为30%，掺杂浓度为5 X IO16CnT3 ；(7e)利用化学汽相淀积(CVD)方法，在750°C，在衬底表面生长厚度为5nm的本征弛豫型Si帽层。步骤8，NMOS器件和PMOS器件形成。(8a)利用化学汽相淀积(CVD)方法，在800°C，在衬底上生长一层500nm的SiO2 ；(8b)光刻PMOS器件有源区，对PMOS器件有源区进行N型离子注入，使其掺杂浓度达到 5 X IO17cnT3;(Sc)光刻NMOS器件有源区，利用离子注入工艺对NMOS器件区域进行P型离子注入，形成NMOS器件有源区P阱，P阱掺杂浓度为5 X IO17CnT3 ；(8d)利用化学汽相淀积(CVD)方法，在800°C，在表面生长一层厚度为5nm的SiN层；(8e)利用化学汽相淀积(CVD)方法，在800°C，在SiN层上生长一层500nm的多晶硅；
(8f)光刻Poly-Si栅和栅介质,形成350nm长的伪栅；(8g)光刻NMOS器件有源区，对NMOS器件有源区进行N型离子注入，形成N型轻掺杂源漏结构(N-LDD)，掺杂浓度为5X IO18CnT3 ；(8h)光刻PMOS器件有源区，对PMOS器件有源区进行P型离子注入，形成P型轻掺杂源漏结构(P-LDD)，掺杂浓度为5X IO18CnT3 ；(8i)在衬底表面，利用化学汽相淀积(CVD)方法，在800°C，生长一层SiO2，厚度为5nm，随后利用干法刻蚀工艺光刻掉多余的SiO2，保留栅极侧壁SiO2，形成侧墙；(8j)光刻出PMOS器件有源区，利用离子注入技术自对准形成PMOS器件的源漏区；(Sk)光刻出NMOS器件有源区，利用离子注入技术自对准形成NMOS器件的源漏·区；(81)将衬底在1100°C温度下，退火15s，进行杂质激活。步骤9，MOS器件栅制备。(9a)利用化学汽相淀积(CVD)方法，在800°C，在衬底表面淀积一层SiO2层，SiO2厚度为500nm厚度；(9b)利用化学机械抛光(CMP)方法，对表面进行平坦化至栅极水平；(9c)利用湿法刻蚀将伪栅极完全去除，留下氧化层上的栅堆叠的自对准压印；(9d)在衬底表面生长一层厚度为5nm的氧化镧(La2O3)；(9e)在衬底表面派射一层金属鹤(W);(9f)利用化学机械抛光(CMP)技术将栅极区域以外的金属钨(W)及氧化镧(La2O3)除去。步骤10，构成BiCMOS集成电路。(IOa)利用化学汽相淀积(CVD)方法，在800°C，在表面生长一层SiO2层；(IOb)光刻引线孔；(IOc)金属化；(IOd)光刻引线，形成MOS器件的漏极、源极和栅极，以及双极晶体管发射极、基极和集电极金属引线，构成MOS导电沟道为350nm的基于平面应变SiGe HBT器件的BiCMOS集成器件及电路。本发明实施例提供的基于平面应变SiGe HBT器件的BiCMOS集成器件及制备方法具有如下优点I.本发明制备的基于平面应变SiGe HBT器件的BiCMOS器件结构中采用了轻掺杂源漏(LDD)结构，有效地抑制了热载流子对器件性能的影响；2.本发明制备的基于平面应变SiGe HBT器件的BiCMOS器件在PMOS器件结构中都采用了量子阱结构，能有效地把空穴限制在SiGe层内，减少了界面散射，提高了器件的频率、电流驱动能力等电学性能；3.本发明制备的基于平面应变SiGe HBT器件的BiCMOS器件采用了高K栅介质，提高了 MOS器件的栅控能力，增强了器件的电学性能；4.本发明制备基于平面应变SiGe HBT器件的BiCMOS器件过程中涉及的最高温度为800°C，低于引起应变SiGe沟道应力弛豫的工艺温度，因此该制备方法能有效地保持应变SiGe沟道应力，提高集成电路的性能；5.本发明制备的基于平面应变SiGe HBT器件的BiCMOS中，在制备NMOS器件和PMOS器件栅电极时采用了金属栅镶嵌工艺(damascene process),该工艺中使用了金属鹤(W)作为金属电极，降低了栅电极的电阻，提高了器件设计的灵活性和可靠性；6.本发明制备的应变SiGe回型沟道Si基B iCMOS集成器件中采用了 SOI衬底，降低了 MOS器件与电路的功耗和开启电压，提高了器件与电路的可靠性。以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种基于平面应变SiGe HBT器件的BiCMOS集成器件，其特征在于，所述BiCMOS集成器件采用双多晶SiGe HBT器件，应变SiGe平面沟道NMOS器件和应变SiGe平面沟道PMOS器件。
2.根据权利要求I所述的基于平面应变SiGeHBT器件的BiCMOS集成器件，其特征在于，NMOS器件导电沟道为应变SiGe材料，沿沟道方向为张应变。
3.根据权利要求I所述的基于平面应变SiGeHBT器件的BiCMOS集成器件，其特征在于，PMOS器件导电沟道为应变SiGe材料，沿沟道方向为压应变。
4.根据权利要求I所述的基于平面应变SiGeHBT器件的BiCMOS集成器件，其特征在干，PMOS器件采用量子阱结构。、
5.根据权利要求I所述的基于平面应变SiGeHBT器件的BiCMOS集成器件，其特征在于，所述SiGe HBT器件的发射极和基极采用多晶硅接触。
6.根据权利要求I所述的基于平面应变SiGeHBT器件的BiCMOS集成器件，其特征在于，SiGe HBT器件的基区为应变SiGe材料。
7.一种基于平面应变SiGe HBT器件的BiCMOS集成器件的制备方法，其特征在于，包括如下步骤 第一歩、选取两片N型掺杂的Si片，其中两片掺杂浓度均为Γ5 X 1015cnT3，对两片Si片表面进行氧化，氧化层厚度为O. 5^1 μ m ;将其中的一片作为上层的基体材料，并在该基体材料中注入氢，将另一片作为下层的基体材料；采用化学机械抛光(CMP)エ艺对两个氧化层表面进行抛光； 第二歩、将两片Si片氧化层相对置于超高真空环境中在350 480°C的温度下实现键合；将键合后的Si片温度升高100 200°C，使上层基体材料在注入的氢处断裂，对上层基体材料多余的部分进行剥离，保留10(T200nm的Si材料，并在其断裂表面进行化学机械抛光(CMP)，形成SOI衬底； 第三步、光刻双极器件有源区，在该区域干法刻蚀出深度为2 3μπι的深槽；利用化学汽相淀积(CVD)的方法，在600 750°C，在该区域上生长Si外延层，厚度为2 3μ m，N型掺杂，掺杂浓度为IX IO16 IX IO17cnT3，作为集电区； 第四步、利用化学汽相淀积(CVD)的方法，在600 800°C，在衬底表面淀积ー层厚度为20(T300nm的SiO2层和ー层厚度为10(T200nm的SiN层；光刻基区，利用干法刻蚀，刻蚀出深度为200nm的基区区域，在衬底表面生长三层材料第一层是SiGe层，Ge组分为15 25%，厚度为2(T60nm，P型掺杂，掺杂浓度为5 X IO18 5 X 1019cnT3，作为基区；第ニ层是未掺杂的本征Si层，厚度为l(T20nm ;第三层是未掺杂的本征Poly-Si层，厚度为200 300nm，作为基极和发射区； 第五歩、利用化学汽相淀积(CVD)的方法，在600 800°C，在衬底表面淀积ー层厚度为20(T300nm的SiO2层和ー层厚度为10(T200nm的SiN层；光刻器件间深槽隔离区域，在深槽隔离区域干法刻蚀出深度为5 μ m的深槽，利用化学汽相淀积(CVD)方法，在600 800°C，在深槽内填充SiO2 ； 第六步、用湿法刻蚀掉表面的SiO2和SiN层，再利用化学汽相淀积(CVD)的方法，在600 800°C，在衬底表面淀积ー层厚度为20(T300nm的SiO2层和ー层厚度为10(T200nm的SiN层；光刻集电区浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为18(T300nm的浅槽，利用化学汽相淀积(CVD)方法，在600 800°C，在浅槽内填充SiO2 ; 第七步、用湿法刻蚀掉表面的SiO2和SiN层，再利用化学汽相淀积(CVD)的方法，在.600 800°C，在衬底表面淀积ー层厚度为20(T300nm的SiO2层和ー层厚度为10(T200nm的SiN层；光刻基区浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为215 325nm的浅槽，利用化学汽相淀积(CVD)方法，在600 800°C，在浅槽内填充SiO2 ; 第八步、用湿法刻蚀掉表面的SiO2和SiN层，利用化学汽相淀积(CVD)的方法，在600 .8000C，在衬底表面淀积ー层厚度为30(T500nm的SiO2层；光刻基极区域，对该区域进行P型杂质注入，使基极接触区掺杂浓度为I X IO19 I X IO20Cm-3,形成基极接触区域； 第九步、光刻发射区域，对该区域进行N型杂质注入，使掺杂浓度为IX IO17 .5 X IO17CnT3,形成发射区； 第十步、光刻集电极区域，并利用化学抛光的方法，去除集电极区域的本征Si层和本征Poly-Si层，对该区域进行N型杂质注入，使集电极接触区掺杂浓度为IX IO19 .lX102°cnT3，形成集电极接触区域；并对衬底在950 1100°C温度下，退火15 120s，进行杂质激活，形成SiGe HBT器件； 第i^一步、光刻MOS有源区，利用干法刻蚀エ艺，在MOS有源区刻蚀出深度为300 .400nm的浅槽，利用化学汽相淀积(CVD)方法，在600 750°C，在该浅槽中连续生长三层材料第一层是厚度为280 380nm的N型Si缓冲层，该层掺杂浓度为I 5X IO15CnT3 ;第ニ层是厚度为10 15nm的N型SiGe外延层，该层Ge组分为15 30%，掺杂浓度为I .5 X 1016cm_3 ;第三层是厚度为3 5nm的本征弛豫Si层； 第十二歩、利用化学汽相淀积(CVD)方法，在600 800°C，在外延材料表面淀积ー层厚度为300 500nm的SiO2层；光刻PMOS器件有源区，对PMOS器件有源区进行N型离子注入，使其掺杂浓度达到I 5X IO17CnT3 ;光刻NMOS器件有源区，利用离子注入エ艺对NMOS器件区域进行P型离子注入，形成NMOS器件有源区P阱，P阱掺杂浓度为I 5 X IO17Cm-3 ；第十三歩、利用湿法刻蚀，刻蚀掉表面的SiO2层，利用化学汽相淀积(CVD)方法，在.600 800°C，在衬底表面淀积ー层厚度为3 5nm的SiN层作为栅介质和ー层厚度为.300 500nm的本征Poly-Si层，光刻Poly-Si栅和栅介质，形成22 350nm长的伪栅； 第十四步、利用离子注入，分别对NMOS器件有源区和PMOS器件有源区进行N型和P型离子注入，形成N型轻掺杂源漏结构(N-LDD)和P型轻掺杂源漏结构(P-LDD)，掺杂浓度均为 I 5 X IO18Cm 3 ； 第十五歩、利用化学汽相淀积(CVD)方法，在600 800°C，在衬底表面淀积ー层厚度为.5 15nm的SiO2层,利用干法刻蚀エ艺,刻蚀掉表面的SiO2层,保留Poly-Si栅和栅介质侧面的SiO2，形成侧墙； 第十六步、光刻出PMOS器件有源区，利用离子注入技术自对准形成PMOS器件的源漏区；反刻出NMOS器件有源区，利用离子注入技术自对准形成NMOS器件的源漏区；将衬底在.950 1100°C温度下，退火15 120s，进行杂质激活； 第十七步、用化学汽相淀积(CVD)方法，在600 800°C，在衬底表面淀积ー层SiO2，厚度为30(T500nm，利用化学机械抛光(CMP)技术，将SiO2平坦化到栅极表面； 第十八歩、利用湿法刻蚀将伪栅极完全去除，留下氧化层上的栅堆叠的自对准压印，在衬底表面生长ー层厚度为2 5nm的氧化镧La2O3 ;在衬底表面派射ー层金属鹤(W),最后利用化学机械抛光(CMP)技术将栅极区域以外的金属钨(W)及氧化镧(La2O3)除去； 第十九步、利用化学汽相淀积(CVD)方法，在600 800°C，表面生长ー层SiO2层，并光刻引线孔； 第二十步、金属化、光刻引线，形成漏极、源极和栅极以及发射极、基极、集电极金属引线，构成MOS导电沟道为22 350nm的基于平面应变SiGe HBT器件的BiCMOS集成器件。
8.根据权利要求7所述的制备方法，其特征在干，该制备方法中基于平面应变SiGeHBT器件的BiCMOS集成器件制造过程中所涉及的化学汽相淀积(CVD)エ艺温度，最高温度小于等于800°C。
9.根据权利要求7所述的制备方法，其特征在于，基区厚度根据第四步SiGe的外延层厚度来决定，取20 60nm。
10.一种基于平面应变SiGe HBT器件的BiCMOS集成电路的制备方法，其特征在于，包括如下步骤 步骤1，SOI衬底材料制备的实现方法为 (Ia)选取N型掺杂浓度为I X IO15CnT3的Si片，对其表面进行氧化，氧化层厚度为I μ m,作为上层的基体材料，并在该基体材料中注入氢； (Ib)选取N型掺杂浓度为I X IO15CnT3的Si片，对其表面进行氧化，氧化层厚度为I μ m,作为下层的基体材料； (Ic)采用化学机械抛光(CMP)エ艺，分别对下层和注入氢后的上层基体材料表面进行抛光处理； (Id)将抛光处理后的下层和上层基体材料表面氧化层相对紧贴，置于超高真空环境中在350°C温度下实现键合； (Ie)将键合后的基片温度升高200°C，使上层基体材料在注入的氢处断裂，对上层基体材料多余的部分进行剥离，保留IOOnm的Si材料，并在该断裂表面进行化学机械抛光(CMP)，形成SOI结构； 步骤2，外延材料制备的实现方法为 (2a)光刻双极器件有源区，在该区域干法刻蚀出深度为2μπι的深槽； (2b)利用化学汽相淀积(CVD)的方法，在600°C，在该深槽中上生长ー层厚度为2 μ m的N型外延Si层，作为集电区，该层掺杂浓度为I X IO16CnT3 ； (2c)利用化学汽相淀积(CVD)的方法，在600°C，在衬底表面淀积ー层厚度为200nm的SiO2层和ー层厚度为IOOnm的SiN层； (2d)光刻基区，利用干法刻蚀，刻蚀出深度为200nm的基区区域； (2e)利用化学汽相淀积(CVD)的方法，在600°C，在衬底上生长ー层厚度为20nm的SiGe层，作为基区，该层Ge组分为15%，掺杂浓度为5 X IO18CnT3 ； (2f)利用化学汽相淀积(CVD)的方法，在600°C，在衬底上生长ー层厚度IOnm的未掺杂的本征Si层； (2g)利用化学汽相淀积(CVD)的方法，在600°C，在衬底上生长ー层厚度200nm的未掺杂的本征Poly-Si层； 步骤3，器件深槽隔离制备的实现方法为 (3a)利用化学汽相淀积(CVD)的方法，在600°C，在衬底表面淀积ー层厚度为200nm的SiO2 层； (3b)利用化学汽相淀积(CVD)的方法，在600°C，在衬底表面淀积ー层厚度为IOOnm的SiN 层； (3c)光刻器件间深槽隔离区域， 在深槽隔离区域干法刻蚀出深度为5μπι的深槽； (3d)利用化学汽相淀积(CVD)方法，在600°C，在深槽内填充SiO2，形成器件深槽隔离； 步骤4，集电极浅槽隔离制备的实现方法为 (4a)用湿法刻蚀掉表面的SiO2和SiN层； (4b)利用化学汽相淀积(CVD)的方法，在600°C，在衬底表面淀积ー层厚度为200nm的SiO2 层； (4c)利用化学汽相淀积(CVD)的方法，在600°C，在衬底表面淀积ー层厚度为IOOnm的SiN 层； (4d)光刻集电极浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为ISOnm的浅槽； (4e)利用化学汽相淀积(CVD)方法，在600°C，在浅槽内填充SiO2，形成集电极浅槽隔离； 步骤5，基极浅槽隔离制备的实现方法为 (5a)用湿法刻蚀掉表面的SiO2和SiN层； (5b)利用化学汽相淀积(CVD)的方法，在600°C，在衬底表面淀积ー层厚度为200nm的SiO2 层； (5c)利用化学汽相淀积(CVD)的方法，在600°C，在衬底表面淀积ー层厚度为IOOnm的SiN 层； (5d)光刻基极浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为215nm的浅槽； (5e)利用化学汽相淀积(CVD)方法，在600°C，在浅槽内填充SiO2，形成基极浅槽隔离； 步骤6，SiGe HBT形成的实现方法为 (6a)用湿法刻蚀掉表面的SiO2和SiN层； (6b)利用化学汽相淀积(CVD)的方法，在600°C，在衬底表面淀积ー层厚度为300nm的SiO2 层； (6c)光刻基极区域，对该区域进行P型杂质注入，使接触区掺杂浓度为IX IO19cnT3，形成基极； (6d)光刻发射区，对该区域进行N型杂质注入，使掺杂浓度为I X IO17Cm-3,形成发射区； (6e)光刻集电极区域，并利用化学机械抛光(CMP)的方法，去除集电极区域的本征Si层和本征Poly-Si层，对该区域进行N型杂质注入，使集电极接触区掺杂浓度为I X IO19CnT3,形成集电极； (6f)对衬底在950°C温度下，退火120s，进行杂质激活，形成SiGe HBT ； 步骤7，MOS有源区制备的实现方法为 (7a)光刻MOS有源区； (7b)利用干 法刻蚀エ艺，在MOS有源区刻蚀出深度为300nm的浅槽； (7c)利用化学汽相淀积(CVD)方法，在600°C，在浅槽中生长厚度为280nm的N型Si缓冲层，该层掺杂浓度为I X IO15CnT3 ；(7d)利用化学汽相淀积(CVD)方法，在600°C，在衬底表面生长厚度为IOnm的N型SiGe外延层，该层Ge组分为15%，掺杂浓度为I X IO16CnT3 ； (7e)利用化学汽相淀积(CVD)方法，在600°C，在衬底表面生长厚度为3nm的本征弛豫型Si帽层； 步骤8，NMOS器件和PMOS器件形成的实现方法为 (8a)利用化学汽相淀积(CVD)方法，在600°C，在衬底上生长ー层300nm的SiO2 ； (Sb)光刻PMOS器件有源区，对PMOS器件有源区进行N型离子注入，使其掺杂浓度达到I X IO17Cm 3 ； (Sc)光刻NMOS器件有源区，利用离子注入エ艺对NMOS器件区域进行P型离子注入，形成NMOS器件有源区P阱，P阱掺杂浓度为I X IO17CnT3 ； (8d)利用化学汽相淀积(CVD)方法，在600°C，在表面生长ー层厚度为3nm的SiN层； (8e)利用化学汽相淀积(CVD)方法，在600°C，在SiN层上生长ー层300nm的多晶硅； (8f)光刻Poly-Si栅和栅介质，形成22nm长的伪栅； (8g)光刻NMOS器件有源区，对NMOS器件有源区进行N型离子注入，形成N型轻掺杂源漏结构(N-LDD)，掺杂浓度为I X IO18CnT3 ； (8h)光刻PMOS器件有源区，对PMOS器件有源区进行P型离子注入，形成P型轻掺杂源漏结构(P-LDD)，掺杂浓度为I X IO18CnT3 ； (8i)在衬底表面，利用化学汽相淀积(CVD)方法，在600°C，生长ー层SiO2，厚度为10nm，随后利用干法刻蚀エ艺光刻掉多余的SiO2，保留栅极侧壁SiO2，形成侧墙； (8j)光刻出PMOS器件有源区，利用离子注入技术自对准形成PMOS器件的源漏区； (Sk)光刻出NMOS器件有源区，利用离子注入技术自对准形成NMOS器件的源漏区； (81)将衬底在950°C温度下，退火120s，进行杂质激活； 步骤9，MOS器件栅制备的实现方法为 (9a)利用化学汽相淀积(CVD)方法，在600°C，在衬底表面淀积ー层SiO2层，SiO2厚度为300nm厚度； (9b)利用化学机械抛光(CMP)方法，对表面进行平坦化至栅极水平； (9c)利用湿法刻蚀将伪栅极完全去除，留下氧化层上的栅堆叠的自对准压印； (9d)在衬底表面生长ー层厚度为2nm的氧化镧(La2O3)； (9e)在衬底表面派射ー层金属鹤(W)； Of)利用化学机械抛光(CMP)技术将栅极区域以外的金属钨(W)及氧化镧(La2O3)除去; 步骤10，构成BiCMOS集成电路的实现方法为 (IOa)利用化学汽相淀积(CVD)方法，在600°C，在表面生长ー层SiO2层； (IOb)光刻引线孔； (IOc)金属化； (IOd)光刻引线，形成MOS器件的漏极、源极和栅极，以及双极晶体管发射极、基极和集电极金属引线，构成MOS导电沟道为22nm的基于平面应变SiGe HBT器件的BiCMOS集成器件及电路。
全文摘要
本发明公开了一种基于平面应变SiGe HBT器件的BiCMOS集成器件及制备方法，首先制备SOI衬底，刻蚀双极器件有源区，生长双极器件集电区，光刻基区区域，在基区区域生长P-SiGe、i-Si、i-Poly-Si，制备深槽隔离，形成发射极、基极和集电极，形成SiGe HBT器件；光刻MOS有源区，在该区域连续生长Si缓冲层、应变SiGe层、本征Si层，分别形成NMOS和PMOS器件有源区，在NMOS和PMOS器件有源区淀积SiO2和多晶硅，通过刻蚀制备长度为22～350nm的伪栅，采用自对准工艺形成NMOS和PMOS器件的轻掺杂源漏和源漏，然后去除伪栅，制备形成栅介质氧化镧和金属钨形成栅极，最后金属化，光刻引线，形成BiCMOS集成器件及电路。本发明采用了轻掺杂源漏结构，有效地抑制了热载流子对器件性能的影响，提高了器件的可靠性。
文档编号H01L27/06GK102738149SQ201210243169
公开日2012年10月17日 申请日期2012年7月16日 优先权日2012年7月16日
发明者宋建军, 宣荣喜, 张鹤鸣, 戴显英, 王海栋, 胡辉勇, 舒斌, 郝跃 申请人:西安电子科技大学