专利名称：显示装置的制作方法
技术领域：
本发明涉及显示装置，具体地，涉及可以提高显示质量的显示装置。
背景技术：
近年来，作为一种平板显示器(FPD)，使用有机EL元件的有机EL (电致发光)显示装置日益受到关注，并且有机EL显示装置正在被积极开发。在当前情况下，液晶显示器(IXD)是平板显示器的主流。然而，因为液晶显示器不是使用自发光装置的装置，并且液晶显示器需要诸如背光和偏光片的照明构件，所以液晶显示器具有装置厚度增加和亮度不足的问题。与此相反，因为有机EL显示装置是使用自发光装置的装置，所以有机EL显示装置比液晶显示器更有利的是有机EL显示装置不需要背光，例如，基本上可以减小装置厚度，并且可以获得高亮度。具体地，在形成有用于分别切换像素的TFT电路的所谓有源矩阵型有机EL显示装置中，每个像素可以保持用于发光的电荷，从而可以抑制功耗。此外，因为有源矩阵有机EL显示装置相对较为容易配备大屏幕并具有较高分辨率，所以有源矩阵型有机EL显示装置得到了积极的开发，并且预期有源矩阵有机EL显示装置成为下一代平板显示器的主流。在有机EL显示装置中，在制造以矩阵形式排列多个像素的像素阵列单元的过程中，要沉积阳极，形成像素分离膜以使像素彼此个别分离，然后汽相沉积每个像素的有机膜，并在其上沉积阴极。这时，像素阵列单元被形成使得有机膜具有多层结构。然而，通过在阳极和有机膜之间设置的所谓空穴注入层，在阳极和阴极之间有时会出现泄漏电流。过去，根据有机膜的沉积顺序来改变泄漏路径(作为传送泄漏电流的通道)，并且泄漏路径的改变导致泄漏电流的流率差。由于这个原因，通过每个有机膜传送的电流发生改变，这导致颜色偏移以致使有机EL显示装置的显示质量劣化。例如，JP-A-2000-195677 (专利文献I)公开了一种有机EL显示装置，其中，通过作为具有悬突(overhang)单元的三维结构的像素分离结构，将像素分离成多个像素元件。
发明内容
如上所述，在以前的有机EL显示装置中，泄漏电流的流率差有时使显示质量劣化。因此，期望提高显示质量。
本发明的实施例涉及一种显示装置，包括发光层，被配置为根据电流来发光;第一像素分离膜，被配置为限定用于提供当发光层发光时的发光区域的第一开口 ；以及第二像素分离膜，层压在第一像素分离膜上，并且被配置为限定第二开口，第二开口被限制为不会随着远离与第一像素分离膜接触的表面而逐渐变宽。
根据本发明实施例，第一像素分离膜限定用于提供当发光层根据电流发光时的发光区域的第一开口，第二像素分离膜被层压在第一像素分离膜上，并且第二像素分离膜限定第二开口，第二开口被限制为不会随着远离与第一像素分离膜接触的表面而逐渐变宽。根据本发明的实施例，可以提高显示质量。
图I是示出本发明适用的有机EL显示装置的实施例的示例性配置的框图；图2是示出像素电路101的详细配置的框图；图3A 图3C是传统像素电路201的多层结构的说 明图；图4A和图4B是泄漏电流的说明图；图5A 图5C是示出像素电路的实施例的示例性配置的示图；图6A 图6C是示出像素电路的另一个实施例的示例性配置的示图；以及图7是有机EL显示装置100的基板的示例性布局。
具体实施例方式下文，将参照附图详细描述本发明的实施例适用的具体实施例。图I是示出本发明适用的有机EL显示装置的实施例的示例性配置的框图。图I中示出的有机EL显示装置100由以矩阵排列N M个像素电路101-(1，I) 101-(N, M)的像素阵列单元102、水平选择器(HSEL) 103、写扫描器(WSCN) 104以及电源扫描器(DSCN) 105构成，它们是用以驱动像素电路的驱动单元。此外，有机EL显示装置100还具有M条扫描线WSL 10_1 WSL10-M、M条电源线DSL 10-1 DSL IO-M 以及 N 条信号线 DTL 10-1 DTL10-N。此外，在下面的描述中，当不需要分别在扫描线WSL 10-1 WSLlO-M之中、在信号线DTL 10-1 DTL IO-N之中、在像素电路101-(1, I) 101-(N，M)或在电源线DSL10-1 DSL IO-M之中特别区分时，它们被简称为扫描线WSL 10、信号线DTL 10、像素电路101或电源线DSL 10。在像素电路101-(1, I) 101-(N，M)之中，第一行的像素电路101-(1, I) 101-(N，I)分别通过扫描线WSL 10-1连接至写扫描器104，以及通过电源线DSL 10_1连接至电源扫描器105。此外，在像素电路101-(1, I) 101-(N，M)之中，第M行的像素电路IOl-(I1M) 101-(N，M)分别通过扫描线WSL IO-M连接至写扫描器104，以及通过电源线DSL IO-M连接至电源扫描器105。在像素电路101-(1, I) 101-(N，M)之中，类似地连接在列方向上排列的其他像素电路101。在像素电路101-(1, I) 101-(N，M)之中，第一列的像素电路101-(1, I) 101-(1，M)通过信号线DTL 10-1连接至水平选择器103。在像素电路101-(1, I) 101-(N, M)之中，第N列的像素电路101-(N，I) 101-(N, M)通过信号线DTL IO-N连接至水平选择器103。在像素电路101-(1, I) 101-(N，M)之中，类似地连接在行方向中排列的其他像素电路101。写扫描器104在水平期间内(1H)依次将控制信号提供给扫描线WSL10-1 WSL10-M,并且以行为单位顺序扫描像素电路101。电源扫描器105与逐行扫描相匹配地将第一电位(Vcc)或第二电位(Vss)的电源电压提供给电源线DSL 10-1 DSL 10-M。水平选择器103在每个水平期间(1H)内与逐行扫描相匹配地在将成为图像信号的信号电位Vsig和参考电位Vofs之间进行切换，并将电位提供给各列的信号线DTLlO-I DTLlO-I。图2是通过放大在配置图I中示出的像素阵列单元102的N M个像素电路101中的一个像素 电路101示出像素电路101的详细配置的框图。此外，从图I显而易见，连接至图2中的像素电路101的扫描线WSL10、信号线DTLlO和电源线DSLlO是用于像素电路101-(N, M) (n=l, 2，…N，且m=l，2，-M)的扫描线WSLlO-m、信号线 DTL10-n 和电源线 DSLlO-m。像素电路101由TFT电路30和有机EL元件34构成。TFT电路30由写晶体管31、驱动晶体管32和存储电容器33构成。此外，TFT电路30的装置配置被称作2Tr (晶体管)+IC (电容器)。写晶体管31的栅极连接至扫描线WSL10。写晶体管31的漏极连接至信号线DTLlO0写晶体管31的源极连接至驱动晶体管32的栅极。驱动晶体管32的源极连接至有机EL元件34的阳极34a，以及驱动晶体管32的漏极连接至电源线DSL10。存储电容器33连接在驱动晶体管32的栅极和有机EL元件34的阳极34a之间。此外，有机EL元件34的阴极34c被设定在预定电位Vcat。有机EL元件34是电流发光元件，其中，通过作为发光层(照明部)有机膜34b从阳极34a向阴极34c传送驱动电流，从而，有机膜34b以对应驱动电流的值的灰度级来发光。在由此配置的像素电路101中，当写晶体管31响应于从扫描线WSLlO提供的控制信号而接通(导通)时，存储电容器33根据通过信号线DTLlO从水平选择器103提供的信号电位Vsig存储和保持电荷。向驱动晶体管32提供来自处于高电位Vcc的电源线DSL 10的电流，并且根据在存储电容器33中所保持的电荷，即，根据信号电位Vsig，将驱动电流Ids传送至有机EL元件34。当预定驱动电流Ids被传送过有机EL元件34时，有机EL元件34发光。换句话说，TFT电路30是用于驱动有机EL元件34的驱动电路，并将驱动电流Ids提供给有机EL元件34。然后，有机EL元件34以对应驱动电流Ids的亮度来发光。然而，事实上，由于结构问题，从TFT电路30提供给有机EL元件34的驱动电流Ids有时通过在阳极34a和有机膜34b之间形成的空穴注入层(而不通过有机膜34b)泄漏至阴极34c。这里，将参照图3A 图3C描述传统像素电路201的多层结构，并且将参照图4A和图4B描述泄漏电流。图3A和图3B示出了图2的像素电路101的示例性平面布局。图3C示出像素电路201的示例性截面布局。注意，图3A示出了仅示出与像素电路201中的TFT电路30有关的部分的示例性平面布局。注意，图3B示出了仅示出与像素电路201中的有机EL元件34有关的部分的示例性平面布局。此外，用户沿朝向像素电路201的垂直方向(即，从用户到图3A和图3B的背面的方向和从图3C的顶部到底部的方向)来视觉观看像素电路201。此外，在下面的描述中，图3C的上侧称作顶侧，以及下侧称作底侧。
如图3A所示，在基板(图3C所示的基板121)上，从下按顺序至少层压栅极金属GM、半导体膜HH、第一无机保护膜MH和源-漏极金属SDM。写晶体管31的栅极被形成作为栅极金属GM的一部分。写晶体管31的源极和漏极被形成作为源-漏极金属SDM的一部分。写晶体管31的沟道层被形成作为半导体膜HH的一部分。驱动晶体管32的栅极被形成作为栅极金属GM的一部分。驱动晶体管32的源极和漏极被形成作为源-漏极金属SDM的一部分。驱动晶体管32的沟道层被形成作为半导体膜HH的一部分。存储电容器33的下电极被形成作为栅极金属GM的一部分。存储电容器33的上电极被形成作为源-漏极金属SDM的一部分。更具体地，如图3C所示，在基板121上，从下按顺序层压栅极金属GM、栅极绝缘膜GZ、半导体膜HH、第一无机保护膜MH、低阻抗半导体膜TH以及源-漏极金属SDM。 存储电容器33的下电极被形成作为栅极金属GM和低阻抗半导体膜TH的一部分。存储电容器33的绝缘膜作被形成为栅极绝缘膜GZ的一部分。存储电容器33的上电极被形成作为源-漏极金属SDM的一部分。驱动晶体管32的栅极被形成作为栅极金属GM的一部分。驱动晶体管32的源极和漏极被形成作为源-漏极金属SDM的一部分。驱动晶体管32的沟道层被形成作为半导体膜HH和低阻抗半导体膜TH的一部分。此外，例如，对于将成为驱动晶体管32的沟道层的半导体膜HH，使用非晶硅或微晶硅。对于驱动晶体管32的结构，采用所谓的反向交错结构。换句话说，在基板121侧上形成驱动晶体管32的栅极。类似于驱动晶体管32形成写晶体管31 (未示出)。在层压源-漏极金属SDM之后，在基板121上，从下按顺序层压第二无机保护膜MMH和平坦化膜FM。第二无机保护膜MMH是保护TFT电路30免受杂质影响的保护膜。使平坦化膜FM的顶表面平滑。在形成平滑的膜FM之后，在基板121上，从下按顺序层压阳极34a、像素分离膜BM、空穴注入层HTL、有机膜34b和阴极34c。如图3B所示，以由图中的框XXX包围的矩形，在基板121上层压和形成阳极34a。以开放的矩形(从图中基板121上由框YYY包围的区域中去除图中由框ZZZ包围的区域)形成像素分离膜BM。换句话说，在像素分离膜BM中通过框ZZZ限定孔。像素分离膜BM中的这个孔在下面的描述中称作开口，并且这个开口成为从上观看像素电路201时的发光区域。此外，在关注单个像素电路201时，以开放的矩形形成像素分离膜BM。因为像素分离膜BM的外部区域(即，图中的框YYY)与相邻像素电路201的像素分离膜BM整块形成，所以当将像素阵列单元102看作一个整体时，像素分离膜BM是形成有用于每个对应像素的开口的膜。此外，像素分离膜BM的开口被形成为向下变窄。在阳极34a和像素分离膜BM上层压空穴注入层HTL。以比开口更宽的区域在空穴注入层HTL上层压和形成有机膜34b。对于形成有机膜34b的方法，当有机膜34b是低分子有机材料时主要使用汽相沉积，而当有机膜34b是高分子有机材料时主要使用喷墨打印。在形成有机膜34b之后，沿着顶表面的形状，以图中由框YYY包围的矩形遍布整个上表面层压和形成阴极34c。此外，因为阴极34c的外部区域(即，图中的框YYY)与相邻像素电路201的阴极34c整块形成，所以阴极34c几乎遍布整个像素阵列单元102形成。如上所述形成像素电路201。如上所述，有时通过空穴注入层HTL (而不通过有机膜34b)从阳极34a向阴极34c传送泄漏电流。将参照图4A和图4B描述泄漏电流。图4A和图4B示出了彼此相邻的两个像素电路201-1和201-2。图4A以图4B的平面图中示出的X-Y横截面示出了在平坦化膜FM (图3C)上层压的各层。此外，图4A仅示出了像素电路201-2与像素电路201-1接触的部分。如图4A和图4B所示， 在平坦化膜FM (图3C)上形成阳极34a_l和34a_2之后，形成像素分离膜BM。在像素分离膜BM中，对应于阳极34a-l和34a_2形成开口，并且以向上变宽的锥形形成开口。此后，用在汽相沉积有机膜34b_l中使用的掩模，在阳极34a_l上和像素分离膜BM的开口周围的区域上形成空穴注入层HTL，然后汽相沉积有机膜34b-l。随后，用在汽相沉积有机膜34b_2中使用的掩模，在阳极34a_2上和像素分离膜BM的开口周围的区域上形成空穴注入层HTL，然后汽相沉积有机膜34b-2。如图4A和图4B所示，这时，空穴注入层HTL和有机膜34b-2被形成以与有机膜34b-l的端部重叠，并且有机膜具有多层结构。因此，还在有机膜34b_l和有机膜34b_2之间形成空穴注入层HTL。此后，遍布像素电路201_1和201_2的表面沉积阴极34c。当因此形成了像素电路201-1和201-2时，空穴注入层HTL和有机膜34b_l的两端几乎位于相同位置，以及空穴注入层HTL和有机膜34b-2的两端也几乎位于相同位置。因此，如在通过图4A和图4B中的虚线圈示出的部分中，空穴注入层HTL与空穴注入层HTL的端部上的阴极34c接触，并且电流传送过接触区域。换句话说，通过像素分离膜BM和有机膜34b-l之间的空穴注入层HTL在阴极34c和阳极34a_l之间传送泄漏电流，并通过有机膜34b-l和有机膜34b-2之间的空穴注入层HTL在阴极34c和阳极34a_2之间传送泄漏电流。这时，阴极34c和阳极34a_l之间的空穴注入层HTL的长度不同于阴极34c和阳极34a-2之间的空穴注入层HTL的长度，S卩，泄漏路径不同。在图4A和图4B示出的实例中，阴极34c和阳极34a-l之间的泄漏路径比阴极34c和阳极34a_2之间的泄漏路径短。泄漏路径的这种差异取决于有机膜的沉积顺序。然后，泄漏电流的流率因为泄漏路径的差异而改变，并且这导致传送过有机膜34b的电流变化。由于这个原因，例如，出现颜色偏移并且显示质量劣化。这里，可以考虑当用于每个像素电路201的泄漏路径相同时，用于每个像素的泄漏电流的流率相等，将不出现颜色偏移，于是可以避免显示质量的劣化。接下来，下文将描述本发明适用的像素电路的实施例的示例性配置。图5A示出了展示像素电路101的平面图，图5B示出了图5A中的X-Y横截面，以及图5C示出图5A中的Z-W横截面。此外，在图5A 图5C中示出的像素电路101中，因为在平坦化膜FM以下的层被配置为类似于图3A 图3C中示出的像素电路201中的那些层，所以在图中没有示出这些层，并且省略其描述。在像素电路101中，在平坦化膜FM上形成阳极34a和阴极配线(附属配线)35，此后，形成第一像素分离膜BMl。在第一像素分离膜BMl中，开口被形成从而以向上变宽的锥形与阳极34a的端部略微重叠。第一像素分离膜BMl的开口是图5A中由框ZZZ表示的区域，并且这个区域变成发光区域。此外，在第一像素分离膜BMl中形成开口，其部分与阴极配线35重叠，并且这个开口是阴极配线35与阴极34c相互连接的阴极接触35'。然后，在第一像素分离膜BMl上，形成第二像素分离膜BM2。第二像素分离膜BM2的开口比第一像素分离膜BMl的开口宽，并且是图5A中由框WWW表示的区域。换句话说，第二像素分离膜BM2的开口被形成以包括第一像素分离膜BMl的开口和阴极接触点35'。这里，第二像素分离膜BM2的开口以 向上变窄的所谓的反向锥形形成。此外，第二像素分离膜BM2的厚度将具有稍后或以上形成的空穴注入层HTL、有机膜34b以及阴极34c的总厚度。此后，使用相同的掩模以汽相沉积用于每种颜色的空穴注入层HTL和有机膜34b。这里，所使用的掩模在X和Y方向中略微宽于第二像素分离膜BM2的开口。然后，遍布像素阵列102的显示区域的整个表面汽相沉积阴极34c。在因此形成的像素电路101中，由于第二像素分离膜BM2的开口以反向锥形形成，所以如由图5B中示出的虚线圈L和R包围的区域所示，空穴注入层HTL被形成为不与阴极34c接触。换句话说，在使用比第二像素分离膜BM2的开口宽的掩模形成空穴注入层HTL和有机膜34b的过程中，空穴注入层HTL和有机膜34b的两端部分形成在第二像素分离膜BM2上。这里，例如，当如同第一像素分离膜BMl以锥形形成开口时，在开口的斜面上形成空穴注入层HTL和有机膜34b。然而，当如同第二像素分离膜BM2以反向锥形形成开口时，层和膜都没有被汽相沉积在开口的斜面上。因此，空穴注入层HTL可以被形成为与阴极34c分离而不接触。因此，在图5B的横向中可以避免泄漏电流的出现。此外，如图5C所示，在第二像素分离膜BM2形成阴极配线35的相对侧上，S卩，同样在图5C中示出的虚线的圈P中，空穴注入层HTL被形成而不与阴极34c接触。因此，在图5C的向下方向中可以避免泄漏电流的出现。另一方面，在第二像素分离膜BM2形成阴极配线35的区域中，因为第二像素分离膜BM2的开口被形成为包括阴极配线35，所以如同图5C中示出的虚线的圈a，空穴注入层HTL与阴极34c接触。因此，电流从这个接触区域泄漏。然而，传送该泄漏电流的泄漏路径在所有的像素电路101中都具有相同的长度。因此，因为传送过泄漏路径的泄漏电流在所有的像素电路中都几乎相同，所以在传送过用于每个像素电路的有机膜34b的驱动电流不出现任何改变。换句话说，尽管在形成阴极配线35的区域中出现泄漏电流，但是没有出现颜色偏移并最终将不使显示质量劣化。此外，因为第二像素分离膜BM2的开口以反向锥形形成，所以像素电路101可以与其他像素电路(即，与像素电路101相邻的上、下、右和左像素电路)完全隔离。因此，可以避免像素电路101被其他像素电路影响。此外，当第二像素分离膜BM2被形成以不在开口的侧面上汽相沉积有机膜34b、阴极34c或空穴注入层HTL时，可以防止由于通过空穴注入层HTL的泄漏电流引起的颜色偏移，以及可以避免其他电路的影响。换句话说，第二像素分离膜BM2的开口的形状并不限于反向锥形，并且满足需要的是第二像素分离膜BM2被形成至少像锥形一样，以使第二像素分离膜BM2在远离与第一像素分离膜BMl接触的表面时并不逐渐变宽。例如，第二像素分离膜BM2的开口的侧面可以一步形成，以使开口具有几乎与第二像素分离膜BM2(与第一像素分离膜BMl接触)的表面相垂直的表面。更具体地，图6A 图6C是示出像素电路101的另一个实施例的示图。在图6A 图6C所示的像素电路101中，以具有单个步骤的步骤来形成第二像素分离膜BM2的开口。以这种方式形成第二像素分离膜BM2的开口。从而可以防止在开口侧面上汽相沉积有机膜34b、阴极34c或空穴注 入层HTL。因此，类似于图5A 图5C中示出的像素电路101，可以防止颜色偏移，以及可以避免其他电路的影响。此外，如图5A 图5C中示出的像素电路101，第二像素分离膜BM2的开口以反向锥形形成，从而可以更可靠地获得上述优点。此外，减小了泄漏电流以同样抑制功耗。这里，例如，通过利用在沉积空穴注入层HTL时使用与用于有机EL元件34b的掩模不同的掩模的制造方法，不依靠沉积顺序就可以减少通过空穴注入层HTL的泄漏电流。然而，在这种制造方法中，增加了所使用的掩模数以延长每单元部件的生产时间。与此相反，在本发明适用的像素电路101中，尽管使用相同的掩模来沉积空穴注入层HTL和有机膜34b，但由于第二像素分离膜BM2的开口的形状，仍可以减少泄漏电流。因此，每单元部件的生产时间并没有延长。此外，上述的专利文献I披露了可以使像素彼此分离的有机EL显示装置。然而，有机EL显示装置可以仅适用于无源矩阵型面板。此外，由于仅可以分离横向彼此相邻的像素，所以像素受到与该像素纵向相邻的像素的影响。与此相反，本发明适用的有机EL显示装置100还适用于有源矩阵型面板，以及像素可以与横向和纵向与该像素相邻的其他像素隔离。此外，图7是图2所示有机EL显示装置100的基板的示例性布局。在图7所示的基板181中，像素阵列单元102排列在中心。在图中像素阵列单元102的左侧，排列具有写扫描器104的功能的扫描信号供给TAB (带式自动焊接)184。在图中像素阵列单元102的下侧，排列具有水平选择器103的功能的图像信号供给TAB185。在图中像素阵列单元102的上侧，排列具有电源扫描器105的功能的电源供给TCP (带载封装)183。在基板181上由框AA包围的区域是像素阵列单元102。在基板181上由框BB包围的区域中形成阴极34c，其中，框BB的顶部和底部、左边以及右边都比框AA大了约I 2毫米。在形成有机膜34b和阴极34c之后，在基板181上涂覆密封材料(未示出)，然后安装对向玻璃182。此外，本发明的实施例并不限于上述实施例，在本发明的技术范围内可以进行各种变型。
权利要求
1.一种显示装置，包括 发光层，被配置为根据电流发光； 第一像素分离膜，被配置为限定用于提供当所述发光层发光时的发光区域的第一开口 ；以及 第二像素分离膜，层压在所述第一像素分离膜上，并且被配置为限定第二开口，所述第二开口被限制为不会随着远离与所述第一像素分离膜接触的表面逐渐变宽。
2.根据权利要求I所述的显示装置，其中，所述第二像素分离膜的所述第二开口被形成为在远离与所述第一像素分离膜接触的所述表面时变窄。
3.根据权利要求I所述的显示装置，其中，所述第二像素分离膜的所述第二开口的侧面具有几乎和与所述第一像素分离膜接触的所述第二像素分离膜的所述表面相垂直的表面。
4.根据权利要求I所述的显示装置，还包括 阴极膜，层压在所述发光层和所述第二像素分离膜上， 其中，所述阴极膜在所述第二开口的内侧和外侧之间被分离。
5.根据权利要求4所述的显示装置，还包括 平坦化膜，沉积在预定基板上； 阳极膜，层压在所述平坦化膜上；以及 阴极辅助配线，层压在所述平坦化膜上， 其中，所述第一像素分离膜的所述第一开口通过设置用于将所述发光层连接至所述阳极膜的连接面来提供所述发光区域， 所述第一像素分离膜限定第三开口，所述第三开口提供了用于将所述阴极膜连接至所述阴极辅助配线的阴极接触，以及 所述第二像素分离膜的所述第二开口的大小是包括所述第一像素分离膜的所述第一开口和所述第三开口的大小。
全文摘要
本发明提供了一种显示装置，其包括发光层，被配置为根据电流发光；第一像素分离膜，被配置为限定用于提供在发光层发光时的发光区域的第一开口；以及第二像素分离膜，层压在第一像素分离膜上，并且被配置为限定第二开口，第二开口被限制为随着远离与第一像素分离膜接触的表面不逐渐变宽。通过本发明，可以提高显示质量。
文档编号H01L27/32GK102751310SQ201210245100
公开日2012年10月24日 申请日期2009年8月10日 优先权日2008年8月11日
发明者中村和夫, 内野胜秀, 浅井伸利 申请人:索尼株式会社