图像器件及其形成方法
【专利摘要】公开了图像器件及其形成方法。一种形成图像传感器器件的方法包括在衬底上方形成图案化硬掩模层。图案化硬掩模层具有位于外围区中的多个第一开口和位于像素区中的多个第二开口。在像素区上方形成第一图案化掩模层从而暴露出外围区。在外围区中的衬底内蚀刻出多个第一沟槽。用介电材料填充每个第一沟槽、每个第一开口和每个第二开口。在外围区上方形成第二图案化掩模层从而暴露像素区。去除位于像素区上方的每个第二开口中的介电材料。通过每个第二开口注入多种掺杂物以在像素区中形成各种掺杂隔离部件。
【专利说明】图像器件及其形成方法
【技术领域】
[0001]本发明涉及图像传感器器件及形成图像传感器器件的方法。
【背景技术】
[0002]图像传感器器件是数字成像系统(诸如数码相机或摄像机)中的一种构建模块。图像传感器器件包括用于检测光并记录检测到的光的强度(亮度)的像素阵列(或网格)。像素阵列通过聚集电荷对光做出响应，例如，光越多，电荷越高。然后聚集的电荷用于(例如，通过其他电路)提供颜色和亮度信号用于合适的应用，诸如数码相机。图像传感器器件的一种类型是背面照明(BSI)图像传感器器件。BSI图像传感器器件用于感应向衬底的背面(其支撑BSI图像传感器器件的图像传感器电路)投射的光的量。像素网格位于衬底的正面，并且衬底足够薄以至于向衬底的背面投射的光可以到达像素网格。与正面照明(FSI)图像传感器器件相比，BSI图像传感器器件提供减少的相消干涉。
[0003]集成电路(IC)技术得到不断的改进。这些改进通常包括按比例缩小器件形状以实现更低制造成本、更高器件集成密度、更高速度、以及更好的性能。连同由减小几何尺寸所实现的优势一起，直接对图像传感器器件进行改进。
[0004]因为器件缩放，对图像传感器器件技术不断改进以进一步改善图像传感器器件的图像质量。虽然现有图像传感器器件及制造图像传感器器件的方法通常已足以实现其预期目的，但随着器件继续按比例缩小，它们在所有方面尚不是完全令人满意的。
【发明内容】
[0005]为解决现有技术问题，根据本发明的一方面，提供了一种形成图像传感器器件的方法，所述方法包括:在衬底上方形成图案化硬掩模层，其中，所述图案化硬掩模层具有位于所述衬底的外围区中的多个第一开口和位于所述衬底的像素区中的多个第二开口 ；在所述像素区上方形成第一图案化掩模层从而暴露所述外围区；在所述外围区中的衬底内蚀刻出多个第一沟槽；用介电材料填充每个第一沟槽、每个第一开口和每个第二开口 ；在所述外围区上方形成第二图案化掩模层从而暴露所述像素区；去除位于所述像素区上方的每个第二开口中的介电材料；以及通过每个第二开口注入掺杂物以在所述像素区中形成掺杂隔离部件。
[0006]在所述的方法中，所述第一图案化掩模层包含第一类型光刻胶，所述第二图案化掩模层包含第二类型光刻胶，其中，所述第一类型与所述第二类型相反。
[0007]在所述的方法中，所述第一图案化掩模层包含负型光刻胶。
[0008]在所述的方法中，所述第二图案化掩模层包含正型光刻胶。
[0009]所述的方法还包括:在所述像素区中形成被所述掺杂隔离部件围绕的至少一个感光区域。
[0010]所述的方法还包括:在所述像素区中形成被所述掺杂隔离部件围绕的至少一个感光区域，其中，所述至少一个感光区域具有第一导电类型，所述掺杂隔离部件具有与所述第一导电类型相反的第二导电类型。
[0011]所述的方法还包括:通过第一光掩模限定所述第一图案化掩模层；以及通过第二光掩模限定所述第二图案化掩模层，其中，所述第一光掩模与所述第二光掩模相同。
[0012]在所述的方法中，所述掺杂物包括硼(B)、BF2、镓、铟或它们的组合。
[0013]根据本发明的另一方面，提供了一种形成图像传感器器件的方法，所述方法包括:提供具有正面和背面以及像素区和外围区的衬底；在所述衬底的正面上方形成图案化硬掩模层，其中，所述图案化硬掩模层具有位于所述外围区中的多个第一开口和位于所述像素区中的多个第二开口 ；在位于所述像素区中的图案化硬掩模层上方形成第一图案化掩模层从而暴露所述外围区；在所述外围区中从正面蚀刻出多个第一沟槽；用介电材料填充每个第一沟槽、每个第一开口和每个第二开口 ；在位于所述外围区中的图案化硬掩模层上方形成第二图案化掩模层从而暴露出所述像素区；去除位于所述像素区上方的每个第二开口中的介电材料；通过每个第二开口注入掺杂物以在所述像素区中形成掺杂隔离部件；在所述像素区的衬底中形成至少一个光检测器，其中，所述至少一个光检测器被所述掺杂隔离部件围绕；以及在所述衬底的背面上方形成滤色器和透镜，其中，所述滤色器和所述透镜与所述至少一个光检测器对准。
[0014]在所述的方法中，所述第一图案化掩模层包含第一类型光刻胶，所述第二图案化掩模层包含第二类型光刻胶，其中，所述第一类型与所述第二类型相反。
[0015]在所述的方法中，所述第一图案化掩模层包含负型光刻胶。
[0016]在所述的方法中，所述第二图案化掩模层包含正型光刻胶。
[0017]所述的方法还包括:通过第一光掩模限定所述第一图案化掩模层；以及通过第二光掩模限定所述第二图案化掩模层，其中，所述第一光掩模与所述第二光掩模相同。
[0018]在所述的方法中，每一个所述第一沟槽都具有深入所述衬底内的深度D1，所述深度D1在约2000 A至约3500 A的范围内。
[0019]在所述的方法中，每一个所述掺杂隔离部件都具有深入所述衬底内的深度D2，所述深度D2在约1000 A至约3000 A的范围内。
[0020]所述的方法还包括:在所述像素区中形成隔离阱区，其中，所述隔离阱区和所述掺杂隔离部件围绕所述至少一个光检测器。
[0021]所述的方法还包括:在所述像素区中形成隔离阱区，其中，所述隔离阱区和所述掺杂隔离部件围绕所述至少一个光检测器，其中，所述隔离阱区和所述掺杂隔离部件包含硼(B)、BF2、镓、铟或它们的组合。
[0022]在所述的方法中，所述第一图案化掩模层和所述第二图案化掩模层中的至少一个包含与所述硬掩模层具有不同抗蚀刻性的介电材料。
[0023]根据本发明的又一方面，提供了一种形成图像传感器器件的方法，所述方法包括:提供具有正面和背面以及像素区和外围区的衬底；在所述衬底的正面上方形成图案化硬掩模层，其中，所述图案化硬掩模层具有位于所述外围区中的多个第一开口和位于所述像素区中的多个第二开口 ；在位于所述像素区中的所述图案化硬掩模层上方形成第一图案化光刻胶从而暴露所述外围区；在所述外围区中从正面蚀刻出多个第一沟槽；用介电材料填充每个第一沟槽、每个第一开口和每个第二开口 ；在位于所述外围区中的图案化硬掩模层上方形成第二图案化光刻胶从而暴露所述像素区；去除位于所述像素区上方的每个第二开口中的介电材料；通过每个第二开口注入掺杂物以在所述像素区中形成掺杂隔离部件；在所述像素区的衬底中形成至少一个光检测器，其中，所述至少一个光检测器被所述掺杂隔离部件围绕；以及在所述衬底的背面中形成掺杂层。
[0024]在所述的方法中，所述掺杂物包括硼(B)、BF2、镓、铟或它们的组合。
【专利附图】
【附图说明】
[0025]根据下面详细的描述和附图可以更好地理解本发明的各方面。应该强调的是，根据工业中的标准实践，没有按比例绘制各种部件。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
[0026]图1A是根据本发明的各个实施例的图像传感器器件的俯视图。
[0027]图1B是图1A的图像传感器器件中的像素区的放大俯视图。
[0028]图1C是根据本发明的一个或多个实施例的沿着图1B中的线B-B’截取的像素区和图像传感器器件的外围区的截面图。
[0029]图2是根据本发明的一个或多个实施例的形成图像传感器器件的方法的流程图。
[0030]图3A至图3F是根据图2的方法的各个实施例在各个制造阶段的图像传感器器件的截面图。
【具体实施方式】
[0031]应当理解为了实施本发明的不同部件，以下公开内容提供了许多不同的实施例或实例。在下面描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不打算用于限定。并且，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括其中第一和第二部件以直接接触形成的实施例，还可以包括其中可以在第一和第二部件之间形成额外的部件，使得第一和第二部件可以不直接接触的实施例。此外，有关相对术语“顶部”、“正面”、“底部”和“背面”用于提供元件之间的相对关系而不是用于表示任何绝对方向。为了简明和清楚，可以任意地以不同的比例绘制各个部件。
[0032]图1A是根据本发明的各方面的图像传感器器件100的俯视图。在所述的实施例中，图像传感器器件是背面照明(BSI)图像传感器器件。图像传感器器件100包括像素区101的阵列。每个像素区101被布置成列(例如，C1至Cx)和行(例如，R1至Ry)。术语“像素区”是指包含部件(例如，光检测器和各种电路)的单元晶胞，其可以包括用于将电磁辐射转换成电信号的各种半导体器件。像素区101中的光检测器可以包括光电二极管、互补金属氧化物半导体(CMOS)图像传感器、电荷耦合器件(CCD)传感器、有源传感器、无源传感器和/或其他传感器。在所述的实施例中，每个像素区101可以包括用于记录光(辐射)的强度或亮度的光检测器，诸如光栅型光检测器。每个像素区101还可以包括各种半导体器件，诸如各种晶体管，包括转移晶体管、复位晶体管、源极跟随晶体管、选择晶体管、其他合适的晶体管或它们的组合。其他电路、输入端和/或输出端可以位于图像传感器器件100的外围区中。这些电路、输入端和/或输出端连接至像素区101从而为像素区101提供操作环境并且支持与像素区101的外部通讯。为简明起见，本发明描述包括单个像素区的图像传感器器件；但是，通常这些像素区的阵列可以形成图1中示出的图像传感器器件100。
[0033]图1B是位于衬底(在图1B中未示出)上的图像传感器器件100中的像素区101的放大俯视图。像素区101是指用于将电磁辐射转换成电信号的包括至少一个光检测器106和各种电路的单元晶胞。在所述的实施例中，光检测器106包括用于记录光(辐射)的强度或亮度的光电二极管。像素区101可以包含各种晶体管，包括转移晶体管110、复位晶体管112、源极跟随晶体管114、选择晶体管116或其他合适的晶体管或它们的组合。像素区101还可以包括位于衬底中的各种掺杂区域，例如掺杂区域118A、118B和120。掺杂区域118A和118B被配置成前面提及的晶体管的源极/漏极区域。掺杂区域120还被称为浮置扩散区域120。浮置扩散区域120位于转移晶体管110和复位晶体管112之间，并且是用于转移晶体管110和复位晶体管112的源极/漏极区域之一。导电部件132与源极跟随晶体管114的栅极堆叠件的一部分重叠并且连接至浮置扩散区域120。图像传感器器件100还包括在衬底中形成的各种隔离部件从而将衬底的各个区域隔离开以防止各个区域之间出现漏电流。在所述的实施例中，在像素区101中形成掺杂隔离部件108以将光检测器106、转移晶体管110、复位晶体管112、源极跟随晶体管114和选择晶体管116隔离开。在如图1C所示的外围区中形成各种介电隔离部件126。
[0034]图1C是沿着图1B中的线B-B’截取的像素区101和图像传感器器件100的外围区102的截面图。图像传感器器件100包括具有正面104A和背面104B的衬底104。在所述的实施例中，衬底104是包含硅的半导体衬底。可选地或另外地，衬底104包含另一元素半导体，诸如锗；化合物半导体，包括碳化硅、砷化镓；合金半导体，包括SiGe、GaAsP, AlInAs和/或AlGaAs;或它们的组合。衬底104可以是绝缘体上半导体(SOI)。根据设计要求(例如，P型衬底或η型衬底)，衬底104可以具有各种掺杂结构。在一些实施例中，P型是指使空穴作为半导体材料中的多数带电载流子，而η型是指使电子作为半导体材料中的大多数带电载流子。在所述的实施例中，衬底104是P型衬底。可以用于掺杂衬底104的P型掺杂物包括硼、镓、铟、其他合适的P型掺杂物或它们的组合。衬底104可以可选地是η型掺杂衬底。可以用于掺杂衬底104的η型掺杂物包括磷、砷、其他合适的η型掺杂物或它们的组合。
[0035]像素区101包括至少一个光检测器106 (诸如光电二极管)，其包括感光区域106Α和固定层106Β。感光区域106Α是在衬底104中特别是沿着衬底104的正面104Α形成的具有第一导电类型掺杂物的掺杂区域。在所述的实施例中，感光区域106Α是η型掺杂区域。固定层106Β是在衬底104的正面104Α与感光区域106Α重叠的掺杂层。固定层106Β的导电类型掺杂物与感光区域106Α相反。在所述的实施例中，固定层106Β是P型注入层。
[0036]像素区101还包括各种晶体管，诸如转移晶体管110 (在图1B中示出)、复位晶体管112 (在图1B中示出)、源极跟随晶体管114和选择晶体管116 (在图1B中示出)。每个晶体管具有相应的设置在衬底104的正面104Α上方的栅极堆叠件。在所述的实施例中，源极跟随晶体管114的栅极堆叠件上覆隔离阱区109。隔离阱区109的顶面离开正面104Α距离W2。距离W2在约I(K)O A至约3000 A的范围内。隔离阱区109的底面与背面104B基本对准。隔离阱区109具有与感光区域106A的第一导电类型相反的第二导电类型。在所述的实施例中，隔离阱区109是P型掺杂区域。用于隔离阱区109的剂量为约IX IO11至3 X IO11个原子/cm3。隔离阱区109围绕光检测器106的感光区域106A。每一个晶体管的栅极堆叠件包括栅极介电层和栅电极层。栅极介电层包含介电材料，诸如氧化硅、高k介电材料、其他介电材料或它们的组合。高k介电材料的实例包括Hf02、HfSi0、HfSi0N、HfTa0、HfFiO、HfZrO、氧化锆、氧化铝、二氧化铪-氧化铝(HfO2-Al2O3)合金或它们的组合。栅电极层包含多晶硅和 / 或金属，包括 Al、Cu、T1、Ta、W、Mo、TaN、NiS1、CoS1、TiN、WN、TiAl、TiAlN、TaCN, TaC、TaSiN或它们的组合。
[0037]外围区102可以包括连接至像素区101从而为像素区101提供操作环境的读出电路和/或控制电路。在所述的实施例中，示出PMOS晶体管122和NMOS晶体管124。PMOS晶体管122包括在η型阱122C中形成的具有ρ型导电性的栅极堆叠件122Α和源极/漏极区域122Β。NMOS晶体管124包括在ρ型阱124C中形成的具有η型导电性的栅极堆叠件124Α和源极/漏极区域124Β。
[0038]图像传感器器件100还包括在外围区102的衬底104中形成的多个介电隔离部件126和在像素区101的衬底104中形成的多个掺杂隔离部件108。掺杂隔离部件108和介电隔离部件126将衬底104的各个区域隔离开以防止各个区域之间出现漏电流。在所述的实施例中，介电隔离部件126和掺杂隔离部件108将PMOS晶体管122和NMOS晶体管124、光检测器106、转移晶体管110 (在图1B中示出)、复位晶体管112 (在图1B中示出)、源极跟随晶体管114和选择晶体管116 (在图1B中示出)隔离开。
[0039]介电隔离部件126包含氧化硅、氮化硅、氮氧化硅、其他绝缘材料或它们的组合。每一个介电隔离部件126都具有从正面104Α延伸至衬底104内的深度Dp深度D1在约2000 A至约3500 A的范围内。
[0040]每一个掺杂隔离部件108都具有从正面104Α延伸至衬底104内的深度D2。深度D2在约1000 A至约3000 A的范围内。掺杂隔离部件108具有如隔离阱区109的第二导电类型。掺杂隔离部件108的深度D2基本等于隔离阱区109到衬底104的正面104A的距离W20掺杂隔离部件108和隔离阱区109围绕光检测器106的感光区域106A以防止光检测器106和其他区域之间出现横向漏电路径(horizontal leakage path)。在所述的实施例中，掺杂隔离部件108是ρ型掺杂区域。掺杂隔离部件108的ρ型掺杂物包括硼⑶、BF2、镓、铟、其他合适的P型掺杂物或它们的组合。用于掺杂物的剂量为约2X IO12至约8X IO12个原子/cm3。可选地，当隔离阱区109是η型掺杂区时，掺杂隔离部件108也是η型掺杂区。掺杂隔离部件108的η型掺杂物包括磷、砷、其他合适的η型掺杂物或它们的组合。
[0041]图像传感器器件100还包括设置在衬底104的正面104Α上方(包括在光检测器106上方)的多层互连件(MLI) 128。MLI128连接至图像传感器器件100的各个元件，例如光检测器106，使得图像传感器器件100的各个元件可以通过操作以对照明光(成像辐射)做出适当的响应。MLI128包括各种导电部件130和132，其可以是垂直互连件130，诸如接触件和/或通孔130 ;和横向互连件132，诸如线132。各种导电部件130和132包含导电材料，诸如铝、铝/硅/铜合金、钛、氮化钛、钨、多晶硅、金属硅化物或它们的组合。
[0042]MLI128的各种导电部件130和132介于层间介电(ILD)层134中。ILD层134可以包含二氧化硅、氮化硅、氮氧化硅、原硅酸四乙酯(TEOS)氧化物、磷硅酸盐玻璃(PSG)JI磷硅酸盐玻璃(BPSG)、氟化硅玻璃(FSG)、碳掺杂的氧化硅、非晶氟化碳、低k介电材料、聚酰亚胺、或它们的组合。ILD层134可以具有多层结构。
[0043]在衬底104的正面104A上方设置载具晶圆136。在所述的实施例中，载具晶圆136接合至MLI128。载具晶圆136包含硅或玻璃。载具晶圆136可以为在衬底104的正面104A上形成的各种部件(诸如光检测器106)提供保护，并且还可以为加工衬底104的背面104B提供机械强度和支撑。
[0044]图像传感器器件100还包括设置在衬底104的背面104B的掺杂层138。通过注入工艺、扩散工艺、退火工艺或它们的组合形成掺杂层138。在所述的实施例中，掺杂层138包含P型掺杂物，诸如硼、镓、铟或它们的组合。掺杂层138具有从衬底104的背面104B延伸到衬底104内的掺杂深度d。可以对掺杂层138的掺杂深度、掺杂浓度、掺杂轮廓或它们的组合进行选择以通过增大量子效率、减少暗电流或减少白像素缺陷来优化图像质量。
[0045]图像传感器器件100还可以包括在衬底104的背面104B上方设置的抗反射层140、滤色器142和透镜144。抗反射层140包含介电材料，诸如氮化硅或氮氧化硅。
[0046]滤色器142设置在抗反射层140上方，并且与光检测器106的感光区域106A对准。滤色器142被设计成滤过预定波长的光。例如，滤色器142可以向光检测器106滤过红色波长、绿色波长或蓝色波长的可见光。在实例中，滤色器142包含用于过滤掉特定频带(例如，所需的光波长)的基于染料(或基于颜料)的聚合物。
[0047]透镜144设置在滤色器142上方并且也与光检测器106的感光区域106A对准。透镜144可以与光检测器106和滤色器142呈现各种位置布置，使得透镜144将入射辐射146聚集在光检测器106的感光区域106A上。可选地，可以颠倒滤色器层142和透镜144的位置，使得透镜144设置在抗反射层140和滤色器142之间。
[0048]在根据一个或多个实施例的图像传感器器件100的操作中，图像传感器器件100被设计成接收向衬底104的背面104B行进的辐射146。透镜144将入射辐射146导向滤色器142。然后入射辐射146从滤色器142通过抗反射层140传递至衬底104和相应的光检测器106，尤其是传递至感光区域106A。当暴露于入射辐射146时，光检测器106通过积累电荷对入射辐射146做出响应。当转移晶体管110的栅极导通时，电荷从光检测器106转移到浮置扩散区域120。通过导电部件132的连接(在图1B中示出)，源极跟随晶体管114可以将来自浮置扩散区域120的电荷转换成电压信号。选择晶体管116可以使得像素阵列的单行被读出电子设备读取。复位晶体管112充当使浮置扩散区域120复位的开关。当复位晶体管112导通时，浮置扩散区域120有效地被连接至电源供应器，清除全部集成电荷。
[0049]图2是根据本发明的一个或多个实施例的形成图像传感器器件的方法200的流程图。方法200的流程图，在操作201中，在衬底上方形成图案化硬掩模层。在所述的实施例中，衬底具有P型极性。可选地，衬底具有η型极性。衬底具有像素区和外围区。图案化硬掩模层具有位于外围区中的多个第一开口和位于像素区中的多个第二开口。通过多个第一开口和多个第二开口暴露衬底的一部分。方法200继续进行操作202，在像素区上方形成第一图案化掩模层以暴露外围区。第一掩模层包括与下面的图案化硬掩模层具有不同抗蚀刻性的第一类型光刻胶或介电层。在某些实施例中，第一类型光刻胶是负型光刻胶。可选地，第一类型光刻胶是正型光刻胶。方法200继续进行操作203，在衬底中蚀刻出多个第一沟槽。去除通过位于外围区中的多个第一开口暴露的衬底的一部分。在蚀刻出第一沟槽之后去除第一图案化掩模层。方法200继续进行操作204，用介电材料填充每个第一沟槽、每个第一开口和每个第二开口。方法200继续进行操作205，在外围区上方形成第二图案化掩模层从而暴露像素区。第二图案化掩模层位于图案化硬掩模层上方。第二掩模层包括与下面的图案化硬掩模层具有不同抗蚀刻性的第二类型光刻胶或介电层。第二类型光刻胶与第一类型光刻胶相反。在一些实施例中，第二类型光刻胶是正型光刻胶。可选地，第二类型光刻胶是负型光刻胶。方法200继续进行操作206，去除位于像素区上方的每个第二开口中的介电材料。方法200继续进行操作207，通过每个第二开口注入多种掺杂物以在像素区中形成各种掺杂隔离部件。在所述的实施例中，多种掺杂物具有P型极性。可选地，多种掺杂物具有η型极性。此外，可以理解，可以在方法200之间、期间和之后提供其他步骤。
[0050]图3Α至图3F是根据图2的方法的各个实施例在各个制造阶段的图像传感器器件100的截面图。已经简化了各个附图以便更好地理解本发明的发明构思。
[0051 ] 返回参照图2，方法200从操作201开始。
[0052]图3Α是在实施操作201之后的图像传感器器件100的截面图。衬底104具有正面104Α和背面104Β。衬底104是包含硅的半导体衬底。在所述的实施例中，衬底104是ρ型硅衬底。用于掺杂衬底104的ρ型掺杂物包括硼、镓、铟、其他合适的ρ型掺杂物或它们的组合。可选地，衬底104包含在先前段落中提及的合适的材料。
[0053]在衬底104的正面104Α上方形成硬掩模层301。硬掩模层301可以具有多层结构。在一些实施例中，硬掩模层301包括垫层(pad layer)(未示出)和位于垫层上方的介电层(未示出)。垫层(诸如氧化物层)充当衬底104和上覆介电层之间的应力缓冲层。介电层包含含氮材料，诸如氮化硅或氮氧化硅。可选地，介电层包含非晶碳材料、碳化硅或原硅酸四乙酯(TEOS)。通过诸如化学汽相沉积(CVD)或等离子体增强化学汽相沉积(PECVD)的工艺形成硬掩模层301。
[0054]然后，对硬掩模层301实施第一光刻图案化工艺。第一光刻图案化工艺包括光刻胶涂层、软烘烤、掩模对准、曝光、曝光后烘烤、显影光刻胶、冲洗、干燥或它们的组合。在光刻胶涂层中，在硬掩模层301上涂覆光刻胶层(未示出)。在掩模对准中，具有掩模图案的光掩模303与衬底104对准。根据将要在半导体衬底上形成的集成电路部件来设计掩模图案。光掩模303包括用于构建掩模图案的透光区域303A和非透光区域303B。在曝光中，辐射束305穿过光掩模303的透光区域303A到达下面的位于衬底104上的光刻胶层。非透光区域303B阻挡辐射束305到达下面的光刻胶层。在显影光刻胶中，将光掩模303中的集成电路部件转印到下面的位于衬底104上的光刻胶层。在衬底104中，在衬底104中分配像素区101和外围区102。在外围区102和像素区101上方形成位于光刻胶层中的具有多个第一开口 307和多个第二开口 309的集成电路部件。
[0055]接下来，通过使用上覆的光刻胶层作为蚀刻掩模，通过诸如反应离子蚀刻(RIE)的蚀刻工艺图案化硬掩模层301。将光刻胶层中的集成电路部件转印至硬掩模层301中。图案化硬掩模层301具有位于外围区102上方的多个第一开口 307和位于像素区101上方的多个第二开口 309。通过多个第一开口 307和多个第二开口 309暴露衬底104的正面104A的一部分。
[0056]返回参照图2，方法200继续进行操作202和203。在像素区上方形成第一图案化掩模层以暴露外围区。在位于外围区中的衬底中蚀刻出多个第一沟槽。
[0057]图3B是在实施操作202和203之后的图像传感器器件100的截面图。在操作202中，在图案化硬掩模层301上方形成第一掩模层311。第一掩模层311过填充第一开口 307和第二开口 309至高于硬掩模层301的顶面30IA的水平。第一掩模层311包括与下面的硬掩模层301具有不同抗蚀刻性的第一类型光刻胶311或介电材料。通过合适的光刻和/或蚀刻工艺图案化第一掩模层311以覆盖像素区101并暴露外围区102。[0058]在某些实施例中，第一类型光刻胶311是负型光刻胶。实施第二光刻图案化工艺以在图案化硬掩模层301上涂覆第一类型光刻胶311。光掩模313具有用于曝光操作的透光区域313A和非透光区域313B的掩模图案。在曝光操作期间，辐射束315穿过光掩模313的透光区域313A到达下面的位于衬底104上的第一类型光刻胶311。非透光区域313B阻挡辐射束315到达下面的第一类型光刻胶311。在显影操作期间，保留位于透光区域313A下方的暴露于福射束315中的第一类型光刻胶311以覆盖衬底104的像素区101。去除位于非透光区域313B下方的未暴露于福射束315中的第一类型光刻胶311以暴露衬底104的外围区102。
[0059]可选地，第一类型光刻胶311是正型光刻胶。如图3B所示，用于曝光操作的光掩模313具有相反色调(opposite tone)的掩模图案。透光区域覆盖外围区102，非透光区域覆盖像素区101。通过这种第二光刻图案化工艺，第一类型光刻胶311覆盖像素区101并且暴露外围区102。
[0060]在操作203中，在外围区102中的衬底内蚀刻出多个第一沟槽317。去除通过多个第一开口 307暴露的衬底104的一部分。每一个第一沟槽317都具有从正面104A延伸至衬底104内的深度D115深度D1在约2000A至约3500 A的范围内。像素区101在形成第一沟槽317的蚀刻工艺期间被图案化掩模层311覆盖。在操作203之后去除图案化掩模层311。
[0061]返回参照图2，方法200继续进行操作204。用介电材料填充每个第一沟槽、每个
第一开口和每个第二开口。
[0062]图3C是在实施操作204之后的图像传感器器件100的截面图。在至少一个实施例中，形成过填充每个第一沟槽317、每个第一开口 307、每个第二开口 309和硬掩模层301的介电材料。对介电材料实施诸如化学机械抛光(CMP)工艺和/或蚀刻工艺的平坦化工艺以减少介电材料的厚度从而暴露图案化硬掩模层301的顶面301A。在外围区102中的相应第一沟槽317和第一开口 307中形成多个介电隔离部件126。还用介电材料填充像素区101中的每个第二开口 309。与第一沟槽317具有相同深度D1的介电隔离部件126电隔离衬底104中的各个区域。
[0063]返回参照图2，方法200继续进行操作205和206。在外围区上方形成第二图案化掩模层以暴露像素区。去除位于像素区上方的每个第二开口中的介电材料。
[0064]图3D是在实施操作205和206之后的图像传感器器件100的截面图。在操作205中，在图案化硬掩模层301上方以及在第一开口 307和第二开口 309中的介电材料上方形成第二掩模层319。第二掩模层319包含与下面的硬掩模层301具有不同抗蚀刻性的第二类型光刻胶319或介电材料。通过合适的光刻和/或蚀刻工艺图案化第二掩模层319以覆盖外围区102并暴露像素区101。在一些实施例中，第二类型光刻胶319与第一类型光刻胶311相反。
[0065]在一些实施例中，第二类型光刻胶319是正型光刻胶。实施第三光刻图案化工艺以在硬掩模层301上涂覆第二类型光刻胶319。光掩模321具有用于曝光操作的透光区域321A和非透光区域321B的掩模图案。在曝光操作期间，辐射束323穿过光掩模321的透光区域321A到达下面的位于衬底104上的第二类型光刻胶319。非透光区域321B阻挡辐射束323到达下面的第二类型光刻胶319。在显影操作期间，去除位于透光区域321A下方的暴露于辐射束323中的第二类型光刻胶319以暴露衬底104的像素区101。保留位于非透光区域321B下方的未暴露于辐射束323中的第二类型光刻胶319以覆盖衬底104的外围区 102。
[0066]可选地，第二类型光刻胶319是负型光刻胶。如图3D所示，用于曝光操作的光掩模321具有相反色调的掩模图案。透光区域覆盖外围区102，而非透光区域覆盖像素区101。通过这种第三光刻图案化工艺，图案化的第二类型光刻胶319覆盖外围区102并暴露像素区 101。
[0067]有利地是，第二类型光刻胶319与第一类型光刻胶311相反。在第二和第三光刻图案化工艺期间，光掩模313和光掩模321可以是同一光掩模。在操作202和205中，通过使用不同类型光刻胶311和319。第二和第三光刻图案化工艺可以使用同一光掩模来覆盖外围区102或像素区101。本发明可以通过在不同工艺操作使用同一光掩模层而降低光刻图案化工艺的成本。
[0068]在其他实施例中，根据工艺要求，第二和第三光刻图案化工艺可以使用不同的光掩模或相同类型的光刻胶。
[0069]在操作206中，去除位于像素区101上方的每个第二开口 309中的介电材料。通过多个第二开口 309暴露衬底104的一部分。外围区102在介电材料去除工艺期间被第二掩模层319覆盖。可以在操作206之后去除第二掩模层319。
[0070]返回参照图2，方法200继续进行操作207。通过每个第二开口注入多种掺杂物以在像素区中形成各种掺杂隔离部件。
[0071]图3E是在实施操作207之后的图像传感器器件100的截面图。通过每个第二开口 309将多种掺杂物325注入到衬底104的像素区101内以形成各种掺杂隔离部件108。多种掺杂物325具有第二导电类型。形成掺杂隔离部件108以围绕未被图案化硬掩模层301覆盖的晶体管(图1B中的110、112、114和116)的有源区。在所述的实施例中，掺杂隔离部件108是ρ型掺杂区域。掺杂隔离部件108的ρ型掺杂物包括硼(B)、BF2、镓、铟、其他合适的P型掺杂物或它们的组合。用于掺杂物的剂量为约2X IO12至约8X IO12个原子/cm3。每一个掺杂隔离部件108都具有从正面104A延伸至衬底104内的深度D2。深度D2在约1000 A至约3000 A的范围内。掺杂隔离部件108围绕晶体管(图1B中的110、112、114和116)的有源区域并且还围绕光检测器106 (在图1B和图1C中示出)的感光区域106A。可以消除光检测器106和晶体管(图1B中的110、112、114和116)之间可能的横向漏电路径。当深度D2小于1000A时，掺杂隔离部件108不能电隔离各个区域。因此，可能降低图像传感器器件100的器件性能。当深度D2大于3000 A时，硬掩模层301在实现深度D2的高能量注入工艺期间不能有效地保护下面的衬底114免受损伤。
[0072]可以理解，可以在方法200的操作207之前、期间和之后提供其他步骤。例如，图3F是在操作207之后的图像传感器器件100的截面图。在掺杂隔离部件108形成之后去除硬掩模层301。可以进一步平坦化介电隔离部件126以减少介电隔离部件126在衬底104的正面104A之上的高度。
[0073]可以实施其他步骤以实现如图1C所示的图像传感器器件100。图像传感器器件100还包括光检测器106 (诸如光电二极管)，其包括感光区域106A和固定层106B。感光区域106A是在衬底104中特别是沿着衬底104的正面104A形成的具有第一导电类型掺杂物的掺杂区域。感光区域106A的第一导电类型与掺杂隔离部件108的第二导电类型相反。在所述的实施例中，感光区域106A是η型掺杂区域。固定层106Β是在衬底104的正面104Α与感光区域106Α重叠的掺杂层。固定层106Β具有与感光区域106Α相反的导电类型掺杂物。在所述的实施例中，固定层106Β是ρ型注入层。
[0074]可以在像素区101中形成具有第二导电类型的隔离阱区109。隔离阱区109具有如掺杂隔离部件108的第二导电类型。隔离阱区109在衬底的正面104Α之下距离W2。距离W2在约丨--()Α至约3000 A的范围内。隔离阱区109的底面与衬底104的背面104Β基本相同。「S离阱区109到衬底104的正面104Α的距离W2基本等于掺杂隔离部件108的深度D2。如图1C所示，掺杂隔离部件108和隔离阱区109围绕光检测器106的感光区域106A以防止光检测器106和其他区域之间出现横向漏电路径。通过光刻图案化和注入工艺形成隔离阱区109。在所述的实施例中，隔离阱区109是ρ型掺杂区域。隔离阱区109的ρ型掺杂物包括硼、镓、铟或它们的组合。用于掺杂物的剂量为约IXlO11个原子/cm3至约3X1011个原子/cm3。可选地，隔离阱区109是包括诸如磷、砷、其他合适的η型掺杂物或它们的组合的η型掺杂物的η型掺杂区。
[0075]在外围区102中，通过注入在衬底104中形成η型阱122C和ρ阱124C。通过注入在相应的η型阱122C和ρ阱124中形成源极/漏极区域122Β和源极/漏极区域124Β。
[0076]在衬底104的正面104Α上形成多个栅极堆叠件114、122Α和124Α。栅极堆叠件114对应于像素区101中的源极跟随晶体管114。栅极堆叠件122Α和124Α对应于外围区102中的η型阱122C和ρ阱124C。η型阱122C中的栅极堆叠件122Α和源极/漏极区域122Β构建PMOS晶体管。同样地，ρ型阱124C中栅极堆叠件124Α和源极/漏极区域124Β构建NMOS晶体管。通过合适的工艺，包括沉积、光刻图案化和蚀刻工艺形成栅极堆叠件114、122Α 和 124Α。
[0077]图像传感器器件100还包括在衬底104的正面104Α上方设置的多层互连件(MLI) 128。将MLI128连接至图`像传感器器件100的各种元件，诸如光检测器106。MLI128包括各种导电部件，其可以是垂直互连件，诸如接触件和/或通孔130 ;和横向互连件，诸如线132。通过合适的工艺，包括沉积、光刻图案化和蚀刻工艺形成导电部件130和132以形成垂直和横向互连件。
[0078]在层间介电(ILD)层134中设置MLI128的各种导电部件130和132。ILD层134可以具有多层结构。可以通过合适的工艺，包括化学汽相沉积(CVD)或等离子体增强化学汽相沉积(PECVD)形成ILD层134。在一个实例中，可以在包括镶嵌工艺的集成工艺中形成MLI128 和 ILD 层 134。
[0079]在一些实施例中，在MLI128形成之后，包括进一步的工艺步骤。如图1C所示，将载具晶圆136接合至MLI128。载具晶圆136为加工衬底104的背面104Β提供机械强度和支撑。对衬底104的背面104Β实施诸如化学机械抛光(CMP)工艺的平坦化工艺以减少衬底104的厚度。通过穿过背面104Β的注入工艺、扩散工艺、退火工艺或它们的组合形成掺杂层138。掺杂层138可以在平坦化工艺期间修复背面104Β的损伤，并且减少暗电流和白像素。在衬底104的背面104Β上方设置抗反射层140、滤色器142和透镜144。滤色器142和透镜144与光检测器106的感光区域106Α对准。
[0080]本发明的各个实施例可以用于提高图像传感器器件的性能。例如，通过注入工艺在像素区101中形成掺杂隔离部件108。本发明消除了常规方法中在像素区中形成浅沟槽隔离(STI)期间具有蚀刻损伤的缺点。在没有蚀刻损伤的情况下，本发明可以减少暗电流或减少图像传感器器件的白像素缺陷。在另一实例中，在同一光掩模303的集成电路部件中限定第一开口 307和第二开口 309。通过同一第一光刻图案化工艺,在衬底104上方形成第一开口 307和第二开口 309。然后在外围区102和像素区101中的相应第一开口和第二开口中形成介电隔离部件126和掺杂隔离部件108。通过同一第一光刻图案化工艺来限定出第一开口 307和第二开口 309的位置,本发明消除了在介电隔尚部件126和掺杂隔尚部件108之间可能发生的覆盖问题。随着器件继续按比例缩小，对介电隔离部件126和掺杂隔离部件108的位置进行精确控制以隔离衬底的各个区域从而防止各个区域之间出现漏电流。
[0081]本发明的一个方面描述了一种形成图像传感器器件的方法。在衬底上方形成图案化硬掩模层。图案化硬掩模层具有位于衬底的外围区中的多个第一开口和位于衬底的像素区中的多个第二开口。在像素区上方形成第一图案化掩模层从而暴露外围区。在外围区中的衬底内蚀刻出多个第一沟槽。用介电材料填充每个第一沟槽、每个第一开口和每个第二开口。在外围区上方形成第二图案化掩模层从而暴露像素区。去除位于像素区上方的每个第二开口中的介电材料。通过每个第二开口注入多种掺杂物以在像素区中形成各种掺杂隔离部件。
[0082]本发明的另一方面描述了一种形成图像传感器器件的方法。衬底包括正面和背面以及像素区和外围区。在衬底的正面上方形成图案化硬掩模层。图案化硬掩模层具有位于外围区中的多个第一开口和位于像素区中的多个第二开口。在像素区中的图案化硬掩模层上方形成第一图案化掩模层从而暴露外围区。在外围区中从正面蚀刻出多个第一沟槽。用介电材料填充每个第一沟槽、每个第一开口和每个第二开口。在外围区中的图案化硬掩模层上方形成第二图案化掩模层从而暴露像素区。去除位于像素区上方的每个第二开口中的介电材料。通过每个第二开口注入多种掺杂物以在像素区中形成各种掺杂隔离部件。在像素区的衬底中形成至少一个光检测器。该至少一个光检测器被掺杂隔离部件围绕。在衬底的背面上方形成滤色器和透镜。滤色器和透镜与该至少一个光检测器对准。
[0083]本发明的另一方面描述了一种形成图像传感器器件的方法。衬底包括正面和背面以及像素区和外围区。在衬底的正面上方形成图案化硬掩模层。图案化硬掩模层具有位于外围区中的多个第一开口和位于像素区中的多个第二开口。在像素区中的图案化硬掩模层上方形成第一图案化光刻胶从而暴露外围区。在外围区中从正面蚀刻出多个第一沟槽。用介电材料填充每个第一沟槽、每个第一开口和每个第二开口。在外围区中的图案化硬掩模层上方形成第二图案化光刻胶从而暴露像素区。去除位于像素区上方的每个第二开口中的介电材料。通过每个第二开口注入多种掺杂物以在像素区中形成各种掺杂隔离部件。在像素区的衬底中形成至少一个光检测器。该至少一个光检测器被掺杂隔离部件围绕。在衬底的背面中形成掺杂层。
[0084]尽管已经详细地描述了实施例及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变、替换和更改。作为本领域普通技术人员根据本发明的
【发明内容】
将很容易理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或获得基本上相同结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求应该在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。
【权利要求】
1.一种形成图像传感器器件的方法，所述方法包括: 在衬底上方形成图案化硬掩模层，其中，所述图案化硬掩模层具有位于所述衬底的外围区中的多个第一开口和位于所述衬底的像素区中的多个第二开口； 在所述像素区上方形成第一图案化掩模层从而暴露所述外围区； 在所述外围区中的衬底内蚀刻出多个第一沟槽； 用介电材料填充每个第一沟槽、每个第一开口和每个第二开口 ； 在所述外围区上方形成第二图案化掩模层从而暴露所述像素区； 去除位于所述像素区上方的每个第二开口中的介电材料；以及 通过每个第二开口注入掺杂物以在所述像素区中形成掺杂隔离部件。
2.根据权利要求1所述的方法，其中，所述第一图案化掩模层包含第一类型光刻胶，所述第二图案化掩模层包含第二类型光刻胶，其中，所述第一类型与所述第二类型相反。
3.根据权利要求1所述的方法，其中，所述第一图案化掩模层包含负型光刻胶。
4.根据权利要求1所述的方法，其中，所述第二图案化掩模层包含正型光刻胶。
5.根据权利要求1所述的方法，还包括: 在所述像素区中形成被所述掺杂隔离部件围绕的至少一个感光区域。
6.根据权利要求5所述的方法，其中，所述至少一个感光区域具有第一导电类型，所述掺杂隔离部件具有与所 述第一导电类型相反的第二导电类型。
7.根据权利要求1所述的方法，还包括: 通过第一光掩模限定所述第一图案化掩模层；以及 通过第二光掩模限定所述第二图案化掩模层，其中，所述第一光掩模与所述第二光掩模相同。
8.根据权利要求1所述的方法，其中，所述掺杂物包括硼(B)、BF2、镓、铟或它们的组口 ο
9.一种形成图像传感器器件的方法，所述方法包括: 提供具有正面和背面以及像素区和外围区的衬底； 在所述衬底的正面上方形成图案化硬掩模层，其中，所述图案化硬掩模层具有位于所述外围区中的多个第一开口和位于所述像素区中的多个第二开口； 在位于所述像素区中的图案化硬掩模层上方形成第一图案化掩模层从而暴露所述外围区； 在所述外围区中从正面蚀刻出多个第一沟槽； 用介电材料填充每个第一沟槽、每个第一开口和每个第二开口 ； 在位于所述外围区中的图案化硬掩模层上方形成第二图案化掩模层从而暴露出所述像素区； 去除位于所述像素区上方的每个第二开口中的介电材料； 通过每个第二开口注入掺杂物以在所述像素区中形成掺杂隔离部件； 在所述像素区的衬底中形成至少一个光检测器，其中，所述至少一个光检测器被所述掺杂隔离部件围绕；以及 在所述衬底的背面上方形成滤色器和透镜，其中，所述滤色器和所述透镜与所述至少一个光检测器对准。
10.一种形成图像传感器器件的方法，所述方法包括: 提供具有正面和背面以及像素区和外围区的衬底； 在所述衬底的正面上方形成图案化硬掩模层，其中，所述图案化硬掩模层具有位于所述外围区中的多个第一开口和位于所述像素区中的多个第二开口； 在位于所述像素区中的所述图案化硬掩模层上方形成第一图案化光刻胶从而暴露所述外围区； 在所述外围区中从正面蚀刻出多个第一沟槽； 用介电材料填充每个第一沟槽、每个第一开口和每个第二开口 ； 在位于所述外围区中的图案化硬掩模层上方形成第二图案化光刻胶从而暴露所述像素区； 去除位于所述像素区上方的每个第二开口中的介电材料； 通过每个第二开口注入掺杂物以在所述像素区中形成掺杂隔离部件； 在所述像素区的衬底中形成至少一个光检测器，其中，所述至少一个光检测器被所述掺杂隔离部件围绕；以及 在所述衬底的背面中形成掺杂层。`
【文档编号】H01L27/146GK103456749SQ201210458903
【公开日】2013年12月18日 申请日期:2012年11月14日 优先权日:2012年6月4日
【发明者】吕文祯, 郭景森, 傅士奇, 谢明颖 申请人:台湾积体电路制造股份有限公司