专利名称：GaAs基垂直结构MOS器件及其制作方法
技术领域：
本发明涉及半导体集成电路制造技术领域，具体涉及一种GaAs基垂直结构MOS器件及其制作方法。
背景技术：
III-V化合物半导体材料相对硅材料而言，具有高载流子迁移率、大的禁带宽度等优点，而且在热学、光学和电磁学等方面都有很好的特性。近年来，由于原子层沉积技术和III-V族MOSFET器件研究工作进展迅速，以IIIV族半导体材料为沟道材料，利用ALD介质作为栅介质的MOSFETs，已实现了良好的电学特性，这为制作不同结构的III-V族半导体表面器件奠定了技术基础。Trench MOS器件是一种功率器件，其相对VDMOS而言，具有更高的开态电流，更低的导通电阻，更快的开关速度。具有广泛的市场前景。目前由于硅材料的本身限制，Trench MOS器件的特性，尤其是在最大工作电压和导通电流的折中上，已经很难获得突破。但是πι-v族半导体以其更高的电子迁移率，更有效的选择性腐蚀特性，无论在Trench MOS器件的器件结构，还是器件特性上都将给予极大的改进。需要在III-V族半导体上采用新的器件结构和新的制作流程，以充分发挥πι-v族半导体材料的材料特性，提高Trench MOS器件的耐压特性和导通特性，以满足高性能TrenchMOS器件技术的要求。
发明内容
(一 )要解决的技术问题有鉴于此，本发明的主要目的是提供一种GaAs基的MOS器件及其制作方法，简化了传统硅基高压MOS晶体管的多次注入工艺，但实现比硅器件更低的导通电阻和更优异的频率特性，满足高压MOS晶体管在开关速度方面的应用需求。( 二 )技术方案为达到上述目的，本发明提供了一种GaAs基垂直结构MOS器件，其特征在于，包括一 N型GaAs衬底层101 ;在该N型GaAs衬底层101上形成的N型低掺杂GaAs层102 ；在该N型低掺杂GaAs层102上形成的N型低掺杂InGaP层103 ;在该N型掺杂InGaP层103上形成的N型掺杂GaAs层104 ;在该N型掺杂GaAs层104上形成的P型III-V族半导体沟道层105 ;在该P型III-V族半导体沟道层105上形成的高掺杂III-V族半导体欧姆接触层106 ;在该P型III-V族半导体沟道层105和欧姆接触层106中形成的P型区域107 ;在该N型掺杂InGaP层103以上，N型低掺杂GaAs层104P型III-V族半导体沟道层105和欧姆接触层106中形成的栅槽结构，在该栅槽结构中形成的栅介质层108 ;在该栅介质层108上形成的栅金属电极109 ;在该欧姆接触层106和P型区域107上形成的源金属电极110 ；在该N型GaAs衬底101背面形成的漏金属电极111。为达到上述目的，本发明还提供了一种制作GaAs基垂直结构MOS器件的方法，该方法包括步骤I :在N型GaAs衬底层101上形成N型低掺杂GaAs层102 ；
步骤2 :在N型低掺杂GaAs层102上形成N型低掺杂InGaP层103 ；步骤3 :在N型低掺杂InGaP层103上形成N型掺杂GaAs层104 ；步骤4 :在N型掺杂GaAs层104上形成P型III-V族半导体沟道层105 ；步骤5 :在P型III-V族半导体沟道层105上形成高掺杂III-V族半导体欧姆接触层106 ；步骤6 :在P型III-V 族半导体沟道层105和欧姆接触层106中形成P型区域107 ；步骤7 :在N型掺杂GaAs层104、P型III-V族半导体沟道层105和欧姆接触层106上形成栅槽结构；步骤8 :在栅槽结构中形成栅介质层108 ；步骤9 :在栅介质层108上形成栅金属电极109 ；步骤10 :在欧姆接触层106和P型区域107的各一部分上腐蚀掉栅介质后，在裸露出的部分上形成源金属电极110 ；步骤11 :在N型GaAs衬底101上形成漏金属电极111。(三)有益效果从上述技术方案可以看出，本发明具有以下有益效果本发明提供的这种GaAs基垂直结构MOS器件及其制作方法，由于采用了多层外延结构设计，尤其是InGaP层的设计，实现了栅槽腐蚀中的选择性腐蚀，从而提高器件制作过程中的一致性和工艺稳定性；通过外延生长的方法实现不同掺杂材料的生长，简化了硅基高压MOS器件的制作流程，由Si基Trench-MOS器件的三次离子注入工艺，减少到本发明中制作工艺的一次离子注入，从而降低了高压MOS器件的流片成本。另外，本发明中的III-V族半导体材料比Si材料具有高的电子迁移率，所以无论是在沟道中，还是在漂移区，电子迁移率都大于传统的硅器件。所以可以减小了器件的导通电阻(导通电阻与载流子迁移率成反比)并提高器件的跨导特性(跨导与载流子迁移率成正比)，从而提高了器件的开关速度。所以满足高压MOS晶体管在开关速度方面的应用。
图I是依照本发明实施例的GaAs基垂直结构MOS器件的示意图；图2是依照本发明实施例制作GaAs基垂直结构MOS器件的方法流程图；图3-1至图3-12是依照本发明实施例制作GaAs基垂直结构MOS器件的工艺流程图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。本发明提供的这种GaAs基垂直结构MOS器件及其制作方法，利用III-V族半导体材料高的电子迁移率特性，减小了器件的导通电阻；通过InGaP层的设计，实现了栅槽腐蚀中的选择性腐蚀，从而提高器件制作过程中的一致性和工艺稳定性。如图I所示，图I示出了依照本发明实施例的GaAs基垂直结构MOS器件的示意图，该GaAs基垂直结构MOS器件包括一 N型GaAs衬底层101 ;在该N型GaAs衬底层101上形成的N型低掺杂GaAs层102 ;在该N型低掺杂GaAs层102上形成的N型低掺杂InGaP层103 ;在该N型掺杂InGaP层103上形成的N型掺杂GaAs层104 ;在该N型掺杂GaAs层104上形成的P型III-V族半导体沟道层105 ;在该P型III-V族半导体沟道层105上形成的高掺杂III-V族半导体欧姆接触层106 ;在该P型III-V族半导体沟道层105和欧姆接触层106中形成的P型区域107 ;在该N型掺杂InGaP层103以上，N型低掺杂GaAs层104P型III-V族半导体沟道层105和欧姆接触层106中形成的栅槽结构，在该栅槽结构中形成的栅介质层108 ;在该栅介质层108上形成的栅金属电极109 ;在该欧姆接触层106和P型区域107上形成的源金属电极110 ;在该N型GaAs衬底101背面形成的漏金属电极111。其中，所述N型GaAs衬底层101为重掺杂GaAs衬底，易与漏电极金属形成低电阻欧姆接触。所述N型低掺杂GaAs层102，其掺杂浓度在5 X IO15CnT3到5 X 1017cm_3，其厚度在I微米至IJ 100微米的范围内。所述N型低掺杂InxGahP层103,其厚度在I纳米到100纳米的范围内，其铟(In)组分根据实际需求变化，O < X < I。所述N型掺杂GaAs层104，其掺杂浓度在5 X IO15CnT3到5X 1017cm_3，掺杂类型为N型，其厚度在I纳米到100纳米的范围内，其掺杂浓度根据实际需求变化。所述P型III-V族半导体沟道层105，其掺杂浓度在 5X IO16CnT3到5X 1019cm_3，掺杂类型为P型，其厚度在I纳米到200纳米的范围内；其采用的III-V族半导体薄层材料包括砷化镓(GaAs)与砷化铟(InAs)中的任一种化合物以及它们的多元合金。所述高掺杂III-V族半导体欧姆接触层106，其掺杂浓度在5X IO18CnT3到I X IO20Cm-3,其厚度在10纳米到500纳米的范围内，其采用的III-V族半导体薄层材料包括砷化镓(GaAs)与砷化铟(InAs)中的任一种化合物以及它们的多元合金。所述形成的P型区域107位于源金属电极109与P型III-V族半导体沟道层105之间。所述栅介质层108的介电常数k大于4，该栅介质层108采用的材料包括氧化物、氮化物，以及氧化物、氮化物的任意混合，或者氧化物、氮化物或氮氧化物的多层任意组合。所述栅金属电极109的形状为T型结构，其材料为功函数金属层和低电阻金属的复合金属材料，该T型栅电极两侧覆盖部分欧姆接触层。所述源金属电极110形成于欧姆接触层与P型区域上。所述漏金属电极111形成于N型GaAs衬底101背面。基于图I所示的GaAs基的MOS器件的示意图，图2示出了依照本发明实施例制作GaAs基的MOS器件的方法流程图，该方法包括以下步骤步骤I :在N型GaAs衬底层101上形成N型低掺杂GaAs层102 ；步骤2 :在N型低掺杂GaAs层102上形成N型低掺杂InGaP层103 ；步骤3 :在N型低掺杂InGaP层103上形成N型掺杂GaAs层104 ；步骤4 :在N型掺杂GaAs层104上形成P型III-V族半导体沟道层105 ；步骤5 :在P型III-V族半导体沟道层105上形成高掺杂III-V族半导体欧姆接触层106 ；步骤6 :在P型III-V族半导体沟道层105和欧姆接触层106中形成P型区域107 ；步骤7 :在N型掺杂GaAs层104、P型III-V族半导体沟道层105和欧姆接触层106上形成栅槽结构；步骤8 :在栅槽结构中形成栅介质层108 ；步骤9 :在栅介质层108上形成栅金属电极109 ；步骤10 :在欧姆接触层106和P型区域107的各一部分上腐蚀掉栅介质后，在裸露出的部分上形成源金属电极110 ；步骤11 :在N型GaAs衬底101上形成漏金属电极111。其中，所述的N型低掺杂GaAs层102和N型掺杂GaAs层104、N型低掺杂InGaP层103、P型III-V族半导体沟道层105、高掺杂III-V族半导体欧姆接触层106是采用分子束外延(MBE)或者金属有机化学气相沉积(MOCVD)方法来实现。步骤6是在P型III-V族半导体沟道层105和欧姆接触层106中定向离子注入杂质离子形成P型区域107。·步骤7中所述所述在N型掺杂GaAs层104、P型III-V族半导体沟道层105和欧姆接触层106上形成栅槽结构是采用栅槽腐蚀的方法实现的，该栅槽腐蚀是采用具有选择性腐蚀的腐蚀液对欧姆接触层和P型沟道层进行腐蚀，腐蚀停止在N型低掺杂InGaP层103上，然后对InGaP层进行腐蚀，腐蚀停止在GaAs层102上，从而形成栅槽结构。步骤8中所述在栅槽结构中形成栅介质层108，是采用物理气相沉积(PVD)、化学气相沉积(CVD)或者原子层沉积(ALD)方法来实现的。步骤9中所述在栅介质层108上形成栅金属电极109，是采用光学光刻、电子束蒸发、溅射的方法以及剥离工艺方法来实现的。步骤10中所述在欧姆接触层106和P型区域107的各一部分上腐蚀掉栅介质后，在裸露出的部分上形成源金属电极110，是光学光刻、湿法腐蚀的方法裸露出一部分欧姆接触层和P型区域后，在裸露区域上采用电子束蒸发和剥离的方法来实现的。步骤11中所述在N型GaAs衬底101上形成的漏金属电极111，是光学光刻、电子束蒸发、溅射的方法以及剥离方法来实现的。基于图I和图2所示的GaAs基的MOS器件及其制作方法，图3_1至图3_9示出了依照本发明实施例的制作GaAs基的MOS器件的工艺流程图，具体包括如图3-1所示，选择一 N型高掺杂GaAs衬底片101，在该单晶衬底101上外延生长N型低掺杂GaAs层102 ；如图3-2所示，在N型低掺杂GaAs层102上外延生长N型低掺杂InGaP层103 ；如图3-3所示，在N型低掺杂InGaP层103上外延生长N型掺杂GaAs层104 ；如图3-4所示，在N型掺杂GaAs层104上外延生长P型III-V族半导体沟道层105 ；如图3-5所示，P型III-V族半导体沟道层105上形成的高掺杂III-V族半导体欧姆接触层106 ；如图3-6所示，在P型III-V族半导体沟道层105和欧姆接触层106中形成的P型区域107 ；如图3-7所示，在N型掺杂InGaP层104、P型III-V族半导体沟道层105和欧姆接触层106上形成栅槽结构；如图3-8所示，在栅槽结构上形成栅介质层108 ；如图3-9所示，在栅介质层108上形成栅金属电极109 ；如图3-10所示，以栅金属为掩模腐蚀掉欧姆接触层106和P型区域107上的栅介质；如图3-11所示，在欧姆接触层106和P型区域107裸露出的部分上形成的源金属电极110 ；如图3-12所示，在N型GaAs衬底101上形成的漏金属电极111。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详 细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种GaAs基垂直结构MOS器件,其特征在于,包括 一 N型GaAs衬底层(101)； 在该N型GaAs衬底层(101)上形成的N型低掺杂GaAs层(102)； 在该N型低掺杂GaAs层(102)上形成的N型低掺杂InGaP层(103)； 在该N型掺杂InGaP层(103)上形成的N型掺杂GaAs层(104)； 在该N型掺杂GaAs层(104)上形成的P型III-V族半导体沟道层(105)； 在该P型III-V族半导体沟道层(105)上形成的高掺杂III-V族半导体欧姆接触层(106)； 在该P型III-V族半导体沟道层(105)和欧姆接触层(106)中形成的P型区域(107)；在该N型掺杂InGaP层(103)以上，N型低掺杂GaAs层(104) P型III-V族半导体沟道层(105)和欧姆接触层(106)中形成的栅槽结构，在该栅槽结构中形成的栅介质层(108)；在该栅介质层(108)上形成的栅金属电极(109)； 在该欧姆接触层(106)和P型区域(107)上形成的源金属电极(110)； 在该N型GaAs衬底(101)背面形成的漏金属电极(111)。
2.根据权利要求I所述的GaAs基垂直结构MOS器件，其特征在于，所述N型GaAs衬底层(101)为重掺杂GaAs衬底，易与漏电极金属形成低电阻欧姆接触。
3.根据权利要求I所述的GaAs基垂直结构MOS器件，其特征在于，所述N型低掺杂GaAs层(102)，其掺杂浓度在5 X IO15CnT3到5 X 1017cm_3，其厚度在I微米到100微米的范围内。
4.根据权利要求I所述的GaAs基垂直结构MOS器件，其特征在于，所述N型低掺杂InxGahP层(103)，其厚度在I纳米到100纳米的范围内，其铟(In)组分根据实际需求变化，O < X < I。
5.根据权利要求I所述的GaAs基垂直结构MOS器件，其特征在于，所述N型掺杂GaAs层(104)，其掺杂浓度在5 X IO15CnT3到5 X 1017cm_3，掺杂类型为N型，其厚度在I纳米到100纳米的范围内，其掺杂浓度根据实际需求变化。
6.根据权利要求I所述的GaAs基垂直结构MOS器件，其特征在于，所述P型III-V族半导体沟道层(105)，其掺杂浓度在5 X IO16CnT3到5 X 1019cm_3，掺杂类型为P型，其厚度在I纳米到200纳米的范围内；其采用的III-V族半导体薄层材料包括砷化镓(GaAs)与砷化铟(InAs)中的任一种化合物以及它们的多元合金。
7.根据权利要求I所述的GaAs基垂直结构MOS器件，其特征在于，所述高掺杂III-V族半导体欧姆接触层(106)，其掺杂浓度在5 X IO18CnT3到I X 102°cm_3，其厚度在10纳米到500纳米的范围内，其采用的III-V族半导体薄层材料包括砷化镓(GaAs)与砷化铟(InAs)中的任一种化合物以及它们的多元合金。
8.根据权利要求I所述的GaAs基垂直结构MOS器件，其特征在于，所述形成的P型区域(107)位于源金属电极(109)与P型III-V族半导体沟道层(105)之间。
9.根据权利要求I所述的GaAs基垂直结构MOS器件，其特征在于，所述栅介质层(108)的介电常数k大于4，该栅介质层(108)采用的材料包括氧化物、氮化物，以及氧化物、氮化物的任意混合，或者氧化物、氮化物或氮氧化物的多层任意组合。
10.根据权利要求I所述的GaAs基垂直结构MOS器件，其特征在于，所述栅金属电极(109)的形状为T型结构，其材料为功函数金属层和低电阻金属的复合金属材料，该T型栅电极两侧覆盖部分欧姆接触层。
11.根据权利要求I所述的GaAs基垂直结构MOS器件，其特征在于，所述源金属电极(110)形成于欧姆接触层与P型区域上。
12.根据权利要求I所述的GaAs基垂直结构MOS器件，其特征在于，所述漏金属电极(111)形成于N型GaAs衬底(101)背面。
13.一种制作GaAs基垂直结构MOS器件的方法，以制作权利要求I至12中任一项所述的GaAs基垂直结构MOS器件，该方法包括 步骤I :在N型GaAs衬底层(101)上形成N型低掺杂GaAs层(102)； 步骤2 :在N型低掺杂GaAs层(102)上形成N型低掺杂InGaP层(103)； 步骤3 :在N型低掺杂InGaP层(103)上形成N型掺杂GaAs层(104)； 步骤4 :在N型掺杂GaAs层(104)上形成P型III-V族半导体沟道层(105)； 步骤5 :在P型III-V族半导体沟道层(105)上形成高掺杂III-V族半导体欧姆接触层(106)； 步骤6 :在P型III-V族半导体沟道层(105)和欧姆接触层(106)中形成P型区域(107)； 步骤7 :在N型掺杂GaAs层(104)、P型III-V族半导体沟道层(105)和欧姆接触层(106)上形成栅槽结构； 步骤8:在栅槽结构中形成栅介质层(108)； 步骤9 :在栅介质层(108)上形成栅金属电极(109)； 步骤10 :在欧姆接触层(106)和P型区域(107)的各一部分上腐蚀掉栅介质后，在裸露出的部分上形成源金属电极(110)； 步骤11 :在N型GaAs衬底(101)上形成漏金属电极(111)。
14.根据权利要求12所述的制作GaAs基垂直结构MOS器件的方法，其特征在于，所述的N型低掺杂GaAs层(102)和N型掺杂GaAs层(104)、N型低掺杂InGaP层(103)、P型III-V族半导体沟道层(105)、高掺杂III-V族半导体欧姆接触层(106)是采用分子束外延(MBE)或者金属有机化学气相沉积(MOCVD)方法来实现。
15.根据权利要求12所述的制作GaAs基垂直结构MOS器件的方法，其特征在于，步骤6是在P型III-V族半导体沟道层(105)和欧姆接触层(106)中定向离子注入杂质离子形成P型区域(107)。
16.根据权利要求12所述的制作GaAs基垂直结构MOS器件的方法，其特征在于，所述在N型掺杂GaAs层(104)、P型III-V族半导体沟道层(105)和欧姆接触层(106)上形成栅槽结构是采用栅槽腐蚀的方法实现的，该栅槽腐蚀是采用具有选择性腐蚀的腐蚀液对欧姆接触层和P型沟道层进行腐蚀，腐蚀停止在N型低掺杂InGaP层(103)上，然后对InGaP层进行腐蚀，腐蚀停止在GaAs层(102)上，从而形成栅槽结构。
17.根据权利要求12所述的制作GaAs基垂直结构MOS器件的方法，其特征在于，步骤8中所述在栅槽结构中形成栅介质层(108)，是采用物理气相沉积(PVD)、化学气相沉积(CVD)或者原子层沉积(ALD)方法来实现的。
全文摘要
本发明公开了一种GaAs基垂直结构MOS器件及其制作方法，该GaAs基垂直结构MOS器件包括一N型GaAs衬底层；在该N型GaAs衬底层上形成的N型低掺杂GaAs层；在该N型低掺杂GaAs层上形成的N型低掺杂InGaP层；在该N型掺杂InGaP层上形成的N型掺杂GaAs层；在该N型掺杂GaAs层上形成的P型III-V族半导体沟道层；在该P型III-V族半导体沟道层上形成的高掺杂III-V族半导体欧姆接触层；在该P型III-V族半导体沟道层和欧姆接触层中形成的P型区域；在该N型掺杂InGaP层以上，N型低掺杂GaAs层P型III-V族半导体沟道层和欧姆接触层中形成的栅槽结构，在该栅槽结构中形成的栅介质层；在该栅介质层上形成的栅金属电极；在该欧姆接触层和P型区域上形成的源金属电极；在该N型GaAs衬底背面形成的漏金属电极。
文档编号H01L29/78GK102983172SQ201210546329
公开日2013年3月20日 申请日期2012年12月14日 优先权日2012年12月14日
发明者刘洪刚, 常虎东, 刘桂明 申请人:中国科学院微电子研究所