光电子半导体芯片和用于其制造的方法

光电子半导体芯片和用于其制造的方法
【专利摘要】说明了一种带有层堆叠的半导体芯片，该层堆叠具有第一半导体层序列（21a）以及第二半导体层序列（21b）。第一半导体层序列（21a）具有第一导电类型的第一半导体区域（2a）、第二导电类型的第二半导体区域（2b）和布置其间的有源区（1a）。该第二半导体层序列（21b）具有第二导电类型的第二半导体区域（2b）、第一导电类型的第三半导体区域（2c）和布置其间的第二有源区（1b）。此外，还说明了一种用于制造这种半导体类型的方法。
【专利说明】光电子半导体芯片和用于其制造的方法
【技术领域】
[0001]本发明涉及带有第一半导体层序列和第二半导体层序列的光电子半导体芯片。此外，本发明还涉及用于制造这种半导体芯片的方法。
【背景技术】
[0002]发射辐射的半导体芯片随着电流密度上升而效率降低是迄今都存在的一个问题，这尤其是限制了每给定面积的亮度、也即射束密度。在串联连接和/或重叠堆叠的半导体芯片中，该问题可部分被解决。然而在整体地重叠生长的半导体芯片中，其中这些半导体芯片发射在可见波长范围中的辐射，由于大的带隙而得到极其高的掺杂剂浓度，其中杂质同时具有高的激活能量。这导致有效载流子密度的剧烈减少并且导致例如在可以集成在半导体芯片中的隧道结处的欧姆损失。
[0003]通常已知的是，要以垂直重叠堆叠的半导体芯片实现高射束密度。在此，将各个半导体芯片与晶体隧道结或与接合层相互连接。这种堆叠的半导体芯片可以在高效率情况下运行，其中与简单的半导体芯片相比可以产生相同的光量，由此可以在较小的电流密度情况下运行这种堆叠的半导体芯片。但是，这些垂直重叠堆叠的半导体芯片表现出提高的运行电压，因为在隧道结处的欧姆损失不能被避免。此外，辐射效率受到在半导体芯片中的内部吸收的影响，即使是在隧道结无损失地工作情况下。
[0004]由文献EP 1601026 Al例如描述了一种光电子器件,其包括具有两个相反取向的半导体层序列的层堆叠，所述半导体层序列整体地被集成。在此，所述半导体层序列分别具有第一半导体区域和第二半导体区域，在其之间分别布置有源区。在各个半导体层序列之间布置有接触层。
[0005]在文献DE 102008053731中描述了一种带有两个有源区的光电子半导体芯片。该半导体芯片在此由两个单独的半导体本体构成，这些半导体本体借助连接层机械连接。

【发明内容】

[0006]本发明的任务在于说明一种光电子半导体芯片，借助其可以产生高的射束密度，其中同时避免在半导体芯片中的欧姆损失。此外，本发明的任务还在于说明一种用于这种改善的半导体芯片的制造方法。
[0007]所述任务通过具有权利要求1的特征的半导体芯片解决。此外，本发明的任务还通过具有权利要求14的特征的制造方法解决。该半导体芯片和其制造方法的有利的扩展方案是从属权利要求的主题。
[0008]在一种实施方式中，光电子半导体芯片具有第一半导体层序列,第一半导体层序列具有第一导电类型的第一半导体区域、第二导电类型的第二半导体区域和布置在第一半导体区域和第二半导体区域之间的用于产生第一电磁辐射的第一有源区。该层堆叠还具有第二半导体层序列，该第二半导体层序列具有第二导电类型的第二半导体区域、第一导电类型的第三半导体区域和布置在第二半导体区域和第三半导体区域之间的用于产生第二电磁辐射的第二有源区。
[0009]层堆叠例如可以理解为重叠堆叠的层的序列。这些层在此优选外延淀积到生长衬底上。有源区优选在垂直方向上以其扁平侧重叠地紧靠布置。也即，层堆叠的这些层整体地被集成。这些层于是外延生长在彼此上，而不在其间布置非外延施加的例如接合层形式的连接装置。
[0010]因此半导体芯片具有两个分别带有有源区的半导体层序列，其中这两个半导体层序列分享一个半导体区域。第一和第二半导体层序列于是具有第二导电类型的共同的第二半导体区域。优选在两个半导体层序列的两个有源区之间仅有一个一种导电类型的半导体区域。该层堆叠在此一共仅仅具有正好三个半导体区域。通过共同的半导体区域，半导体层序列的电端子例如通过金属接触部来实现。在半导体层序列或接合层之间的隧道结是不必要的。因此该半导体芯片在半导体层序列之间没有隧道结和接合层。同时，能够实现在小的电流密度情况下运行该半导体芯片。有利地通过小的电流密度而减少了在半导体芯片中的电流收缩现象。此外，需要更少的用于优化的电流展宽的接触部，这导致:有利地简化了外延结构，减少了接触面积并且由此增加了有源面积。尤其是，外延结构由于使用了共同的半导体区域和由于取消了例如多重层系统(如超晶格)而得到简化，该多重层系统通常是为构造低欧姆的隧道结所需的。
[0011]此外由于共同的第二半导体区域，可以有利地在半导体芯片的η侧上应用介电的反射器而无需外部的电流展宽。这种介电的反射器由于其相对传统金属反射器提高的反射率而特别有利并且可以进一步提高效率。在P侧上可以有利地在层堆叠中进行电流展宽。此外，能够在所使用的电流展宽层中实现简化的并且精确的处理。
[0012]第一半导体区域的第一导电类型例如是η导电类型。因此在该情况下，第三半导体区域的导电类型也是η导电类型。第二半导体区域的第二导电类型在此是P导电类型。
[0013]相应地，第一导电类型可以是P导电类型，第二导电类型可以是η导电类型。
[0014]尤其是，第一导电类型和第二导电类型彼此不同。
[0015]半导体芯片是光电子半导体芯片，其能够将电子产生的数据或能量转换成光发射或者反过来。光电子半导体芯片例如包括发射辐射的半导体芯片，例如LED。
[0016]半导体芯片的有源区优选包含ρη结、双异质结构、单量子阱结构(SQW，单量子阱)或者多量子阱结构(MQW，多量子阱)用于产生辐射。量子阱结构的术语这里不表明关于量子化的维度方面的含义。其尤其是包含量子阱、量子线和量子点和这些结构的每种组合。
[0017]第一和第二半导体层序列优选分别包含半导体材料。尤其是，第一和第二半导体层序列、尤其是有源区优选包含III/V半导体材料。III/V半导体材料特别适于在紫外频谱范围中、经过可见频谱范围直至红外频谱范围中的辐射产生。
[0018]半导体芯片、尤其是层堆叠具有多个相继外延淀积的半导体层，在这些半导体层中分别布置第一和第二有源区。该层堆叠的这些层例如生长在生长衬底上，该生长衬底接着至少部分或完全被剥离。优选第一和第二半导体层序列整体地被集成。[0019]由于共同的第二半导体区域，在第一半导体层序列和第二半导体层序列之间不布置或无需隧道结和/或接合层。尤其是，第一半导体层序列和第二半导体层序列相交。第一半导体层序列因此过渡到第二半导体层序列中，其方式是，第二半导体区域不仅被分配给第一半导体层序列而且被分配给第二半导体层序列。[0020]按照至少另一实施方式，在第一半导体层序列的与第二半导体层序列背离的侧上布置电流展宽层。电流展宽层例如是介电的反射器、金属反射器或Combo反射器。电流展宽层在此不是必然针对由有源区发射的辐射是透明的或者半透明的。在该情况下，在第二半导体层序列的侧上、尤其是通过第三半导体区域进行从半导体芯片的辐射耦合输出。
[0021]按照至少另一实施方式，第三半导体区域的背离第二有源区的表面具有打毛和/或辐射耦合输出结构。优选通过经打毛或设置有结构的表面进行从半导体芯片的辐射耦合输出。这些辐射耦合输出结构在此优选为三维结构，例如棱锥体、棱锥台和/或透镜形式。通过经打毛的表面或设置有辐射耦合输出结构的表面，尤其是在有源区中产生的辐射在层堆叠和环境介质之间的界面上出现时所具有的角度可以被改变，使得该角度偏离全反射角度，由此有利地提高辐射耦合输出效率。
[0022]按照至少另一实施方式，半导体芯片具有至少一个第一冲孔，第一冲孔从第一半导体区域的背离第一有源区的表面伸展至第二半导体区域中。该第一冲孔于是完全穿过第一半导体区域和第一有源区地一直达到第二半导体区域中。换句话说，第一冲孔贯穿第一半导体区域和第一有源区，其中该冲孔优选被第一半导体区域和有源区全面地包围。相应地，第一冲孔是在第一半导体区域中和在第一有源区中的孔。第一冲孔优选在第二半导体区域中结束，使得第一冲孔不再完全地穿过第二半导体区域。
[0023]按照至少另 一实施方式，在所述至少一个第一冲孔中布置第一电接触层，该第一电接触层与第一半导体区域和第一有源区电绝缘地布置并且电接触第二半导体区域。对第二半导体区域的电接触相应地通过在第一冲孔中的第一电接触层来进行。在此，第二半导体区域优选可以在第一半导体区域侧从外部被电接触。
[0024]按照至少另一实施方式，在第一半导体区域的背离第一有源区的表面上布置第二电接触层，第二电接触层与第一电接触层电绝缘并且电接触第一半导体区域。为此，例如在第一半导体区域的背离第二半导体区域的表面上施加第二电接触层。该第二电接触层优选在第一冲孔的区域中同样具有冲孔，第二半导体区域的第一电接触层引导穿过所述冲孔。为了将第一接触层与半导体层和第一有源区以及与第二接触层电绝缘，优选在这些层之间布置电绝缘层。
[0025]按照至少另一实施方式，在第三半导体区域的背离第二有源区的表面上布置第三电接触层，第三电接触层在半导体芯片的侧面上与半导体芯片电绝缘地引导至第二电接触层并且电接触第三半导体区域。第二电接触层和第三电接触层在此优选不是相互电绝缘的，而是彼此电接触。优选，第三电接触层构造为对于由有源区发射的辐射透明的层，例如构造为TCO层(透明导电氧化物)。这样，此外也可以在第三半导体区域的侧上保证高效的辐射耦合输出。
[0026]通过这三个电接触层的如所描述的电接触使得能够仅仅用两个电端子区域实现从外部的接触。在此，第二和第三电接触层共同地被从外部电接触，例如借助接合线。第一电接触层例如可以通过导电的承载体来接触，在该承载体上布置有第一接触层以及接着布置有半导体芯片的层堆叠。
[0027]按照至少另一实施方式，半导体芯片具有至少一个第二冲孔，第二冲孔从第一半导体区域的背离第一有源区的表面伸展至第三半导体区域中。所述至少一个第二冲孔相应地穿过第一半导体区域、第一有源区、第二半导体区域和第二有源区而到达第三半导体区域中。换句话说，所述至少一个第二冲孔优选是在第一和第二半导体区域中以及在第一和第二有源区中的孔。在此，所述至少一个第二冲孔不完全穿过第三半导体区域，使得所述至少一个第二冲孔在第三半导体区域中结束。
[0028]按照至少另一实施方式，在所述至少一个第二冲孔中布置有第二电接触层，第二电接触层与第一有源区、第二半导体区域和第二有源区电绝缘地布置并且电接触第三半导体区域。第二电接触层相应地适于接触第一导电类型的半导体区域。该电绝缘例如借助包围所述至少一个第二冲孔的电绝缘层来实现。
[0029]按照至少另一实施方式，第二电接触层此外布置在第一半导体区域的背离第一有源区的侧上并且电接触该第一半导体区域。第二电接触层相应地适于并且被设计用于电接触第一导电类型的第一和第三半导体区域，而第一电接触层适于电接触第二导电类型的第二半导体区域。
[0030]按照至少一个实施方式，在第一半导体区域的背离第一有源区的侧上与第一接触层和第二接触层电绝缘地布置有第三电接触层，第三电接触层电接触第一半导体区域。在各个接触层之间的电绝缘在此可以例如借助电绝缘层或借助相对彼此的距离来保证。
[0031]按照至少另一实施方式，第一电磁辐射和第二电磁辐射是相同的。在该情况下，第一有源区和第二有源区在其构造、其材料和/或其厚度等等方面基本上相同地构造，使得这两种有源区都适于发射在类似波长范围中的辐射。类似波长范围尤其是理解为，这些辐射处于相同的色度坐标范围中。
[0032]按照至少一种代替的扩展方案，第一电磁辐射与第二电磁辐射不同。因此这些辐射在其色度坐标方面不同。在该情况下，半导体芯片适于，发射第一电磁福射和第二电磁福射的混合辐射，例如白色 辐射。第一和第二电磁辐射在此在半导体芯片的同一辐射耦合输出侧上从半导体芯片耦合输出。
[0033]按照至少一个实施方式，用于制造光电子半导体芯片的方法包括下面的方法步骤:
A)在生长衬底上生长第一导电类型的第三半导体区域，
B)在第三半导体区域上生长适于产生第二电磁辐射的第二有源区，
C)在第二有源区上生长第二导电类型的第二半导体区域，
D)在第二半导体区域上生长适于产生第一电磁辐射的第一有源区，并且
E)在第一有源区上生长第一导电类型的第一半导体区域。
[0034]结合半导体芯片说明的特征和优点也存在于结合制造方法的应用中并且反过来也是。
[0035]这样制造的半导体芯片通过第二导电类型的共同的第二半导体区域而出众，第二半导体区域不仅可以被分配给第一半导体层序列而且可以被分配给第二半导体层序列。由此，可以优选无损失地产生优选高的射束密度，因为不使用附加地布置在半导体芯片中的隧道结和/或接合层。各个半导体区域的层相继地在生长衬底上生长并且由此整体集成地被制造。生长衬底可以在方法步骤E)之后完全或至少部分地被剥离。在该情况下，优选将该半导体芯片安装在外部载体上。
[0036]按照该制造方法的至少一个实施方式，构造至少一个第一冲孔，该第一冲孔从第一半导体区域的背离第一有源区的表面伸展至第二半导体区域中，和/或构造至少一个第二冲孔，该第二冲孔从第一半导体区域的背离第一有源区的表面伸展至第三半导体区域中。第一和/或第二冲孔尤其用于从第一半导体区域的侧电接触第二和/或第三半导体区域。为此，优选借助电绝缘层包围冲孔，其中接着在第一和/或第二冲孔中分别引入由导电材料构成的接触层。
【专利附图】

【附图说明】
[0037]本发明的其他优点和有利的改进方案从下面结合图1至5所描述的实施例得到。
[0038]其中:
图1A，3A至5B分别示出本发明半导体芯片的实施例的示意性横截面，
图1B示出了本发明半导体芯片的第二半导体区域的实施例的示意性横截面，以及 图2示出了根据现有技术的半导体芯片的实施例的示意性横截面。
[0039]在图中，相同的或功能相同的组成部分可以分别设置有相同的参考标号。所示的组成部分以及组成部分的相互大小关系不视为比例正确的。相反，各个组成部分例如层、结构、组件和区域为了更好的可描述性和/或为了更好的理解可以被过分粗或尺寸上放大地示出。
【具体实施方式】
[0040]在图2中示出了根据现有技术的带有层堆叠的半导体芯片的横截面。半导体芯片具有第一半导体层序列21a和第二半导体层序列21b。第一半导体层序列21a包括第一导电类型的第一半导体区域2a、第二导电类型的第二半导体区域2b和布置在第一半导体区域2a和第二半导体区域2b之间的用于产生第一电磁辐射的第一有源区la。在此，第一导电类型和第二导电类型不同。例如第一导电类型是η导电类型，第二导电类型是P导电类型或者反过来。第二半导体层序列21b包括第一导电类型的第三半导体区域2c、第二导电类型的第四半导体区域2d和布置在第三半导体区域2c和第四半导体区域2d之间的用于产生第二电磁辐射的第二有源区lb。第三半导体区域在此又是η导电类型，第四半导体区域是P导电类型或者反过来。
[0041]在第一半导体层序列21a和第二半导体层序列21b之间布置有隧道结3。这些半导体层序列优选与晶体隧道结3或导电的接合层相互连接。
[0042]借助垂直重叠堆叠的半导体层序列21a、21b可以有利地实现高的射束密度。同时，这种堆叠的半导体芯片可以在高效率的情况下运行。然而，这种半导体芯片表现出提高的运行电压，因为在隧道结3处可能出现欧姆损失。此外，辐射效率还可能受到在隧道结3中的内部吸收的影响。
[0043] 在图1A中示出了本发明的半导体芯片，其避免了常规地出现的缺点。图1A的光电子半导体芯片具有层堆叠，该层堆叠包括第一半导体层序列21a和第二半导体层序列21b。第一半导体层序列21a具有第一导电类型的第一半导体区域2a、第二导电类型的第二半导体区域2b和布置在第一半导体区域2a和第二半导体区域2b之间的用于产生第一电磁辐射的第一有源区la。同样，第二半导体层序列21b具有第二导电类型的第二半导体区域2b和第一导电类型的第三半导体区域2c。在第二半导体区域2b和第三半导体区域2c之间布置有用于产生第二电磁辐射的第二有源区lb。[0044]因此在本发明的半导体芯片中，与传统半导体芯片相比避免了在两个半导体层序列21a、21b之间通常使用的隧道结或通常使用的接合层。半导体层序列21a、21b尤其是共享第二半导体区域2b。在此，分别具有有源区的半导体层序列重叠地堆叠，使得此外也可以实现优化并且高的辐射效率。
[0045]第一导电类型可以是P导电类型，第二导电类型可以是η导电类型，或者反过来。半导体芯片相应地具有如下的导电类型序列:ρηρ型或ηρη型。
[0046]有源区la、lb优选可以适于发射在相同波长范围中的辐射。代替地，有源区la、lb可以适于发射在不同波长范围中的辐射，使得半导体芯片总体上发射混合辐射。
[0047]有源区la、lb分别直接邻接第二半导体区域2b。第二半导体区域2b因此构成半导体层序列21a、21b的一种导电类型的共同的半导体区域。半导体芯片在有源区Ia和Ib之间没有隧道结和接合层。共同的第二半导体区域2b优选具有良好的横向导电性。第二半导体区域2b被结合图1B进一步阐述。
[0048]如果第二半导体区域2b是η型，则与该半导体芯片的第二有源区邻接地存在η-掺杂-(Si，Ge)-层3a。在该层3a的背离第二有源区的侧上邻接有由AlGaN/GaN-层或InGaN/GaN-层构成的超晶格结构3b，它们优选是Si掺杂的。该超晶格结构3b优选比传统的隧道结薄。另一 η掺杂的层3c邻接于该超晶格结构3b，该另一 η掺杂的层具有朝向中心上升的掺杂分布。这意味着，在该层3c的中心构造有高的掺杂，该掺杂朝向层3c的边缘降低。层3c优选约IOOnm厚。
[0049]层3c与AlGaN或InGaN层4邻接。接着在该层4上布置有层3d，层3d包含二维的载体气体并且从另一 AlGaN或InGaN层4限定到另外的侧。该二维的载体气体、例如二维的电子气体有助于提高第二半导体区域的横向导电性。
[0050]在第二半导体区域2b是P型的情况下，代替Si或Ge类似地使用Mg作为掺杂。在其他方面，层序列与上面阐述的层序列一致。
[0051]在图3A和3B中示出了用于根据图1A的实施例的半导体芯片的可能的电接触部。半导体芯片的各个半导体区域的电接触优选通过穿通接触部来产生。图3A、3B示出了这种代替的穿通接触可能性。
[0052]图3A的实施例的第二半导体区域2b借助两个第一穿通接触部IOa来被接触，第一穿通接触部从第一半导体区域2a的背离第一有源区Ia的表面伸展至第二半导体区域2b中。第一冲孔IOa在此优选相互隔有距离，使得可以实现尽可能优化的横向电流展宽。在第一冲孔IOa中布置有第一电接触层5，第一电接触层与第一半导体区域2a和第一有源区Ia电绝缘地布置并且电接触第二半导体区域2b。为了电绝缘地布置，例如使用电绝缘层，其包围第一冲孔IOa并且将第一接触层5与其他层电绝缘。第一电接触层5在此优选完全填满第一冲孔10a。此外，第一接触层5优选最大程度地覆盖第一半导体区域2a，使得一个第一冲孔IOa的第一接触层5的材料与第二第一冲孔IOa的第一接触层的材料连接。
[0053]第三半导体区域2c优选借助第二冲孔IOb被电接触，第二冲孔从第一半导体区域2a的背离第一有源区Ia的表面伸展至第三半导体区域2a中。第二冲孔IOb相应地几乎完全穿过半导体芯片的层堆叠。在第二冲孔IOb中优选布置有第二电接触层6，其与第二半导体区域2b、第二有源区Ib和第一有源区Ia电绝缘并且电接触第三半导体区域2c。此外为了电接触第一半导体区域2a，优选整面地在第一半导体区域2a的侧上布置第二接触层6。在有源区la、Ib的俯视图中，第一电接触层5和第二电接触层6至少部分地重叠。在第一半导体区域2a和第二接触层6之间优选布置，第一和第二冲孔10a、IOb被引导穿过电流展宽层7b和/或介电反射器。第一冲孔IOa在此同样伸展穿过第二接触层6。
[0054]如果第二半导体区域2b是η型区域，则第一接触层5是η接触层，第二接触层6是P接触层或反过来。
[0055]在图3Β中示出半导体芯片的电接触的代替的扩展方案。与在图3Α中所示的实施例不同，在此分离地构造第一半导体区域2a和第三半导体区域2c的电接触。在该情况下仅仅有一个第二冲孔10b，其穿过半导体区域2a、2b、2c和有源区la、lb引导。在此第二接触层6不是整面地构造在第一半导体区域2a上方，而是仅仅覆盖部分区域。借助电绝缘层7a与第二接触层6电绝缘地布置有电接触第一半导体区域2a的第三接触层8。为此，第三接触层8直接布置在第一半导体区域2a上并且与其电连接。用于接触第一半导体区域2a的冲孔在此相应地没有被用到。
[0056]对第一和第三半导体区域的共同的电接触的原则，如其在图3A的实施例中所示地，应用在图4A和5A的实施例中。按照图3B的实施例的第一和第三半导体区域的分离的电接触原则应用在图4B和5B中。
[0057]按照图4A的实施例的半导体芯片又具有在图1A中所示的层堆叠。该层堆叠在此布置在优选导电的载体9上。在此，第一半导体区域2a布置在载体9上，使得第三半导体区域2c背离载体地布置。电接触从载体9的侧、因此尤其是在层堆叠和载体9之间进行。为了电接触，又应用第一冲孔IOa和第二冲孔10b。
[0058]层堆叠在与 体9相对的侧上具有优选提高耦合输出效率的打毛部20和/或辐射耦合输出结构。在有源区la、lb中产生的辐射相应地在第三半导体区域2c的侧上从半导体芯片耦合输出。
[0059]在载体9上布置有第一接触层5，其伸展到第一冲孔IOa中直至第二半导体区域2b。第一接触层5相应地适于电接触第二半导体区域2b。在第一接触层5上方布置有第二接触层6，其中在第一接触层5和第二接触层6之间构造有电绝缘层7a。第二接触层6伸展到第二冲孔IOb中，使得第二接触层6适于电接触第三半导体区域2c。此外，第二电接触层6通过电流展宽层7b直接与第一半导体区域2a接触，使得第二接触层6同样适于电接触第一半导体区域2a。电接触层相互之间以及至层堆叠的另外的层分别电绝缘地构造。
[0060]对第二接触层6的电接触优选借助接合线6a和端子区域来进行，接合线6a在第二接触层6上电连接在该端子区域上。第一接触层5的电端子优选通过载体9来实现，该载体在该情况下构造为导电的。
[0061]图4B的实施例与图4A的实施例的区别在于，第一半导体区域2a和第三半导体区域2c彼此分离地被电接触。第三半导体区域2c又通过第二冲孔IOb和第二接触层6被电接触。第二电接触层又借助接合线6a可在外部被电连接。第二半导体区域2b如在图4A的实施例中那样通过第一接触层5并且通过导电载体9可在外部被电连接。第一半导体区域2a通过第三接触层8和第二接合线6b被电接触。在各个接触层5、6、8以及各个不同类型的半导体层之间又应用电绝缘层。
[0062]图5A的实施例与图4A的实施例的不同之处在于:仅仅应用带有第一电接触层5的第一冲孔10a，第一冲孔电接触第二半导体区域2b。第二冲孔没有集成在半导体芯片中。[0063]第一半导体芯片2a与第二接触层6和接合线6a电接触。第三半导体区域2c通过对于在有源区la、lb中产生的辐射透明的接触层8被电接触，该接触层整面地布置在第三半导体区域2c的背离载体9的侧上并且在半导体芯片的侧面上被引导至第二电接触层
6。在所述侧面上，在此第三电接触层8例如借助电绝缘层与层堆叠的层电绝缘。
[0064]在其他方面，图5A的实施例与图4A的实施例基本一致。
[0065]图5B的实施例与图5A的实施例的不同之处在于，第一半导体区域2a和第三半导体区域2c彼此分离地被电接触。此外，第三接触层8与第一接触层5电绝缘地布置。该绝缘又例如借助电绝缘层7a来进行。第三接触层8和第二接触层6可以分别相互分离地分别借助接合线6a、6b被电连接。
[0066]在其他方面，图5B的实施例基本与图5A的实施例一致。
[0067]本发明不通过借助实施例的说明被局限于这些实施例，而是，本发明包含任何新特征以及特征的任何组合，这尤其是包含权利要求中的特征的任何组合，即使所述特征或所述组合本身没有在权利要求或实施例中被明确说明。
[0068]本专利申请请求德国专利申请102011116232.5的优先权，其公开内容通过参考
被结合于此 。
【权利要求】
1.带有层堆叠的光电子半导体芯片，具有 -第一半导体层序列(21a)，第一半导体层序列具有第一导电类型的第一半导体区域(2a)、第二导电类型的第二半导体区域(2b)和布置在第一半导体区域(2a)和第二半导体区域(2b)之间的用于产生第一电磁辐射的第一有源区(la)，以及 -第二半导体层序列(21b)，该第二半导体层序列具有第二导电类型的第二半导体区域(2b)、第一导电类型的第三半导体区域(2c)和布置在第二半导体区域(2b)和第三半导体区域(2c)之间的用于产生第二电磁辐射的第二有源区(lb)。
2.根据权利要求1所述的半导体芯片，其中在第一半导体层序列(21a)和第二半导体层序列(21b)之间不布置隧道结和/或接合层。
3.根据上述权利要求之一所述的半导体芯片， 具有 至少一个第一冲孔(10a)，第一冲孔从第一半导体区域(2a)的背离第一有源区(Ia)的表面伸展至第二半导体区域(2b)中。
4.根据权利要求3所述的半导体芯片， 其中在所述至少一个第一冲孔(IOa)中布置有第一电接触层(5)，该第一电接触层与第一半导体区域(2a)和第一有源区(Ia)电绝缘地布置并且电接触第二半导体区域(2b)。
5.根据权利要求4所述的半导体芯片， 其中在第一半导体区域(2a)的背离第一有源区(Ia)的表面上布置第二电接触层(6)，第二电接触层与第一电接触层(5)电绝缘并且电接触第一半导体区域(2a)。
6.根据权利要求5所述的半导体芯片， 其中在第三半导体区域(2c)的背离第二有源区(Ib)的表面上布置第三电接触层(8)，第三电接触层在半导体芯片的侧面上与半导体芯片电绝缘地引导至第二电接触层(6)并且电接触第三半导体区域(2c)。
7.根据权利要求4所述的半导体芯片，其中所述半导体芯片具有至少一个第二冲孔(10b)，第二冲孔从第一半导体区域(2a)的背离第一有源区(Ia)的表面伸展至第三半导体区域(2c)中。
8.根据权利要求7所述的半导体芯片， 其中在所述至少一个第二冲孔(IOb)中布置有第二电接触层(6)，第二电接触层与第一有源区(la)、第二半导体区域(2a)和第二有源区(Ib)电绝缘地布置并且电接触第三半导体区域(2c)。
9.根据权利要求8所述的半导体芯片， 其中第二电接触层(6)还布置在第一半导体区域(2a)的背离第一有源区(Ia)的侧上并且电接触该第一半导体区域。
10.根据权利要求8所述的半导体芯片， 其中在第一半导体区域(2a)的背离第一有源区(Ia)的侧上与第一接触层(5)和第二接触层(6)电绝缘地布置有第三电接触层(8)，第三电接触层电接触第一半导体区域(2a)。
11.根据上述权利要求之一所述的半导体芯片， 其中在第一半导体层序列(21a)的与第二半导体层序列(21b)背离的侧上布置电流展宽层(7b)。
12.根据上述权利要求之一所述的半导体芯片， 其中该第三半导体区域(2c)的背离第二有源区(Ib)的表面具有打毛部(20)和/或辐射耦合输出结构。
13.根据上述权利要求之一所述的半导体芯片， 其中第一电磁福射与第二电磁福射不同。
14.一种用于制造光电子半导体芯片的方法，包括下面的方法步骤: A)在生长衬底上生长第一导电类型的第三半导体区域(2a)， B)在第三半导体区域(2c)上生长适于产生第二电磁辐射的第二有源区(lb)， C)在第二有源区(Ib)上生长第二导电类型的第二半导体区域(2b)， D)在第二半导体区域(2b)上生长适于产生第一电磁辐射的第一有源区(1)， E)在第一有源区(Ia)上生长第一导电类型的第一半导体区域(2a)。
15.根据权利要求14所述的方法，其中 构造至少一个第一冲孔(10a)，该第一冲孔从第一半导体区域(2a)的背离第一有源区(Ia)的表面伸展至第二半导体区域(2b)中，和/或构造至少一个第二冲孔(10b)，该第二冲孔从第一半导体区域(2a)的背离第一有源区(Ia)的表面伸展至第三半导体区域(2c)中。
【文档编号】H01L27/15GK104025296SQ201280050977
【公开日】2014年9月3日 申请日期:2012年10月8日 优先权日:2011年10月17日
【发明者】A.S.阿夫拉梅斯库, P.罗德, M.施特拉斯堡 申请人:奥斯兰姆奥普托半导体有限责任公司