电熔丝结构及其形成方法
【专利摘要】一种电熔丝结构及其形成方法，所述电熔丝结构包括：基底，位于所述基底表面的绝缘层；位于所述绝缘层表面的电熔丝，所述电熔丝包括第一电极、与第一电极相连接的条状的第一熔丝、第二电极和与第二电极相连接的条状的第二熔丝，所述第一熔丝和第二熔丝相连接且连接处的位置有错位，且第一熔丝的边线和第二熔丝的边线在错位处的两个交点的距离小于或等于第一熔丝的宽度且小于或等于第二熔丝的宽度；位于所述第一电极和第二电极表面的金属互连结构。由于错位处的两个交点的距离最小，使得错位处电熔丝的电阻变大，使得错位处产生的热量更多，更容易熔断，从而使得熔断电流不需要过大，且电熔丝的长度也不需要过长，进而也节约了芯片面积。
【专利说明】电熔丝结构及其形成方法
【技术领域】
[0001]本发明涉及半导体【技术领域】，特别涉及一种电熔丝结构及其形成方法。
【背景技术】
[0002]随着特征尺寸的持续降低，半导体器件越来越容易受到硅基底中杂质或缺陷的影响，单一的二极管或MOS晶体管的失效往往会导致整个集成电路芯片的失效。为了解决所述问题，提高成品率，在集成电路芯片中往往会形成一些冗余电路。当制作工艺完成发现部分器件不能正常工作时，可以利用熔丝熔断将失效电路与其他电路模块电学隔离，并利用冗余电路替换原来的失效电路。特别是在存储器的制造过程中，由于存储器单元的数量很多，难免会有部分存储器单元失效，因此往往会额外形成一些多余的存储器单元，当制作完成后检测发现部分存储器单元失效时，可以利用熔丝将冗余的存储器单元替换原来的失效存储器单元，而不需要将对应的存储器报废，提高了出厂成品率。
[0003]目前，常用的熔丝通常为两种:激光熔丝(laser fuse)和电熔丝(E-fuse)。激光熔丝即利用激光束切割熔丝，然而利用激光束切割熔丝容易会在熔丝的保护层的开口形成污染，且在切割后，通常还需要在所述开口处形成保护层以避免与外界发生短路。而电熔丝即利用大电流将熔丝熔断或发生电迁移导致熔丝断路。但现有的电熔丝不容易熔断，且占据集成电路的面积较大，成本较高。更多关于电熔丝的形成工艺请参考专利号为US4536948A的美国专利文献。
[0004]为此，业界迫切需要一种容易熔断，且占芯片面积较小的电熔丝结构。
【发明内容】
[0005]本发明解决的问题是提供一种电熔丝结构及其形成方法，使得电熔丝容易熔断，且占芯片面积较小。
[0006]为解决上述问题，本发明技术方案提供了一种电熔丝结构，包括:基底，位于所述基底表面的绝缘层；位于所述绝缘层表面的电熔丝，所述电熔丝包括第一电极、与第一电极相连接的条状的第一熔丝、第二电极和与第二电极相连接的条状的第二熔丝，所述第一熔丝和第二熔丝相连接且连接处的位置有错位，且第一熔丝的边线和第二熔丝的边线在错位处的两个交点的距离小于或等于第一熔丝的宽度且小于或等于第二熔丝的宽度；位于所述绝缘层和电熔丝表面的第一层间介质层；贯穿所述第一层间介质层且位于所述第一电极和第二电极表面的金属互连结构。
[0007]可选的，所述第一熔丝和第二熔丝在长度方向的中轴线互相平行或相交。
[0008]可选的，当所述第一熔丝和第二熔丝在长度方向的中轴线互相平行时，所述第一熔丝和第二熔丝在长度方向的第一偏差距离小于第一熔丝的宽度且小于第二熔丝的宽度。
[0009]可选的，当所述第一熔丝和第二熔丝在长度方向的中轴线互相平行时，所述第一熔丝和第二熔丝在宽度方向的第二偏差距离小于第一熔丝的宽度且小于第二熔丝的宽度。
[0010]可选的，所述第一熔丝和第二熔丝的宽度相等。
[0011]可选的，所述第一熔丝和第二熔丝的宽度大于或等于特征尺寸，小于两倍的特征尺寸。
[0012]可选的，所述电熔丝的材料为金属、多晶硅或金属硅化物。
[0013]本发明技术方案还提供了一种电熔丝结构的形成方法，包括:提供基底，在所述基底表面形成绝缘层；在所述绝缘层表面形成电熔丝，所述电熔丝包括第一电极、与第一电极相连接的条状的第一熔丝、第二电极和与第二电极相连接的条状的第二熔丝，所述第一熔丝和第二熔丝相连接且连接处的位置有错位，且第一熔丝的边线和第二熔丝的边线在错位处的两个交点的距离小于或等于第一熔丝的宽度且小于或等于第二熔丝的宽度；在所述绝缘层和电熔丝表面形成第一层间介质层；在所述第一电极和第二电极表面形成贯穿所述第一层间介质层的金属互连结构。
[0014]可选的，形成所述电熔丝的工艺包括:在所述绝缘层表面形成第二层间介质层，在所述第二层间介质层表面形成图形化的掩膜层，以所述图形化的掩膜层为掩膜，对所述第二层间介质层进行刻蚀，形成沟槽，所述沟槽对应于电熔丝的位置和尺寸；在所述沟槽内填充满导电材料，形成电熔丝。
[0015]可选的，形成所述图形化的掩膜层的具体工艺为:在所述第二层间介质层表面形成光刻胶层；利用第一掩膜版对所述光刻胶层进行第一曝光，利用第二掩膜版对光刻胶层进行第二曝光，第一掩膜版对应形成第一图形，所述第一图形对应于第一电极、第一熔丝的位置和尺寸，第二掩膜版对应形成第二图形，所述第二图形对应于第二电极、第二熔丝的位置和尺寸，其中所述第一图形和第二图形相连接的一端有重叠且错位，所述光刻胶层形成图形化的掩膜层。
[0016]可选的，形成所述图形化的掩膜层的具体工艺为:在所述第二层间介质层表面形成硬掩膜层，在所述硬掩膜层表面形成光刻胶层；利用第一掩膜版对所述光刻胶层进行第一曝光，利用第二掩膜版对光刻胶层进行第二曝光，第一掩膜版对应形成第一图形，所述第一图形对应于第一电极、第一熔丝的位置和尺寸，第二掩膜版对应形成第二图形，所述第二图形对应于第二电极、第二熔丝的位置和尺寸，其中所述第一图形和第二图形相连接的一端有重叠且错位，形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，对所述硬掩膜层进行刻蚀，并去除所述图形化的光刻胶层，所述硬掩膜层形成图形化的掩膜层。
[0017]可选的，形成所述电熔丝的工艺包括:在所述绝缘层表面形成导电材料层，在所述导电材料层表面形成图形化的掩膜层，以所述图形化的掩膜层为掩膜，对所述导电材料层进行刻蚀，在所述绝缘层表面形成电熔丝。
[0018]可选的，形成所述图形化的掩膜层的具体工艺为:在所述第二层间介质层或导电材料层表面形成光刻胶层；利用第三掩膜版对光刻胶层进行一次曝光，形成图形化的光刻胶层，所述图形化的光刻胶层定义出电熔丝的位置和尺寸，所述光刻胶层作为图形化的掩膜层。
[0019]可选的，形成所述图形化的掩膜层的具体工艺为:在所述第二层间介质层或导电材料层表面形成硬掩膜层，在所述硬掩膜层表面形成光刻胶层；利用第三掩膜版对光刻胶层进行一次曝光，形成图形化的光刻胶层，所述图形化的光刻胶层定义出电熔丝的位置和尺寸；以所述图形化的光刻胶层为掩膜，对所述硬掩膜层进行刻蚀，并去除所述图形化的光刻胶层，所述硬掩膜层形成图形化的掩膜层。
[0020]可选的，所述电熔丝的材料为金属、多晶硅或金属硅化物。
[0021]可选的，所述第一熔丝和第二熔丝在长度方向的中轴线互相平行或相交。
[0022]可选的，当所述第一熔丝和第二熔丝在长度方向的中轴线互相平行时，所述第一熔丝和第二熔丝在长度方向的第一偏差距离小于第一熔丝的宽度且小于第二熔丝的宽度。
[0023]可选的，当所述第一熔丝和第二熔丝在长度方向的中轴线互相平行时，所述第一熔丝和第二熔丝在宽度方向的第二偏差距离小于第一熔丝的宽度且小于第二熔丝的宽度。
[0024]可选的，所述第一熔丝和第二熔丝的宽度相等。
[0025]可选的，所述第一熔丝和第二熔丝的宽度大于或等于特征尺寸，小于两倍的特征尺寸。
[0026]与现有技术相比，本发明具有以下优点:
[0027]本发明实施例的所述电熔丝结构的第一熔丝和第二熔丝相连接且相连接的位置有错位，且第一熔丝的边线和第二熔丝的边线在错位处的两个交点的距离小于或等于第一熔丝的宽度且小于或等于第二熔丝的宽度，由于错位处电熔丝的横截面积最小，使得错位处电熔丝的电阻变大，且错位处电流的方向改变，更容易发热，使得错位处产生的热量更多，更容易熔断，从而使得熔断电流不需要过大，电熔丝的长度也不需要过长，进而也节约了芯片面积。
[0028]进一步的，采用两次曝光工艺形成图形化的掩膜层，并以所述图形化的掩膜层为掩膜进行刻蚀，形成具有错位的电熔丝。由于采用一次曝光可能不容易控制错位处对应的光刻胶层的图形形貌，容易使得错位处的两个交点对应的折角变成圆角，从而有可能使得错位处的两个交点的距离小于或等于第一熔丝的宽度且小于或等于第二熔丝的宽度，而本实施例的光刻胶层通过两次曝光工艺分别形成第一图形和第二图形，使得第一图形和第二图形连接处的图形形貌较佳，错位处的两个交点对应的折角不容易变成圆角，从而可以保证第一熔丝的边线和第二熔丝的边线在错位处的两个交点的距离小于或等于第一熔丝的宽度且小于或等于第二熔丝的宽度。
【专利附图】
【附图说明】
[0029]图1是本发明实施例的一种电熔丝结构的俯视视角的结构示意图；
[0030]图2是本发明实施例的一种电熔丝结构的剖面结构示意图；
[0031]图3是本发明实施例的另一种电熔丝结构的俯视视角的结构示意图；
[0032]图4?图10是本发明实施例的一种电熔丝结构的形成过程的剖面结构示意图。
【具体实施方式】
[0033]由于电熔丝需要较大的熔断电流才能将电熔丝熔断，因此电熔丝的程序电源需要有一个面积较大的编程晶体管以产生较大的熔断电流，增加了集成电路的尺寸和成本。且因电迁移导致电熔丝断路往往是由于电熔丝中的大量的金属原子堆积，使得电熔丝中形成空洞才导致电熔丝断路，而现有技术的电熔丝的长度较长时才容易使得大量的金属原子堆积形成空洞，因此现有的利用金属形成的电熔丝的长度往往较长，也会增加集成电路的面积和成本。
[0034]为此，发明人经过研究，提出了一种电熔丝结构及其形成方法，所述电熔丝结构的第一熔丝和第二熔丝相连接且相连接的位置有错位，且第一熔丝的边线和第二熔丝的边线在错位处的两个交点的距离小于或等于第一熔丝的宽度且小于或等于第二熔丝的宽度，使得错位处电熔丝的电阻变大，错位处产生的热量更多，更容易熔断，从而使得熔断电流不需要过大，电熔丝的长度也不需要过长，进而也节约了芯片面积。
[0035]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0036]在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
[0037]本发明实施例首先提供了一种电熔丝结构，请一并参考图1和图2，图1是本发明实施例的一种电熔丝结构的俯视结构示意图，图2是沿图1的AA'线方向的电熔丝结构的剖面结构示意图，所述电熔丝结构具体包括:基底100，位于所述基底100表面的绝缘层101 ;位于所述绝缘层101表面的电熔丝110，所述电熔丝110包括第一电极111、与所述第一电极111相连接的条状的第一熔丝112、第二电极113和与所述第二电极113相连接的条状的第二熔丝114，所述第一熔丝112和第二熔丝114相连接且连接处的位置有错位，且第一熔丝112的边线和第二熔丝114的边线在错位处的两个交点的距离小于或等于第一熔丝112的宽度且小于或等于第二熔丝114的宽度；覆盖所述绝缘层101和电熔丝110表面的第一层间介质层120 ;贯穿所述第一层间介质层120且分别位于所述第一电极111和第二电极113表面的导电插塞131,位于所述导电插塞131表面的金属层132,所述导电插塞131和金属层132构成金属互连结构，用于将电熔丝结构与外电路相连接。
[0038]所述电熔丝110的材料为金属、多晶硅或金属硅化物。当所述电熔丝110的材料为金属时，所述金属为铜、铝、钨或铝铜合金等。当所述电熔丝110的材料为多晶硅时，所述多晶硅内掺杂有N型或P型的杂质离子。当所述电熔丝110的材料为金属硅化物时，所述电熔丝110和绝缘层101之间还形成有多晶硅层，在所述多晶硅层表面形成所述金属硅化物制成的电熔丝110。
[0039]现有技术中，所述第一电极和第二电极之间的熔丝通常为条形结构，但由于受限于光刻技术，所述熔丝的宽度不可能小于当前的特征尺寸，电熔丝相对较粗，使得电熔丝不容易被熔断。其中所述特征尺寸为集成电路中半导体器件的最小线宽。而在本实施例中，请参考图1，所述第一熔丝112、第二熔丝114的形状为长方形，且第一熔丝112、第二熔丝114的沿长度方向的中轴线互相平行且有偏移，使得所述第一熔丝112与第二熔丝114的相连接的一端的位置有错位。
[0040]在本实施例中，所述第一熔丝112和第二熔丝114在长度方向的第一偏差距离Dl小于第一熔丝112的宽度且小于第二熔丝114的宽度，所述第一熔丝112和第二熔丝114在宽度方向的第二偏差距离D2小于第一熔丝112的宽度且小于第二熔丝114的宽度，且第一熔丝112的边线和第二熔丝114的边线在错位处的两个交点之间的距离D3小于或等于第一熔丝112的宽度且小于或等于第二熔丝114的宽度。其中，所述第一偏差距离Dl即为第一熔丝112与第二熔丝114相重叠的矩形区域在第一熔丝112、第二熔丝114的长度方向的距离，所述第二偏差距离D2即为第一熔丝112与第二熔丝114在长度方向的中轴线之间的偏移距离，所述距离D3为第一熔丝112的长边和第二熔丝114的短边在错位处的交点、第一熔丝112的短边和第二熔丝114的长边在错位处的交点两个交点之间的距离。由于所述第一熔丝的边线和第二熔丝的边线在错位处的两个交点之间的电熔丝的横截面积最小，使得所述错位处的电阻相对于第一熔丝112、第二熔丝114其他位置的电阻更大，且错位处电流的方向改变，更容易发热，在错位处产生的热量更多，更容易熔断，从而使得熔断电流不需要过大，不需要形成面积较大的编程晶体管。且由于本发明实施例的电熔丝结构更容易熔断，即电熔丝的长度也不需要过长，进而也节约了芯片面积。
[0041]在本实施例中，所述第一熔丝112和第二熔丝114的宽度相等，所述第一偏差距离Dl、第二偏差距离D2、第一熔丝的边线和第二熔丝的边线在错位处的两个交点的距离D3均小于第一熔丝112或第二熔丝114的宽度。在其他实施例中，当所述第一熔丝和第二熔丝的宽度不相等时，所述第一偏差距离、第二偏差距离小于第一熔丝和第二熔丝的宽度的最小值，所述第一熔丝的边线和第二熔丝的边线在错位处的两个交点的距离小于或等于第一熔丝的宽度且小于或等于第二熔丝的宽度。
[0042]在本实施例中，所述第一熔丝112和第二熔丝114的宽度等于特征尺寸，所述第一偏差距离D1、第二偏差距离D2和第一熔丝的边线和第二熔丝的边线在错位处的两个交点的距离D3小于特征尺寸。在其他实施例中，当所述第一熔丝和第二熔丝的宽度大于特征尺寸且小于两倍的特征尺寸，或大于等于两倍的特征尺寸时，所述第一偏差距离、第二偏差距离小于对应的第一熔丝和第二熔丝两者的最小宽度，所述第一熔丝的边线和第二熔丝的边线在错位处的两个交点的距离小于或等于第一熔丝的宽度且小于或等于第二熔丝的宽度。
[0043]其他实施例中，所述电熔丝表面还可以形成有保护层，所述保护层的材料为氧化硅、氮化硅、氮氧化硅其中的一种或几种的堆叠结构，防止电熔丝发生熔断时对其他半导体结构造成损伤。
[0044]在其他实施例中，所述第一熔丝和第二熔丝在长度方向的中轴线也可以相交，两者的中轴线可以垂直或倾斜。请参考图3，为本发明另一实施例的电熔丝结构的俯视结构示意图，所述第一熔丝112'和第二熔丝114'在长度方向的中轴线垂直，且所述第一熔丝112'和第二熔丝114'在相连接的一端有错位，使得第一熔丝112'的边线和第二熔丝114;的边线在错位处的两个交点的距离D3'小于或等于第一熔丝112'的宽度且小于或等于第二熔丝Ilf的宽度。由于第一熔丝112'的边线和第二熔丝Ilf的边线在错位处的两个交点之间的宽度最小，且错位处电流的方向改变，使得所述错位处的电阻相对于第一熔丝112'、第二熔丝114'其他位置的电阻更大，使得在错位处产生的热量更多，更容易熔断，从而使得熔断电流不需要过大，不需要形成面积较大的编程晶体管。且由于本发明实施例的电熔丝结构更容易熔断，即电熔丝的长度也不需要过长，进而也节约了芯片面积。
[0045]本发明实施例还提供了一种电熔丝结构的形成方法，由于图1对应的电熔丝结构和图3的电熔丝结构的形成工艺相同，因此本实施例以图1对应的电熔丝结构的形成过程为例进行说明。请参考图4至图10，为本实施例的一种电熔丝结构的形成过程的剖面结构示意图。
[0046]具体的，请参考图4，提供基底100，在基底100表面形成绝缘层101。
[0047]所述基底100为体硅衬底、体锗衬底、锗硅衬底、碳化硅衬底、绝缘体上硅衬底或绝缘体上锗衬底等半导体衬底。在其他实施例中，所述基底还可以为包括至少一层层间介质层的多层堆叠结构，所述基底内还可以形成有晶体管、二极管等半导体器件和金属互连结构。
[0048]在本实施例中，所述基底100为体硅衬底，由于体硅衬底中掺杂有杂质离子，具有导电性，因此需要在形成电熔丝之前，在所述体硅衬底和电熔丝之间形成绝缘层，避免电熔丝发生短路。在本实施例中，所述绝缘层101为浅沟槽隔离结构。其他实施例中，所述绝缘层还可以为利用LOCOS (硅的局部氧化)工艺、热氧化工艺或化学气相沉积工艺形成的氧化硅层、氮化硅层、氮氧化硅层其中的一种或多层堆叠结构。当所述基底为包括至少一层层间介质层的多层堆叠结构时，所述电熔丝也可以直接形成在所述层间介质层表面，所述层间介质层作为绝缘层。
[0049]请参考图5，在所述绝缘层101表面形成第二层间介质层121，对所述第二层间介质层121进行刻蚀，形成沟槽125，所述沟槽125的位置和尺寸对应于电熔丝的位置和尺寸。
[0050]所述第二层间介质层121的材料为氧化硅、氮化硅、碳氧化硅、低K介质材料其中的一种，在本实施例中，所述第二层间介质层121的材料为氧化硅。由于所述第二层间介质层121后续为化学机械研磨形成电熔丝提供掩膜阻挡层，所述第二层间介质层121的厚度等于或略大于电熔丝的厚度。
[0051]在本实施例中，形成所述沟槽125的具体工艺包括:在所述第二层间介质层121表面形成光刻胶层(未图示)；利用第一掩膜版210 (请参考图6)对所述光刻胶层进行第一曝光，利用第二掩膜版220 (请参考图7)对光刻胶层进行第二曝光，第一掩膜版210对应形成第一图形(未图示)，所述第一图形对应于第一电极、第一熔丝的位置和尺寸，第二掩膜版220对应形成第二图形(未图示)，所述第二图形对应于第二电极、第二熔丝的位置和尺寸，其中所述第一图形和第二图形相连接的一端有重叠且错位，形成图形化的光刻胶层；以所述图形化的光刻胶层作为掩膜层，对所述第二层间介质层121进行刻蚀，形成沟槽125。由于本实施例的错位处的版图过于细微，第一熔丝的边线和第二熔丝的边线在错位处的两个交点的距离小于或等于第一熔丝的宽度且小于或等于第二熔丝的宽度，即小于或等于特征尺寸，如果采用一次曝光可能不容易控制错位处对应的光刻胶层的图形形貌，容易使得错位处两个交点对应的折角变成圆角，从而有可能使得错位处两个交点之间的宽度大于第一熔丝或第二熔丝两者的宽度，使得最终形成的电熔丝结构不容易熔断。而本实施例的光刻胶层通过两次曝光工艺分别形成第一图形和第二图形，使得第一图形和第二图形连接处的图形形貌较佳，错位处两个交点对应的折角不容易变成圆角，从而可以保证错位处两个交点的距离小于或等于第一熔丝的宽度且小于或等于第二熔丝的宽度。
[0052]在其他实施例中，也可以在所述第二层间介质层表面形成硬掩膜层，所述硬掩膜层为氧化硅层、氮化硅层、无定形碳层等其中的一种；在所述硬掩膜层表面形成光刻胶层，利用第一掩膜版对所述光刻胶层进行第一曝光，利用第二掩膜对光刻胶层进行第二曝光，第一掩膜版对应形成第一图形，所述第一图形对应于第一电极、第一熔丝的位置和尺寸，第二掩膜版对应形成第二图形，所述第二图形对应于第二电极、第二熔丝的位置和尺寸，其中所述第一图形和第二图形相连接的一端有重叠且错位，形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，对所述硬掩膜层进行刻蚀，并去除所述图形化的光刻胶层，形成图形化的硬掩膜层；利用所述图形化的硬掩膜层为掩膜层，对所述第二层间介质层进行刻蚀，形成沟槽。由于硬掩膜层的硬度较大，不容易发生形变，以所述图形化的硬掩膜层为掩膜层对第二层间介质层刻蚀形成的沟槽的侧壁形貌更佳。
[0053]在其他实施例中，也可以在所述第二层间介质层表面形成光刻胶层(未图示)；利用第三掩膜版对所述光刻胶层进行一次曝光，形成图形化的光刻胶层，所述图形化的光刻胶层定义出整个电熔丝的位置和尺寸；以所述图形化的光刻胶层作为掩膜层，对所述第二层间介质层进行刻蚀，形成沟槽。
[0054]请参考图8，在所述沟槽125(请参考图5)和第二层间介质层121表面形成导电材料层(未图示)，对所述导电材料层进行化学机械研磨，直到暴露出所述第二层间介质层121表面，在所述沟槽125内形成电熔丝110。
[0055]一并参考图8和图1，所述电熔丝110包括第一电极111、与所述第一电极111相连接的条状的第一熔丝112、第二电极113和与所述第二电极113相连接的条状的第二熔丝114，所述第一熔丝112和第二熔丝114的宽度远远小于第一电极111、第二电极113的宽度，所述第一熔丝112和第二熔丝114相连接且相连接的位置有错位，第一熔丝112的边线和第二熔丝114的边线在错位处的两个交点的距离小于或等于第一熔丝112的宽度且小于或等于第二熔丝114的宽度。由于所述第一熔丝112的边线和第二熔丝114的边线在错位处的两个交点的距离D3小于或等于第一熔丝112的宽度且小于或等于第二熔丝114的宽度，使得错位处两个交点之间对应的横截面积最小，使得所述错位处的电阻相对于第一熔丝112、第二熔丝114其他位置的电阻更大，且错位处电流的方向改变，更容易发热，使得在错位处产生的热量更多，更容易熔断，从而使得熔断电流不需要过大，不需要形成面积较大的编程晶体管。且由于本发明实施例的电熔丝结构更容易熔断，即电熔丝的长度也不需要过长，进而也节约了芯片面积。
[0056]在本实施例中，所述电熔丝110的材料为金属或多晶硅。当所述电熔丝110的材料为金属时，所述金属为铜、铝、钨或铝铜合金等，形成所述导电材料层的工艺为溅射或电镀工艺。当所述电熔丝110的材料为多晶硅时，所述多晶硅内掺杂有N型或P型的杂质离子，形成所述导电材料层的工艺为化学气相沉积工艺。
[0057]在其他实施例中，当最终形成的电熔丝的材料为金属硅化物时，形成所述电熔丝的具体工艺包括:在所述沟槽和第二层间介质层表面形成多晶硅层，对所述多晶硅层进行化学机械研磨，直到暴露出所述第二层间介质层表面，在所述沟槽内填充满多晶硅层；在所述多晶硅层表面形成金属层，并对所述金属层进行退火处理，使得所述多晶硅层表面形成金属硅化物层，所述金属硅化物层作为电熔丝。
[0058]在其他实施例中，所述电熔丝也可以采用刻蚀工艺形成，具体工艺包括:在所述绝缘层表面形成导电材料层，在所述导电材料层表面形成光刻胶层(未图示)；利用第三掩膜版对所述光刻胶层进行一次曝光，形成图形化的光刻胶层，所述图形化的光刻胶层定义出整个电熔丝的位置和尺寸；以所述图形化的光刻胶层作为掩膜层，对所述导电材料层进行刻蚀,形成电熔丝。
[0059]在其他实施例中，采用刻蚀工艺形成所述电熔丝的具体工艺还可以包括:在所述绝缘层表面形成导电材料层，在所述导电材料层表面形成硬掩膜层，所述硬掩膜层为氧化硅层、氮化硅层、无定形碳层等其中的一种；在所述硬掩膜层表面形成光刻胶层，利用第三掩膜版对光刻胶层进行一次曝光，形成图形化的光刻胶层，所述图形化的光刻胶层定义出整个电熔丝的位置和尺寸；以所述图形化的光刻胶层作为掩膜层，对所述硬掩膜层进行刻蚀，形成图形化的硬掩膜层，所述图形化的硬掩膜层作为。由于硬掩膜层的硬度较大，不容易发生形变，以所述图形化的硬掩膜层为掩膜层对导电材料层刻蚀形成的沟槽的侧壁形貌更佳。
[0060]在其他实施例中，形成所述电熔丝后，还包括在所述电熔丝表面形成保护层，所述保护层的材料为氧化硅、氮化硅、氮氧化硅其中的一种或几种的堆叠结构，用于防止电熔丝发生熔断时对其他半导体结构造成损伤。
[0061]请参考图9，在所述电熔丝110和第二层间介质层121表面形成第三层间介质层122，所述第二层间介质层121和第三层间介质层122构成第一层间介质层120。
[0062]所述第三层间介质层122的材料为氧化硅或低k介质材料，所述低K介质材料为含碳的氧化硅、含碳的氮化硅、氧化硅气凝胶等。所述第三层间介质层122的材料与第二层间介质层121的材料相同或不同。
[0063]在其他实施例中，当所述电熔丝采用刻蚀工艺形成时，在所述绝缘层和电熔丝表面形成第一层间介质层，所述第一层间介质层为氧化硅层或低k介质材料层其中的一种或几种的多层堆叠结构。
[0064]请参考图10，在所述第一电极111 (请参考图8)和第二电极113 (请参考图8)表面分别形成贯穿所述第一层间介质层120的导电插塞131，在位于所述导电插塞131表面形成金属层132，所述导电插塞131和金属层132构成金属互连结构，用于将电熔丝结构与外电路相连接。其中，位于第一电极111或第二电极113表面的导电插塞131的数量可以大于1，使得所述金属互连结构的电阻较小，不会因为熔断电流而发生熔断或电迁移，进而使得金属互连结构发生断路。
[0065]本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
【权利要求】
1.一种电熔丝结构，其特征在于，包括: 基底，位于所述基底表面的绝缘层； 位于所述绝缘层表面的电熔丝，所述电熔丝包括第一电极、与第一电极相连接的条状的第一熔丝、第二电极和与第二电极相连接的条状的第二熔丝，所述第一熔丝和第二熔丝相连接且连接处的位置有错位，且第一熔丝的边线和第二熔丝的边线在错位处的两个交点的距离小于或等于第一熔丝的宽度且小于或等于第二熔丝的宽度； 位于所述绝缘层和电熔丝表面的第一层间介质层； 贯穿所述第一层间介质层且位于所述第一电极和第二电极表面的金属互连结构。
2.如权利要求1所述的电熔丝结构，其特征在于，所述第一熔丝和第二熔丝在长度方向的中轴线互相平行或相交。
3.如权利要求2所述的电熔丝结构，其特征在于，当所述第一熔丝和第二熔丝在长度方向的中轴线互相平行时，所述第一熔丝和第二熔丝在长度方向的第一偏差距离小于第一熔丝的宽度且小于第二熔丝的宽度。
4.如权利要求2所述的电熔丝结构，其特征在于，当所述第一熔丝和第二熔丝在长度方向的中轴线互相平行时，所述第一熔丝和第二熔丝在宽度方向的第二偏差距离小于第一熔丝的宽度且小于第二熔丝的宽度。
5.如权利要求1所 述的电熔丝结构，其特征在于，所述第一熔丝和第二熔丝的宽度相坐寸ο
6.如权利要求1所述的电熔丝结构，其特征在于，所述第一熔丝和第二熔丝的宽度大于或等于特征尺寸，小于特征尺寸的两倍。
7.如权利要求1所述的电熔丝结构，其特征在于，所述电熔丝的材料为金属、多晶硅或金属娃化物。
8.一种电熔丝结构的形成方法，其特征在于，包括: 提供基底，在所述基底表面形成绝缘层； 在所述绝缘层表面形成电熔丝，所述电熔丝包括第一电极、与第一电极相连接的条状的第一熔丝、第二电极和与第二电极相连接的条状的第二熔丝，所述第一熔丝和第二熔丝相连接且连接处的位置有错位，且第一熔丝的边线和第二熔丝的边线在错位处的两个交点的距离小于或等于第一熔丝的宽度且小于或等于第二熔丝的宽度； 在所述绝缘层和电熔丝表面形成第一层间介质层； 在所述第一电极和第二电极表面形成贯穿所述第一层间介质层的金属互连结构。
9.如权利要求8所述的电熔丝结构的形成方法，其特征在于，形成所述电熔丝的工艺包括:在所述绝缘层表面形成第二层间介质层，在所述第二层间介质层表面形成图形化的掩膜层，以所述图形化的掩膜层为掩膜，对所述第二层间介质层进行刻蚀，形成沟槽，所述沟槽对应于电熔丝的位置和尺寸；在所述沟槽内填充满导电材料，形成电熔丝。
10.如权利要求9所述的电熔丝结构的形成方法，其特征在于，形成所述图形化的掩膜层的具体工艺为:在所述第二层间介质层表面形成光刻胶层；利用第一掩膜版对所述光刻胶层进行第一曝光，利用第二掩膜版对光刻胶层进行第二曝光，第一掩膜版对应形成第一图形，所述第一图形对应于第一电极、第一熔丝的位置和尺寸，第二掩膜版对应形成第二图形，所述第二图形对应于第二电极、第二熔丝的位置和尺寸，其中所述第一图形和第二图形相连接的一端有重叠且错位，所述光刻胶层形成图形化的掩膜层。
11.如权利要求9所述的电熔丝结构的形成方法，其特征在于，形成所述图形化的掩膜层的具体工艺为:在所述第二层间介质层表面形成硬掩膜层，在所述硬掩膜层表面形成光刻胶层；利用第一掩膜版对所述光刻胶层进行第一曝光，利用第二掩膜版对光刻胶层进行第二曝光，第一掩膜版对应形成第一图形，所述第一图形对应于第一电极、第一熔丝的位置和尺寸，第二掩膜版对应形成第二图形，所述第二图形对应于第二电极、第二熔丝的位置和尺寸，其中所述第一图形和第二图形相连接的一端有重叠且错位，形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，对所述硬掩膜层进行刻蚀，并去除所述图形化的光刻胶层，所述硬掩膜层形成图形化的掩膜层。
12.如权利要求8所述的电熔丝结构的形成方法，其特征在于，形成所述电熔丝的工艺包括:在所述绝缘层表面形成导电材料层，在所述导电材料层表面形成图形化的掩膜层，以所述图形化的掩膜层为掩膜，对所述导电材料层进行刻蚀，在所述绝缘层表面形成电熔丝。
13.如权利要求9或12所述的电熔丝结构的形成方法，其特征在于，形成所述图形化的掩膜层的具体工艺为:在所述第二层间介质层或导电材料层表面形成光刻胶层；利用第三掩膜版对光刻胶层进行一次曝光，形成图形化的光刻胶层，所述图形化的光刻胶层定义出电熔丝的位置和尺寸，所述光刻胶层作为图形化的掩膜层。
14.如权利要求9或12所述的电熔丝结构的形成方法，其特征在于，形成所述图形化的掩膜层的具体工艺为:在所述第二层间介质层或导电材料层表面形成硬掩膜层，在所述硬掩膜层表面形成光刻胶层；利用第三掩膜版对光刻胶层进行一次曝光，形成图形化的光刻胶层，所述图形化的光刻胶层定义出电熔丝的位置和尺寸；以所述图形化的光刻胶层为掩膜，对所述硬掩膜层进行 刻蚀，并去除所述图形化的光刻胶层，所述硬掩膜层形成图形化的掩膜层。
15.如权利要求8所述的电熔丝结构的形成方法，其特征在于，所述电熔丝的材料为金属、多晶硅或金属硅化物。
16.如权利要求8所述的电熔丝结构的形成方法，其特征在于，所述第一熔丝和第二熔丝在长度方向的中轴线互相平行或相交。
17.如权利要求16所述的电熔丝结构的形成方法，其特征在于，当所述第一熔丝和第二熔丝在长度方向的中轴线互相平行时，所述第一熔丝和第二熔丝在长度方向的第一偏差距离小于第一熔丝的宽度且小于第二熔丝的宽度。
18.如权利要求16所述的电熔丝结构的形成方法，其特征在于，当所述第一熔丝和第二熔丝在长度方向的中轴线互相平行时，所述第一熔丝和第二熔丝在宽度方向的第二偏差距离小于第一熔丝的宽度且小于第二熔丝的宽度。
19.如权利要求8所述的电熔丝结构的形成方法，其特征在于，所述第一熔丝和第二熔丝的宽度相等。
20.如权利要求8所述的电熔丝结构的形成方法，其特征在于，所述第一熔丝和第二熔丝的宽度大于或等于特征尺寸，小于特征尺寸的两倍。
【文档编号】H01L23/525GK104051417SQ201310080500
【公开日】2014年9月17日 申请日期:2013年3月13日 优先权日:2013年3月13日
【发明者】廖淼 申请人:中芯国际集成电路制造(上海)有限公司