深沟槽中具有气隙的半导体隔离结构的制作方法
【专利摘要】一种器件包括半导体衬底；位于半导体衬底上方的接触塞；以及位于半导体衬底上方的层间介电(ILD)层，并且接触塞设置在ILD层中。气隙被ILD层的一部分和半导体衬底密封。气隙形成环绕半导体衬底的一部分的完整的气隙环。本发明提供了深沟槽中具有气隙的半导体隔离结构。
【专利说明】深沟槽中具有气隙的半导体隔离结构
【技术领域】
[0001]本发明涉及半导体制造，更具体而言，涉及半导体隔离结构及其制造方法。
【背景技术】
[0002]在集成电路制造工艺中，在半导体芯片的表面形成诸如晶体管的器件。器件通过隔离区相互隔离。浅沟槽隔离(STI)区常被用作隔离区来隔离半导体衬底的有源区。通常，STI区是由填充在半导体衬底的沟槽内的一种或多种介电材料形成的。
[0003]采用STI区的集成电路仍存在一些缺陷，缺陷包括P型区和η型区的连接处存在漏电流。对于高电压器件来说，传统的集成电路进一步出现低击穿电压和闩锁(latchups) O
【发明内容】
[0004]为了克服上述技术缺陷，一方面，本发明提供了一种器件，包括:半导体衬底；接触塞，位于所述半导体衬底上方；以及层间介电(ILD)层，位于所述半导体衬底上方，并且所述接触塞设置在所述ILD层中，其中气隙被所述ILD层的一部分和所述半导体衬底密封，并且所述气隙形成环绕所述半导体衬底的一部分的完整的气隙环。
[0005]所述的器件还包括:金属氧化物半导体(MOS)器件，位于所述半导体衬底的顶面，其中所述MOS器件包括:栅电极，位于所述半导体衬底的上方；以及源极/漏极区，邻近所述栅电极，其中，所述ILD层包括在所述栅电极和所述源极/漏极区上方延伸的第一部分和延伸到所述半导体衬底内的第二部分，并且所述气隙和所述源极/漏极区位于所述ILD层的第二部分的相对面上。
[0006]所述的器件还包括:金属氧化物半导体(MOS)器件，位于所述半导体衬底的顶面，其中所述MOS器件包括:栅电极，位于所述半导体衬底的上方，和源极/漏极区，邻近所述栅电极，其中，所述ILD层包括在所述栅电极和所述源极/漏极区上方延伸的第一部分和延伸到所述半导体衬底内的第二部分，并且所述气隙和所述源极/漏极区位于所述ILD层的第二部分的相对面上；以及位于所述源极/漏极区上方的源极/漏极硅化物区，其中，所述ILD层包括与所述源极/漏极硅化物区重叠的一部分。
[0007]所述的器件还包括:金属氧化物半导体(MOS)器件，位于所述半导体衬底的顶面，其中所述MOS器件包括:栅电极，位于所述半导体衬底的上方；以及源极/漏极区，邻近所述栅电极，其中，所述ILD层包括在所述栅电极和所述源极/漏极区上方延伸的第一部分和延伸到所述半导体衬底内的第二部分，并且所述气隙和所述源极/漏极区位于所述ILD层的第二部分的相对面上，其中，所述ILD层的第一部分和第二部分连续地连接到位于所述半导体衬底中且位于所述气隙下面的ILD层的一部分，从而形成连续的ILD区。
[0008]所述的器件还包括另一气隙，所述另一气隙位于所述半导体衬底中并且形成环绕所述半导体衬底的一部分的另一完整的气隙环，其中，完整的气隙环的一侧连接所述另一完整的气隙环的一侧。[0009]所述的器件还包括:另一气隙，所述另一气隙位于所述半导体衬底中并且形成环绕所述半导体衬底的一部分的另一完整的气隙环，其中，完整的气隙环的一侧连接所述另一完整的气隙环的一侧；以及设置在所述半导体衬底的所述部分的表面的MOS器件。
[0010]所述的器件还包括:另一气隙，所述另一气隙位于所述半导体衬底中并且形成环绕所述半导体衬底的一部分的另一完整的气隙环，其中，完整的气隙环的一侧连接所述另一完整的气隙环的一侧；以及设置在所述半导体衬底的所述部分的表面的MOS器件，其中，所述MOS器件是高电压MOS器件，并且所述器件还包括:低电压MOS器件，位于所述半导体衬底的顶面；以及浅沟槽隔离(STI)区，延伸到所述半导体衬底内，其中所述STI区形成环绕所述低电压MOS器件的环，并且所述高电压MOS器件的击穿电压高于所述低电压MOS器件的击穿电压。
[0011]另一方面，本发明提供了一种器件，包括:半导体衬底；深沟槽，从所述半导体衬底的顶面延伸到所述半导体衬底内；金属氧化物半导体(MOS)器件，位于所述半导体衬底的顶面，其中所述MOS器件包括:栅电极，位于所述半导体衬底上方，和源极/漏极区，邻近所述栅电极和所述深沟槽；以及层间介电(ILD)层，位于所述栅电极和所述源极/漏极区上方，其中所述ILD层还延伸到所述深沟槽内，并且所述ILD层密封所述深沟槽中的气隙。
[0012]在所述的器件中，所述深沟槽的侧壁与所述深沟槽的底部形成小于90度的锐角。
[0013]所述的器件还包括位于所述ILD层中并与所述源极/漏极区电连接的接触塞。
[0014]在所述的器件中，所述ILD层包括下部和位于所述下部上方的上部，其中所述下部和所述上部包含不同的材料，并且所述下部延伸到所述深沟槽内。
[0015]在所述的器件中，所述ILD层包括下部和位于所述下部上方的上部，其中所述下部和所述上部包含不同的材料，并且所述下部延伸到所述深沟槽内，所述的器件还包括位于所述半导体衬底中的具有一高度的浅沟槽隔离区，其中，所述深沟槽的厚度介于所述高度的约2倍到约10倍之间。
[0016]在所述的器件中，从所述MOS器件的顶部向下观察，所述气隙形成环绕所述MOS器件的完整的环。
[0017]在所述的器件中，从所述MOS器件的顶部向下观察，所述气隙形成环绕所述MOS器件的完整的环，其中，所述MOS器件是高电压MOS器件，并且所述器件还包括:低电压MOS器件，位于所述半导体衬底的顶面；以及浅沟槽隔离(STI)区，延伸到所述半导体衬底内，其中，所述STI区形成环绕所述低电压MOS器件的环，并且所述高电压MOS器件的击穿电压高于所述低电压MOS器件的击穿电压。
[0018]又一方面，本发明提供了一种方法，包括:在半导体衬底的顶面形成金属氧化物半导体(MOS)器件；在形成所述MOS器件的步骤之后，在所述半导体衬底中形成深沟槽；以及在所述MOS器件上方形成层间介电(ILD)层，其中，所述ILD层延伸到所述深沟槽内，并且所述ILD层密封所述深沟槽中的气隙。
[0019]在所述的方法中，形成所述MOS器件的步骤包括:在所述半导体衬底上方形成栅电极；形成邻近于所述栅电极和所述深沟槽的源极/漏极区；以及在所述源极/漏极区上方形成源极/漏极硅化物区，其中，在形成所述源极/漏极硅化物区的步骤之后实施形成所述深沟槽的步骤。
[0020]在所述的方法中，所述气隙的侧壁与所述气隙的底部形成小于90度的锐角。[0021]所述的方法还包括:在形成所述MOS器件的步骤之前，形成延伸到所述半导体衬底内的浅沟槽隔离(STI)区。
[0022]所述的方法还包括:在形成所述ILD层的步骤之后，在所述ILD层中形成接触塞，其中，所述接触塞电连接到所述MOS器件的源极/漏极区。
[0023]在所述的方法中，形成所述深沟槽的步骤是采用选自由深反应离子蚀刻(DRIE)和反应离子蚀刻(RIE)所组成的组中的方法来实施的。
【专利附图】
【附图说明】
[0024]为了更完整地理解实施例以及其优点，现在参考结合附图所进行的以下描述，其中:
[0025]图1至图5是根据一些示例性实施例的在制造金属氧化物半导体(MOS)器件和隔离区的中间阶段的截面图，其中隔离区包括气隙；
[0026]图6是图5中的结构的一部分的俯视图；以及
[0027]图7A和图7B分别示出了其中形成一个深沟槽以环绕另一个深沟槽的器件的俯视图和截面图。
【具体实施方式】
[0028]下面，详细论述本发明实施例的制造和使用。然而，应该理解，实施例提供了许多可以在各种具体环境中实现的可应用的发明构思。所论述的具体实施例仅是说明性的，而不用于限制本发明的范围。
[0029]根据各种示例性实施例提供了其中包含有气隙的深沟槽隔离结构及其形成方法。示出了形成深沟槽隔离结构的中间阶段。论述了实施例的变化。在所有各个视图和说明性实施例中，相同的参考编号用来表不相同的兀件。
[0030]参照图1，提供晶圆10。晶圆10包括半导体衬底20,其可以包含娃，并且可以是晶体硅衬底。可选地，在半导体衬底20中也可以包含其他常用的材料，诸如碳、锗、镓、砷、氮、铟、和/或磷等。半导体衬底20也可以包含II1-V族化合物半导体材料，诸如GaN、GaAs等。在一些实施例中，半导体衬底20是块状半导体衬底。在可选的实施例中，半导体衬底20是绝缘体上硅(SOI)衬底，其包括设置在上半导体衬底20A和下半导体衬底20B之间的隐埋层24。隐埋层24可以是氧化硅层，并因此在下文中被称为埋氧层24，但是隐埋层24也可以是通过(例如通过注入)将高掺杂物质结合至衬底20的中间层内形成掩埋层24的非氧化物阻挡层。
[0031]半导体衬底20包括位于器件区100中的第一部分、位于器件区200中的第二部分和位于器件区300中的第三部分。在一些实施例中，器件区100、200和300是选自基本上由高电压器件区、低电压器件区、逻辑磁心区、存储器区(诸如静态随机存取存储器(SRAM)区)、模拟区、输入/输出(I/O)区、P型金属氧化物半导体(PMOS)器件区、η型金属氧化物半导体(NMOS)器件区等所组成的组中的不同的区域。在一些示例性实施例中，区域300是低电压器件区，区域100和200分别是高电压PMOS器件区和高电压NMOS器件区。
[0032]继续参照图1，在一些实施例中，在器件区300中形成浅沟槽隔离(STI)区22，其从衬底20的顶面延伸到衬底20内。然而，器件区100和200可以不包括用于隔离有源区并同时作为STI区22形成的STI区。在可选的实施例中，在器件区300中也不形成用于器件隔离的STI区22。而是，在器件区300中形成深沟槽148(图3)和气隙(是指图5中的气隙154)用于器件隔离。分别在区域100、200和300中形成示例性阱区，诸如η阱区26、P阱区28和可以是P阱区或η阱区的阱区30。在衬底20是SOI衬底的实施例中，阱区26、28和30可以延伸到埋氧层24的顶面。在可选的实施例中，STI区22的底部可以高于埋氧层24的顶面。在一些示例性实施例中，η阱区26、ρ阱区28和阱区30具有介于约IO1Vcm3到约IO1Vcm3之间的杂质浓度。然而，可以理解，在整个说明书中所引用的值仅是实例，并可以更改为不同的值。
[0033]参照图2，分别在器件区100、200和300中形成金属氧化物半导体(MOS)器件130、230和330。在一些示例性实施例中，MOS器件130包括位于衬底20上方的栅极电介质134、位于栅极电介质134上方的栅电极136以及位于栅电极136侧壁上的栅极间隔件138。源极和漏极区(在下文中被称为源极/漏极区)140形成在栅电极136的相对面上。而且，可以形成源极和漏极延伸区142。MOS器件230可以包括栅极电介质234、栅电极236、栅极间隔件238、源极/漏极区240和源极/漏极延伸区242等。在MOS器件130和230是高电压MOS器件的实施例中，在相应的MOS器件130和230的漏极侧上可以进一步具有隔离区(未示出，诸如场氧化层或STI区)。隔离区可以在栅电极136和236的下方延伸并将漏极区140/240和相应的栅电极136/236间隔开。MOS器件130和230可以在例如高于约5伏特、高于约50伏特、或高于100伏特以上的漏极电压下工作而不会引起MOS器件130和230的击穿。在一些实施例中，MOS器件130和230分别是NMOS器件和PMOS器件。
[0034]MOS器件330可以包括栅极电介质334、栅电极336、栅极间隔件338、源极/漏极区340和源极/漏极延伸区342等。在一些实施例中，MOS器件330的结构不同于MOS器件130和230的结构。例如，MOS器件330可以是低电压MOS器件，其中相应的漏极电压的工作范围可以低于例如约5伏特而不会引起MOS器件330的击穿。然而，当施加到MOS器件330的漏极电压高于工作范围时，MOS器件330可能发生击穿。
[0035]在一些示例性实施例中，栅极电介质134、234和334包含二氧化硅。可选地，栅极电介质134、234和334包含高k介电材料、氮氧化硅、氮化硅或它们的组合。高k材料可以选自金属氧化物、金属氮化物、金属硅酸盐、过渡金属氧化物、过渡金属氮化物、过渡金属硅酸盐、金属氮氧化物、金属铝酸盐、硅酸锆、铝酸锆、铪氧化物或它们的组合。可以采用化学汽相沉积(CVD)、原子层沉积(ALD)、热氧化、其他合适的工艺或它们的组合形成栅极电介质 134,234 和 334。
[0036]栅电极136、236和336可以包含多晶硅。可选地，栅电极136、236和336可以包含金属或金属硅化物，诸如 Al、Cu、Co、Mo、N1、W、T1、Ta、TiN、TaN、NiS1、NiPtS1、CoSi 或它们的组合。栅电极136、236和336的形成方法包括CVD、物理汽相沉积(PVD)、ALD等。栅极电介质134、234和334以及栅电极136、236和336的形成可以包括形成覆盖(blanket)介电层和覆盖栅电极层，然后实施图案化步骤。
[0037]可以通过注入形成源极/漏极区140、240和/或340，或者可以通过凹陷至半导体衬底20内以形成凹槽，然后在相应的凹槽中外延生长源极/漏极区140、240和/或340来形成源极/漏极区140、240和/或340。分别取决于MOS器件130、230和330的导电类型，源极/漏极区140、240和340可以具有例如介于约1019/cm3到约IO2Vcm3之间的p型或η型杂质浓度。
[0038]分别在源极/漏极区140、240和340上形成源极/漏极硅化物区144、244和344。在栅电极136、236和336包含娃的实施例中，也可以形成栅极娃化物区146、246和346。娃化物区144、244、344、146、246和346的形成可以包括自对准硅化物(自对准多晶硅化物)工艺。硅化物工艺包括在形成源极/漏极区140、240和340之后覆盖沉积金属层(未示出)，之后进行退火引起金属层和下面的硅发生反应。因此形成了硅化物区144、244、344、146、246和346。金属层可以包括镍、钴等。然后去除金属层中未反应的部分。
[0039]图3示出深沟槽148的形成，深沟槽148通过蚀刻半导体衬底20形成。在半导体衬底20是块状衬底的实施例中，深沟槽148的深度Dl可以基本上等于或大于P阱区26和N阱区28的深度。取决于相应的MOS器件130和230的工作电压，深度Dl可以介于STI区22的高度D2的约2倍到约5倍之间，或者可以介于STI区22的高度D2的约2倍到约10倍之间。在实施例中，衬底20是SOI衬底，深沟槽148可以延伸到埋氧层24，因此埋氧层24暴露于深沟槽148。可以在P阱区26和N阱区28的界面区域形成一个深沟槽148 (标记为148Α)。因此，在形成深沟槽148之后，P阱区26和N阱区28的侧壁都暴露于深沟槽148Α。因此深沟槽148Α充当P阱区26和N阱区28的隔离结构。
[0040]深沟槽148可以邻近于源极/漏极区140和240以及源极/漏极硅化物区144和244。在一些实施例中，源极/漏极区140和240以及源极/漏极硅化物区144和244的侧壁暴露于深沟槽148。因此，源极/漏极区140和240以及源极/漏极硅化物区144和244的侧壁可以暴露于深沟槽148。在可选的实施例中，例如通过相应的P阱区26和N阱区28的部分，深沟槽148可以将源极/漏极区140和240以及源极/漏极硅化物区144和244间隔开。
[0041]可以采用反应离子蚀刻(RIE)、深反应离子蚀刻(DRIE)等形成深沟槽148。形成深沟槽148可以包括多个蚀刻/沉积循环，这在DRIE工艺中是已知的。在一些实施例中，用于形成深沟槽148的蚀刻包括使用等离子体源，其是电感耦合等离子体(ICP)源。可选地，用于蚀刻的等离子体可以由变压耦合等离子体(TCP)生成。深沟槽148的侧壁148B与同一深沟槽148中的相应底面148C形成角度α。角度α可以是小于90度的锐角，例如介于约70度到90度之间。角度α也可以等于或稍大于90度。例如，角度α可以介于约90度到约95度之间。
[0042]图4示出了一个介电层或多个介电层的形成。根据一些实施例，介电层包括覆盖MOS器件130,230和330的顶部和侧壁的层间电介质(ILD) 150和152。在整个说明书中，尽管形成的介电层是指ILD150和ILD152，但它们也可以包括用于在其中形成金属线的金属间介电(MD)层。在一些实施例中，ILD150也被称为接触蚀刻停止层(CESL)，其用于在形成接触开口中停止蚀刻上覆的ILD152。在可选的实施例中，ILD150和ILD152结合起来被称为复合ILD。ILD150和152可以由不同的材料形成。例如ILD150可以由介电材料诸如二氧化硅、氮化硅或它们的组合形成。ILD152可以由氧化物诸如磷硅酸盐玻璃(PSG)JI硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、原硅酸四乙酯(TEOS)氧化物等形成。ILD152的顶面可以高于栅极硅化物区146、246和346的顶面。在一些实施例中，采用化学汽相沉积(CVD)方法诸如等离子体增强化学汽相沉积(PECVD)法、次大气压化学汽相沉积(SACVD)等形成 ILDl5O 和 ILDl52。[0043]由于ILD150和ILD152的形成，在深沟槽148中形成气隙154。气隙154的体积可以介于相应深沟槽148的体积的约0.3倍到约0.9倍之间，其中气隙154的体积影响相应的MOS器件130和230的绝缘能力。在一些实施例中，ILD150和ILD152包括形成在深沟槽148侧壁上的部分。部分ILD150和/或ILD152可以覆盖或者可以不覆盖深沟槽148的侧壁。因此，在一些实施例中，半导体衬底20的部分侧壁暴露于气隙154。在其他实施例中，ILD150完全密封了气隙154，并因此ILD152不具有延伸至深沟槽148内的实体部分。在又一些实施例中，ILD150和ILD152均包含形成在深沟槽148的侧壁和底部上的部分，因而深沟槽148的中心部分形成气隙154。气隙154可以是真空的或填充有空气，空气可以包含ILD沉积过程中周围环境中的化学物质。ILD152可以连续地或者可以不连续地从深沟槽148的外部延伸到深沟槽148的内部。在一些实施例中，气隙154的高度Hl大于深沟槽148的深度Dl的约50%、80%或90%。深沟槽148的垂直或倒梯形形状的形成可以有助于早期密封沟槽148，并且可以增大气隙154的体积。
[0044]在一些实施例中，气隙154的截面形状可以与水滴(或所谓的泪滴状)类似。气隙154的顶端可以高于半导体衬底的顶面，二者之间的差值介于约20nm到约50nm之间。取决于ILD150和ILD152的厚度以及形成ILD150和ILD152的沉积方法，该差值也可以多达约150nm。可选地，气隙154的顶端可以低于半导体衬底的顶面，二者之间的差值介于约20nm到约150nm之间。取决于ILD150和ILD152的厚度以及形成ILD150和ILD152的沉积方法，该差值也可以多达约250nm。
[0045]图5示出了在ILD150和ILD152中形成接触塞56。在一些实施例中，接触塞56包含钨、铝、铜、钛、钽或它们的合金。形成工艺可以包括蚀刻ILD150和ILD152以形成接触开口，然后用导电材料填充接触开口。接着实施化学机械抛光(CMP)去除位于ILD152上方的导电材料的多余部分。导电材料的剩余部分形成接触塞56。
[0046]图6示出图5的器件的部分的示例性俯视图，其中示出了 MOS器件130和230。可以理解，深沟槽148和气隙154可以形成环绕MOS器件130和230的完整的环。而且，深沟槽148A(和其中相应的气隙154)可以位于MOS器件130和230之间，并将P阱区26和N阱区28隔离开。因此，气隙154可以阻止在P阱区26和N阱区28之间形成连接，并因此具有减少漏电流的效果。此外，当MOS器件130和230由高电压器件形成时，气隙154具有高击穿电压，并因此将施加至气隙154内部的电路元件的任何高电压与气隙154外部的电路元件隔离开。
[0047]图7A和图7B分别示出了其中深沟槽148被另一深沟槽148环绕的器件的俯视图和截面图。参照图7A，M0S器件130和230中的每一个都被一个深沟槽148环绕。而且，形成另一深沟槽148来环绕MOS器件130和230以及相应的环绕深沟槽148。在一些实施例中，如图7B所示，在MOS器件130和230之间有两个深沟槽148，或者有一个深沟槽148。
[0048]返回参照图5，根据一些实施例，在同一晶圆IO上，形成STI区22和气隙154作为隔离区。STI区22可以被用作低电压器件的隔离区，而气隙154可以被用作高电压器件的隔离区。在可选的实施例中，在晶圆10中没有形成STI区。而是，在形成STI区22的位置形成气隙154。
[0049]尽管图5示出了气隙154充当邻近于MOS器件或环绕MOS器件的隔离结构。但可以理解，气隙154可以充当包括但不限于二极管、电容器、电阻器等其他器件的隔离区。[0050]气隙154比STI区具有更高的击穿电压。实验结果显示，气隙的击穿电压比金属层中的金属线的击穿电压高出约470伏以上，表明气隙的击穿电压足够高，因此不会成为集成电路可靠性改进中的瓶颈。
[0051]根据实施例，一种器件包括半导体衬底；位于半导体衬底上方的接触塞；以及位于半导体衬底上方的层间电介质(ILD)，并且接触塞设置在ILD中。气隙被ILD的一部分和半导体衬底密封。气隙包括与半导体衬底顶部处于同一水平面的至少一部分。
[0052]根据其他实施例，一种器件包括半导体衬底；从半导体衬底的顶面延伸到半导体衬底内的深沟槽；以及位于半导体衬底顶面的MOS器件。该MOS器件包括位于半导体衬底上方的栅电极；邻近栅电极和深沟槽的源极/漏极区；以及位于源极/漏极区上方的源极/漏极硅化物区。ILD设置在栅电极和源极/漏极硅化物区上方。ILD还延伸到深沟槽内，并且密封深沟槽中的气隙。
[0053]根据又一些实施例，一种方法包括在半导体衬底的顶面形成MOS器件。在形成MOS器件的步骤之后，在半导体衬底中形成深沟槽。在MOS器件上方形成ILD，其中ILD延伸到深沟槽内，并且密封深沟槽中的气隙。
[0054]尽管已经详细地描述了实施例以及其优势，但应该理解，可以在不背离所附权利要求限定的实施例的精神和范围的情况下，在其中进行各种改变、替换和更改。而且，本申请的范围并不仅限于说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明将很容易理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。
【权利要求】
1.一种器件，包括: 半导体衬底； 接触塞，位于所述半导体衬底上方；以及 层间介电(ILD)层，位于所述半导体衬底上方，并且所述接触塞设置在所述ILD层中，其中气隙被所述ILD层的一部分和所述半导体衬底密封，并且所述气隙形成环绕所述半导体衬底的一部分的完整的气隙环。
2.根据权利要求1所述的器件，还包括: 金属氧化物半导体(MOS)器件，位于所述半导体衬底的顶面，其中所述MOS器件包括: 栅电极，位于所述半导体衬底的上方；以及 源极/漏极区，邻近所述栅电极，其中，所述ILD层包括在所述栅 电极和所述源极/漏极区上方延伸的第一部分和延伸到所述半导体衬 底内的第二部分，并且所述气隙和所述源极/漏极区位于所述ILD层的 第二部分的相对面上。
3.根据权利要求2所述的器件，还包括位于所述源极/漏极区上方的源极/漏极硅化物区，其中，所述ILD层包括与所述源极/漏极硅化物区重叠的一部分。
4.根据权利要求2所述 的器件，其中，所述ILD层的第一部分和第二部分连续地连接到位于所述半导体衬底中且位于所述气隙下面的ILD层的一部分，从而形成连续的ILD区。
5.根据权利要求1所述的器件，还包括另一气隙，所述另一气隙位于所述半导体衬底中并且形成环绕所述半导体衬底的一部分的另一完整的气隙环，其中，完整的气隙环的一侧连接所述另一完整的气隙环的一侧。
6.一种器件，包括: 半导体衬底； 深沟槽，从所述半导体衬底的顶面延伸到所述半导体衬底内； 金属氧化物半导体(MOS)器件，位于所述半导体衬底的顶面，其中所述MOS器件包括: 栅电极，位于所述半导体衬底上方；和 源极/漏极区，邻近所述栅电极和所述深沟槽；以及 层间介电(ILD)层，位于所述栅电极和所述源极/漏极区上方，其中所述ILD层还延伸到所述深沟槽内，并且所述ILD层密封所述深沟槽中的气隙。
7.根据权利要求6所述的器件，其中，所述深沟槽的侧壁与所述深沟槽的底部形成小于90度的锐角。
8.根据权利要求6所述的器件，其中，从所述MOS器件的顶部向下观察，所述气隙形成环绕所述MOS器件的完整的环。
9.一种方法，包括: 在半导体衬底的顶面形成金属氧化物半导体(MOS)器件； 在形成所述MOS器件的步骤之后，在所述半导体衬底中形成深沟槽；以及在所述MOS器件上方形成层间介电(ILD)层，其中，所述ILD层延伸到所述深沟槽内，并且所述ILD层密封所述深沟槽中的气隙。
10.根据权利要求9所述的方法，还包括: 在形成所述MOS器件的步骤之前，形成延伸到所述半导体衬底内的浅沟槽隔离(STI)区；或者 在形成所述ILD层 的步骤之后，在所述ILD层中形成接触塞，其中，所述接触塞电连接到所述MOS器件的源极/漏极区。
【文档编号】H01L29/06GK103456768SQ201310080401
【公开日】2013年12月18日 申请日期:2013年3月13日 优先权日:2012年6月1日
【发明者】许鸿生, 杨岱宜, 吴威鼎, 钟明达, 游绍祺 申请人:台湾积体电路制造股份有限公司