半导体装置制造方法
【专利摘要】本发明公开了一种半导体装置，包括一基板以及阵列排列于基板的多个晶体管。晶体管包括一第一电极、多个第二电极、以及一栅极电极。第二电极环绕第一电极排列。栅极电极为一环状结构并位于第一电极与第二电极之间。第一电极以及栅极电极为圆形或多边形，且第二电极的侧边对应于栅极电极的形状。本发明的半导体装置能增加晶体管所输出的电流，并且能减少基板上的无效区域，进而渐少制作成本。
【专利说明】半导体装置
【技术领域】
[0001]本发明涉及一种半导体装置，尤其涉及一种具有晶体管的半导体装置。
【背景技术】
[0002]为了能提高开关的切换速度，目前的电源供应器采用了场效型晶体管作为开关装置。此外，场效型晶体管亦具有低电阻的优点，能提高电源供应器的供电效率。
[0003]如图1所示，公知的场效型晶体管AlO排列于一基板A20上，场效型晶体管AlO彼此并联，藉以输出较大的电流。场效型晶体管AlO包括漏极电极AU、源极电极A12、以及栅极电极A13。漏极电极All、源极电极A12、以及栅极电极A13均为线性结构，且彼此相互平行。
[0004]若场效型晶体管AlO应用于输出电压高于300V的高压电源供应器时，漏极电极All以及源极电极A12之间的距离需大于7nm。然而，于此结构中，基板A20内所有栅极电极A13的栅极宽度Wg的总和较小，使得场效型晶体管AlO所输出的电流较小。
[0005]为了能增加栅极宽度Wg，于另一公知技术中，如图2所示，将场效型晶体管A20的源极电极A22以及漏极电极A21以彼此交错的方式阵列排列。源极电极A22以及漏极电极A21均为正方形，且栅极电极A23为长条形，环绕于源极电极A22的四周。由于电子会以最短的路径流动，因此电子几乎不会流经图2中的无效区域Z1，造成了基板A20上空间的浪费，进而需以较大面积的基板A20来排列相同数目的场效型晶体管A20，以输出较多的电流，进而增加了制作成本。
【发明内容】
[0006]为了解决上述现有技术缺陷，本发明的目的为提供一种半导体装置，能于相同的基板面积下，增加栅极电极的栅极宽度，以提供较大的电流。
[0007]本发明提供了一种半导体装置，包括一基板以及多个晶体管。晶体管阵列排列于基板，其中每一晶体管包括一有源层、一第一电极、多个第二电极、以及一栅极电极。有源层叠置于基板。第一电极设置于有源层。第二电极设置于有源层，且环绕第一电极排列。栅极电极为一环状结构，设置于有源层，并位于第一电极与第二电极之间。另外，第一电极以及栅极电极为圆形或多边形。上述多边形为至少为五边形。第二电极朝向栅极电极的一侧边，对应于栅极电极的形状。
[0008]本发明的有益效果在于，综上所述，本发明的半导体装置通过环状结构的栅极电极来增加栅极宽度，进而增加晶体管所输出的电流。此外，栅极电极上的任一区段至第一电极的最短距离大致相同，且至第二电极的最短距离大致相同，因此能减少基板上的无效区域，进而渐少制作成本。
【专利附图】
【附图说明】
[0009]图1以及图2为公知的场效型晶体管的示意图。
[0010]图3为本发明的半导体装置的剖视图。
[0011]图4为图3的AA剖面的剖示图。
[0012]图5为图3的BB剖面的剖示图。
[0013]图6为图3的CC剖面的剖示图。
[0014]图7为图3的DD剖面的剖示图。
[0015]图8为本发明的半导体装置的俯视图。
[0016]图9至图12本发明的半导体装置的另一实施例的剖视图。
[0017]其中，附图标记说明如下:
[0018]【公知技术】
[0019]场效型晶体管A10、A20
[0020]漏极电极All、A21
[0021]源极电极A12、A22
[0022]栅极电极A13、A23
[0023]基板A20
[0024]栅极宽度Wg
[0025]无效区域Zl
[0026]【本发明】
[0027]半导体装置I
[0028]基板10
[0029]晶体管20
[0030]缓冲层21
[0031]有源层22
[0032]第一电极23
[0033]第二电极24
[0034]侧边241
[0035]栅极电极25
[0036]第一部分251
[0037]第二部分252
[0038]连接部分253
[0039]保护层26
[0040]第一保护层261
[0041]第二保护层262
[0042]第三保护层263
[0043]绝缘层27
[0044]第一导电层30
[0045]第二导电层40
[0046]第一垫片60
[0047]第二垫片70
[0048]栅极垫片80
[0049]第一开口Al
[0050]第二开口A2
[0051]第三开口 A3
[0052]圆心Cl
[0053]圆形路径Tl
[0054]距离dl、d2
[0055]平面Pl
【具体实施方式】
[0056]图3为本发明的半导体装置I的剖视图。图4为图3的AA剖面的剖示图。半导体装置I可为一开关装置，并可应用于高功率(power)的电源供应器中。
[0057]半导体装置I包括一基板10、多个晶体管20、一第一导电层30、以及一第二导电层40。基板10可为一晶圆，其材质可为硅。晶体管20可为场效型晶体管20 (Field EffectTransistor, FET)形成于基板10上，并可阵列排列于基板10。
[0058]在本发明的一实施例中，晶体管20为一常开型(normally-on)晶体管，其包括一缓冲层21、一有源层22、一第一电极23、一第二电极24、一栅极电极(gate electrode) 25、一保护层26、以及一绝缘层27。缓冲层21叠置于基板10，且有源层22叠置于缓冲层21。于本实施例中，缓冲层21的材质可为氮化镓(GaN)或氮化铝(A1N)，且有源层22由多个氮基(nitride-based)半导体层堆叠而成，且具有一高二维电子气(2-dimens1nal electricgas，2DEG)浓度的导电通道。在本发明的一实施例中，有源层22包含有一氮化镓层与一氮化铝镓层位于氮化镓层上，且在氮化镓层与氮化铝镓层之间的介面附近形成高二维电子气浓度的导电通道。
[0059]保护层26设置于有源层22上，并具有多个第一开口 Al、多个第二开口 A2与多个第三开口 A3。在本发明的一实施例中，保护层26为氮化硅层，通过化学气相沉积(ChemicalVapor Deposit1n, CVD)工艺形成于有源层22上,并通过蚀刻工艺来形成第一开口 Al、第二开口 A2与第三开口 A3。第一开口 Al以及第二开口 A2均阵列排列于保护层26。其中第一开口 Al为圆形或多边形，且多边形至少为五边形，各第二开口 A2分别环绕一个第一开口Al，且第二开口 A2朝向上述第一开口 Al的一侧边，对应于第一开口 Al的形状，每一第二开口 A2分别设置于第一开口 Al其中之一与部分第三开口 A3之间。每一第三开口 A3设置于第二开口 A2之间，且第三开口 A3朝向第二开口 A2的一侧边，对应于上述第二开口 A2的形状。
[0060]保护层26包括一第一保护层261、一第二保护层262。第一保护层261位于栅极电极25以及第一电极23之间。第二保护层262位于栅极电极25以及第二电极24之间。在本发明的一实施例中，还会在第二开口 A2内形成具有高致密性的第三保护层263，做为栅极绝缘层，以降低漏电流。
[0061]第一电极23、第二电极24、以及栅极电极25分别设置于第一开口 Al、第三开口 A3与第二开口 A2内。栅极电极25包含有相互连接的一第一部分251与一第二部分252，其中第一部分251设置于各第二开口 A2内，而第二部分252设置于上述第一部分251与保护层26上。在本发明的一实施例中，栅极电极25的第二部分252的宽度大于第一部分251的宽度，且由第二开口 A2朝向位于其中的第一开口 Al的方向延伸，以分散电场，提高半导体装置的崩溃电压。于本实施例中，第一电极23为漏极电极(drain electrode)，且第二电极24为源极电极(source electrode)。于另一实施例中，第一电极23可为源极电极,且第二电极24可为漏极电极。
[0062]绝缘层27叠置于保护层26、第一电极23、第二电极24、以及栅极电极25上。第一导电层30穿过绝缘层27，并与第一电极23连接，第二导电层40穿过绝缘层27，并与第二电极24连接。
[0063]图5为图3的BB剖面的剖示图、图6为图3的CC剖面的剖示图、图7为图3的DD剖面的剖示图。如图3以及图5所示的BB剖面，栅极电极25还包括多个长条形的连接部分253，分别连接两相邻的第二部分252，以使分布于不同第二开口 A2周围的第一部分251与第二部分252相互电连接。
[0064]如图3以及图6所示的CC剖面，多个第一导电层30以及绝缘层27阵列排列。绝缘层27为一环状，且位于第一导电层30以及第二导电层40之间。此外，第二导电层40形成一网状结构，藉以电性连接每一第二电极24。
[0065]如图3以及图7所示的DD剖面，其中为了使附图更为清楚，并未绘制DD剖面上的绝缘层27,第一导电层30形成一网状结构,藉以电性连接每一第一电极23。
[0066]图8为本发明的半导体装置I的俯视图。半导体装置I还包括一第一垫片60、一第二垫片70、以及一栅极垫片(gate pad) 80o第一垫片60、第二垫片70、以及栅极垫片80设置于基板10。第一垫片60连接于第一导电层30、第二垫片70连接于第二导电层40、以及栅极垫片80连接于栅极电极25。因此，于本实施例中，半导体装置I中的多个晶体管20为并联，藉以提供较大的电流。半导体装置I包括一基板10、多个晶体管20。
[0067]此外，第一导电层30、第二导电层40及栅极电极25为网状结构，其具有较大的面积，可减小第一导电层30以及第二导电层40的电阻以及半导体装置I的输出电阻，进而可增加半导体装置I的效能。
[0068]本实施例的半导体装置I的场效型晶体管20可应用于高压电源供应器，漏极电极以及源极电极之间的最短距离大于7um，或是于7um至30um之间。上述高压电源供应器所供应的电压可超过300V。
[0069]如图4所示，栅极电极25、第一保护层261、以及第二保护层262为一环状结构。第二电极24环绕栅极电极25排列。第一电极23以及栅极电极25朝向第一电极23的一侧边均为圆形，且具有相同的圆心Cl。第二电极24的侧边241朝向栅极电极25，且对应于栅极电极25的形状，于本实施例中，第二电极24的侧边241为沿一圆形路径Tl延伸的圆弧，并呈一环状排列，其中圆形路径Tl的圆心Cl与第一电极23相同。第一电极23至栅极电极25之间的距离dl大于第二电极24至栅极电极25之间的距离d2只少三倍。
[0070]于上述结构下，栅极电极25上的任一区段至第一电极23的最短距离大致相同，且至第二电极24的最短距离大致相同，因此电流会分散地流动于第一电极23和第二电极24的区域，能大量减少基板10上的无效区域，提高基板10的面积利用率，并能以较小面积的基板10制作半导体装置1，进而降低制作成本。
[0071]于本实施例中，第一电极23、第二电极24以及栅极电极25阵列排列于基板10上。此外，栅极电极25为环状结构，且栅极电极25环绕第一电极23，以及第二电极24环绕栅极电极25。因此于此结构之下，于相同面积的基板10下，栅极电极25的栅极宽度(gatewidth)较大。
[0072]图9至图12为本发明的半导体装置I的另一实施例的剖视图，其中图9的剖面参考图3的AA剖面的位置、图10的剖面参考图3的BB剖面的位置面、图11的剖面参考图3的CC剖面的位置、以及图12的剖面参考图3的DD剖面的位置。于此实施例中，第一电极23以及栅极电极25中朝向第一电极23的一侧边均为正多边形，且具有相同的中心。第一电极23、栅极电极25、第一保护层261、以及第二保护层262为多边形或正多边形，且具有相同的中心，于本实施例中多边形可为正六边形。第二电极24的侧边241朝向栅极电极25，且对应于栅极电极25的形状，于本实施例中，第二电极24的侧边241为直线，并呈环状排列。在本发明的一实施例中，第一电极23的形状为凸多边形，且最短边与最长边的比值大于 0.7。
[0073]于另一实施例中，多边形可为五边形、六边形、八边形、十二边行或是二十边形以上，例如五边形、六边形、八边形、十二边形或是二十边形。于又一实施例中，正多边形可为正五边形、正六边形、正八边形、正十二边行或是正二十边形以上，例如正五边形、正六边形、正八边形、正十二边形或是正二十边形。
[0074]如图3以及图10所示的BB剖面，栅极电极25形成一网状结构，以使分布于不同第二开口 A2内的第一部分251相互电连接。第一导电层30以及第二导电层40之间以绝缘层27相互间隔。
[0075]如图3以及图11所示的CC剖面，多个第一导电层30以及绝缘层27阵列排列。绝缘层27为一环状，且位于第一导电层30以及第二导电层40之间。此外，第二导电层40形成一网状结构，藉以电性连接每一第二电极24。
[0076]如图3以及图12所示的DD剖面，其中为了使附图更为清楚，并未绘制DD剖面上的绝缘层27,第一导电层30形成一网状结构,藉以电性连接每一第一电极23。
[0077]综上所述，本发明的半导体装置通过环状结构的栅极电极来增加栅极宽度，进而增加晶体管所输出的电流。此外，栅极电极与第一电极和第二电极之间的距离大致相同，能减少基板上的无效区域，进而渐少制作的成本。
[0078]本发明虽以各种实施例揭露如上，然而其仅为范例参考而非用以限定本发明的范围，任何本【技术领域】的技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰。因此实施例并非用以限定本发明的范围，本发明的保护范围当视权利要求书所界定为准。
【权利要求】
1.一种半导体装置，包括: 一基板；以及 多个晶体管，阵列排列于上述基板，其中每一上述晶体管包括； 一有源层，叠置于上述基板； 一第一电极，设置于上述有源层上； 多个第二电极，设置于上述有源层上，且环绕上述第一电极排列；以及 一栅极电极，设置于上述有源层，并位于上述第一电极与上述第二电极之间； 其中上述第一电极为圆形或多边形，且上述多边形至少为五边形； 其中上述栅极电极环绕上述第一电极，且上述栅极电极朝向上述第一电极的一侧边，对应于上述第一电极的形状。
2.如权利要求1所述的半导体装置，其中上述第一电极为漏极电极，且上述第二电极为源极电极。
3.如权利要求1所述的半导体装置，其中上述第一电极为源极电极，且上述第二电极为漏极电极。
4.如权利要求1所述的半导体装置，其中上述第一电极以及上述栅极电极中朝向上述第一电极的上述侧边均为圆形，且具有相同的圆心。
5.如权利要求1所述的半导体装置，其中上述第一电极以及上述栅极电极中朝向上述第一电极的上述侧边均为正多边形，且具有相同的中心。
6.如权利要求1所述的半导体装置，其中上述第一电极的长度与宽度的比值大于0.7。
7.如权利要求1所述的半导体装置，其中每一上述晶体管包括一第一保护层，位于上述栅极电极以及上述第一电极之间，且为圆形或多边形环状结构。
8.如权利要求7所述的半导体装置，其中每一上述晶体管包括一第二保护层，位于上述栅极电极以及上述第二电极之间，且为圆形或多边形的环状结构。
9.如权利要求1所述的半导体装置，其中上述第二电极的侧边为沿一圆形路径延伸的圆弧，并呈环状排列，且上述圆形路径、上述第一电极以及上述栅极电极具有相同的圆心。
10.如权利要求1所述的半导体装置，其中上述第二电极的侧边为直线，并呈环状排列。
11.如权利要求1所述的半导体装置，其中上述第一电极至上述栅极电极之间的距离大于上述第二电极至上述栅极电极之间的距离至少三倍。
12.如权利要求1所述的半导体装置，另包含有一缓冲层，设置于上述基板与上述有源层之间。
13.如权利要求1所述的半导体装置，其中上述有源层包含有多相互堆叠的氮基半导体层。
14.如权利要求1所述的半导体装置，还包括连接于上述第一电极的一第一导电层以及连接于上述第二电极的一第二导电层。
15.一种半导体装置，包括: 一基板； 一有源层，设于上述基板上； 一保护层，设于上述有源层上，并具有多个第一开口、多个第二开口与多个第三开口，其中上述第一开口为圆形或多边形，且上述多边形至少为五边形，每一上述第二开口分别环绕上述第一开口，上述第二开口朝向上述第一开口的一侧边，对应于上述第一开口的形状，上述第三开口设置于上述第二开口之间； 多个漏极电极，分别设置于上述第一开口内； 一栅极电极，包含有相互连接的一第一部分与一第二部分，其中上述第一部分设置于上述第二开口内，而上述第二部分设置于上述第一部分与上述保护层上；以及 多个源极电极，分别设置于上述第三开口内。
16.如权利要求15所述的半导体装置，其中上述第一开口以阵列排列，各上述第二开口分别设置于上述第一开口其中之一与部分上述第三开口之间。
17.如权利要求15所述的半导体装置，还包括一绝缘层设置于上述保护层、上述栅极电极、上述多个源极电极以及上述多个漏极电极上。
18.如权利要求15所述的半导体装置，还包括连接于上述多个漏极电极的一第一导电层，以及连接于上述多个源极电极的一第二导电层。
19.如权利要求15所述的半导体装置，其中各上述第三开口朝向上述第二开口的一侧边，对应于上述第二开口的形状。
【文档编号】H01L27/088GK104517962SQ201310466203
【公开日】2015年4月15日 申请日期:2013年9月30日 优先权日:2013年9月30日
【发明者】林立凡, 陈宣文 申请人:台达电子工业股份有限公司