一种中高压肖特基二极管芯片结构及其制备方法
【专利摘要】本发明涉及一种中高压肖特基二极管芯片结构及其制备方法。在中高压肖特基二极管芯片结构中，P型扩散区宽度为25~40um；金属场版的宽度为25~35um；外延厚度为16~30um；电阻率为2~5ohm.cm。本发明同时采取对关键工艺进行调整，以达到提高封装后器件性能的目的。方法是：1、通过湿法氧化，在P型区注入前形成厚度为650埃的牺牲氧化硅。2、在P型区域注入杂质数量1X1014。3、通过湿法氧化、推进形成P型区深度为8um。4、在势垒金属蒸发前，采用双氧水对硅片表面颗粒杂质进行清洗。本发明在不提高生产成本的情况下，使芯片的封装良率以及可靠性性能得到明显提高，从而增强了产品的市场竞争力。
【专利说明】一种中高压肖特基二极管芯片结构及其制备方法
【技术领域】
[0001 ] 本发明涉及肖特基二极管芯片，具体涉及一种中高压肖特基二极管芯片结构及其制备方法。
【背景技术】
[0002]外延材料规格是肖特基二极管器件的电性参数、可靠性性能的重要影响因素。一般低压肖特基二极管器件采用外延厚度较薄、电阻率较低；中高压肖特基二极管器件采用外延厚度较厚、电阻率较高。如果单纯提高外延电阻率，会导致肖特基二极管器件可靠性性能下降，如静电防护能力、反向浪涌能力等。
[0003]目前随着肖特基二极管器件市场与应用的发展，对肖特基二极管的可靠性要求越来越高。与低压肖特基二极管芯片不同，中高压肖特基二极管对划片后芯片的完整程度要求更高，芯片边缘的轻微破损或崩边都有可能产生芯片封装后的失效问题。
【发明内容】
[0004]为了提闻封装后中闻压肖特基二极管芯片的良率，降低划片对芯片的影响，提闻封装后芯片的可靠性性能，本发明提供一种中高压肖特基二极管芯片结构及其制备方法。本发明采取对芯片结构的金属场版进行加宽技术方案，以减弱划片崩边等芯片损失对电性能带来的劣化影响；通过增加P型区域的宽度以及杂质数量，以提高中高压肖特基二极管芯片的可靠性性能(静电防护能力、反向浪涌能力等)。
[0005]在研发过程中，增加金属场版宽度与增加P型区域宽度曾遇到以下问题:
1、增加芯片尺寸，导致芯片出芯数降低，造成价格劣势；
2、若保证芯片尺寸不变，会使芯片的有源区面积变小，导致正向压降升高，功耗升高，降低器件竞争力。
[0006]经过综合分析，本发明采取在确保芯片尺寸不变的前提下，通过调整外延参数以抵消有源区变小带来的电性参数的升高，同时有利于提高静电防护能力和反向浪涌能力。
[0007]本发明采取的技术方案是:一种中高压肖特基二极管芯片结构，其特征在于:在所述的中高压肖特基二极管芯片结构中，P型扩散区宽度为25~40um ;金属场版的宽度为25~35um ;硅衬底上表面具有的外延厚度为16~30um ;电阻率为2~5ohm.cm。
[0008]本发明针对中高压肖特基二极管芯片结构的优化，同时采取对关键工艺进行调整，以达到提高封装后器件性能的目的。
[0009]本发明所述的制备方法是:1、通过湿法氧化，在P型区注入前形成厚度为650埃的牺牲氧化硅。2、在P型区域，注入杂质数量1X1014。3、通过湿法氧化、推进形成P型区深度为 8um。
[0010]4、在势垒金属蒸发前，采用双氧水对硅片表面颗粒杂质进行清洗。
[0011]除此之外，本方法还通过版图修改，取消掩蔽层上多余的注入区，避免此注入区表面电场过大，而在反向高压时容易提前击穿，同时取消掩蔽层上多余的注入区，也有利于增强芯片的划片波动的承受能力。
[0012]本发明所产生的有益效果是:在不提高生产成本的情况下，使芯片的封装良率以及可靠性性能得到明显提高，从而增强了产品的市场竞争力。
【专利附图】
【附图说明】
[0013]图1是中高压肖特基二极管芯片结构平面图；
图2是中高压肖特基二极管芯片结构剖面图；
图3是中高压肖特基二极管芯片工艺流程图。
【具体实施方式】
[0014]以下结合附图和实施例对本发明作进一步说明:本发明将 图1和图2利用失真比例，以突出本发明的关键特征。
[0015]参照图1和图2, —种中闻压肖特基二极管芯片结构包括娃衬底101上表面具有的外延102、在外延的掩蔽层103、外延102中的P型扩散区104、在外延中的硅化物层105、正面电极106、背面电极107、金属场版108及有源区109。
[0016]在中高压肖特基二极管芯片结构中，本发明将P型扩散区104宽度增加至25~40um范围内(增加了 20%~80%);将金属场版108的宽度增加至25~35um范围内(增加了 10~40%)。对硅衬底101 (晶向〈100〉或〈111>)上表面具有的外延102进行电阻率与厚度的调整，调整硅衬底101 (晶向〈100〉或〈111>)上表面具有的外延厚度在16~30um范围内；电阻率在2~5ohm.cm范围内。
[0017]本发明对于150V肖特基二极管，硅衬底101上表面具有的外延102厚度调整为16~20um ;电阻率调整为2~3ohm.cm。
[0018]本发明对于200V肖特基二极管，硅衬底101上表面具有的外延102厚度调整为23~30um ;电阻率调整为3~5ohm.cm。
[0019]实施例1:以150V肖特基二极管为例，将P型扩散区104宽度增至38um ;将金属场版108的宽度增至32um ;将外延厚度调至18um ;将电阻率调至2.3ohm.cm。
[0020]实施例2:以200V肖特基二极管为例，将P型扩散区104宽度增至38um ;将金属场版108的宽度增至32um ;将外延厚度调至28um ;将电阻率调至4ohm.cm。
[0021]以上实施例的制备方法如下:
1、通过湿法氧化，在P型区注入前形成厚度为650埃的牺牲氧化硅；以尽量减轻注入区域离子沾污以及注入激光对外延表面的损伤。
[0022]2、在P型区域，注入杂质数量IXlO14 ；以增强芯片的静电防护能力。
[0023]3、通过湿法氧化、推进形成P型区深度为8um ;以增强芯片的静电防护能力。
[0024]4、在势垒金属蒸发前，采用双氧水对硅片表面颗粒杂质进行清洗(双氧水浓度为39%，H2O和水的体积比例=1:1);其作用是有效清除硅表面的颗粒杂质、轻微有机残留以及聚合物。
[0025]参照图3，除上述涉及的制备方法之外，均按照图3给出的工艺流程完成中高压肖特基二极管芯片的制备。在此不再赘述。
[0026]经过以上实施例制备出的5安培中高压肖特基二极管芯片经检测的性能指标:抗静电能力可达到4KV (IEC模式)，反向浪涌可以达到在5安培电流下2/200US，10个脉冲的能力。
【权利要求】
1.一种中高压肖特基二极管芯片结构，其特征在于:在所述的中高压肖特基二极管芯片结构中，P型扩散区(104)宽度为25?40um;金属场版(108)的宽度为25?35um ;硅衬底(101)上表面具有的外延(102)厚度为16?30um ;电阻率为2?5ohm.cm。
2.根据权利要求1所述的中高压肖特基二极管芯片结构，其特征在于:对于150V的肖特基二极管，硅衬底(101)上表面具有的外延(102)厚度为16?20um;电阻率为2?3ohm.cm。
3.根据权利要求1所述的中高压肖特基二极管芯片结构，其特征在于:对于200V的肖特基二极管，硅衬底(101)上表面具有的外延(102)厚度为23?30um ;电阻率为3?5ohm.cm。
4.一种根据权利要求1所述的中高压肖特基二极管芯片结构的制备方法，其特征在于:通过湿法氧化，在P型区注入前形成厚度为650埃的牺牲氧化硅。
5.根据权利要求4所述的一种中高压肖特基二极管芯片结构的制备方法，其特征在于:在P型区域，注入杂质数量1X1014。
6.根据权利要求5所述的一种中高压肖特基二极管芯片结构的制备方法，其特征在于:通过湿法氧化、推进形成P型区深度为8um。
7.根据权利要求6所述的一种中高压肖特基二极管芯片结构的制备方法，其特征在于:在势垒金属蒸发前，采用双氧水对硅片表面颗粒杂质进行清洗。
【文档编号】H01L21/329GK103633151SQ201310673011
【公开日】2014年3月12日 申请日期:2013年12月12日 优先权日:2013年12月12日
【发明者】陈海洋, 王云峰, 董彬, 石会平 申请人:天津中环半导体股份有限公司