基于前馈均衡和脉冲均衡技术的25Gbps VCSEL驱动电路的制作方法
【专利摘要】本发明属于光纤通讯【技术领域】，具体为基于前馈均衡和脉冲均衡技术的25Gbps?VCSEL驱动电路。本发明根据前馈均衡和脉冲均衡两种技术的优缺点，在此基础上增加一路脉冲均衡电路，使得驱动器在面对芯片PAD寄生电容和bonding线寄生不确定性时，应用更加灵活，提高眼图的高度和宽度。电路具体设计的如下：25Gb/s的数据输入经过一个缓冲器后分为三路，其中，路径一为主路径，提供VCSEL所需的主要调制电流；路径二为FFE均衡路径，提供FFE均衡电流；路径三为脉冲式均衡路径，提供脉冲均衡电流；三个路径产生的电流在驱动电路的输出端直接线性叠加。
【专利说明】基于前馈均衡和脉冲均衡技术的25Gbps VCSEL驱动电路
【技术领域】
[0001]本发明属于光纤通信【技术领域】，具体涉及到一种采用两种均衡技术的高速VCSEL驱动电路设计。
【背景技术】
[0002]高速光通信收发芯片是实现100G光通信系统的核心。由于VCSEL器件和芯片PAD寄生的电容以及bonding线寄生电感的影响，25Gb/s的VCSEL驱动电路设计遇到很大的挑战。前馈均衡(FFE)技术有FIR类似的电路原理，电路实现起来方便容易，能很有效的对改善信号的上升下降时间，消除负载寄生电容对高频信号带来的衰减影响，现在已经用于一些高速的VCSEL驱动电路设计中。从图2(a)的二阶前馈均衡(FFE)的原理可以看出，它将两路/[目号中的一路/[目号经过反相和延时后，调整其幅度后幅度与另一路彳目号进行置加，在信号的上升下降沿产生一个脉冲补偿信号的高频成分提高其抗衰减能力。但是在25Gb/s时，bonding线的寄生电感变得不可忽略，由其和芯片PAD寄生电容造成的纹波，严重时会使得数据眼图出现闭合如图4(a)所示。而在VCSEL和驱动电路芯片互连时，bonding线是一般不可避免的。在消除bonding线的负面影响时，FFE均衡效果是很有限的。
[0003]鉴于上述缺陷，本发明在FFE均衡的基础上，增添了另一种均衡技术-脉冲均衡(Pulse Equalization)。如图2 (b)所示,它基本思想和FFE相同，也是将信号延时再进行线性叠加。不同之处在于，它采用一个高通滤波器(HPF)对方波输入信号进行滤波，得到一个脉冲均衡信号，利用这个脉冲来消除电感负载产生的纹波带来的影响。
【发明内容】
[0004]本发明的目的是为了提供一种可以消除由于芯片PAD寄生电容和bonding线的寄生电感对眼图造成影响的，使得电路能工作频率能达到25Gb/s的VCSEL驱动电路。
[0005]为实现上述目的，本发明根据前馈均衡技术(Feed Forward Equlization)和脉冲均衡(Pulse Equlization)两种技术的优缺点，在此基础上增加一路脉冲均衡电路，使得驱动器在面对芯片PAD寄生电容和bonding线寄生不确定性时，应用更加灵活，提高眼图的高度和宽度。具体的电路实现为:
25Gb/s的数据输入经过一个缓冲器后分为三路，其中，路径一为主路径，提供VCSEL所需的主要调制电流；路径二为FFE均衡路径，提供FFE均衡电流；路径三为脉冲式均衡路径，提供脉冲均衡电流；三个路径产生的电流在驱动电路的输出端直接线性叠加，各个路径能提供的电流最大幅度之比约为3.5:1:1。如图1所示。
[0006]路径一中，主信号通路由一个缓冲器和一个跨导放大器(TCAl)组成。高频信号经过缓冲器缓冲和直接驱动跨导放大器(TCA1)，获得VCSEL调制电流的主要部分。跨导放大器的电路结构如图2(2)所示，TCAl的偏置电流Iss可调，进而可以获得幅度可变的调制电流。
[0007]路径二中，高频信号经过一个数字控制的可变延时单元AT，后经由缓冲器缓冲后直接驱动一个跨导放大器(TCA2)，由跨导放大器(TCA2)产生FFE均衡所需的电流。其中可变延时单元AT—共分为四级，如图2(1)所示，通过数字选择开关S0-S3选择延时的级数进而调节FFE均衡信号延时的大小，通过调节TCA2偏置电流Iss来调节FFE均衡的电流幅度。
[0008]路径三中，和FFE均衡不同的是，其脉冲是通过一个高通滤波器来产生的。信号先经过一个数字控制的可变延时单元AT ( AT—共分为四级)，开关S0-S3选择延时的大小。经过一个缓冲器后将信号通入到一个高通滤波器(HPF)，对方波信号进行滤波，进而产生脉冲信号。再经过一个限幅放大器(LA)放大，其输出直接驱动一个跨导放大器(TCA3)，由跨导放大器(TCA3)转化为脉冲均衡电流，跨导放大器TCA3输出电流幅度也可通过调节其偏置电流Iss来进行调节。
[0009]本发明中，2个可变延时单元AT均一共分为四级，其结构如图2(1)所示；高通滤波器(HPF)的结构如图2(2)所示；3个跨导放大器(TCA)的电路结构如图2(3)所示。
[0010]本发明是鉴于FFE比较适用于补偿电容型负载引起的高频信号分量的衰减，脉冲均衡适用于消除电感性负载弓I起的纹波的特点。针对VCSEL器件寄生和bonding线电感电容寄生所带来的不确定性，同时采用两种均衡技术，为芯片的测试提供更多选择余地，使得电路的应用更加灵活，工作频率更高。
[0011]本发明设计的驱动器主要针对的激光器为850nm波长的垂直腔面激光器(VCSEL)，通过对VCSEL直接进行电流调制，可以将高速的电信号数据转化为光信号的发送出去。
[0012]本发明的优点是:
同时采用前馈均衡和脉冲均衡两种技术，消除芯片PAD寄生电容和bonding线寄生电感所引起的纹波带来的影响，版图后仿真结果如图4(b)所示，脉冲均衡对眼图质量的提升还是很明显的。
[0013]电路采用TSMC 65nm工艺流片，测试芯片的电输出的工作频率可以达到25Gb/s。在和VCSEL采用bonding线连接后，受限于20Gb/s带宽的光示波器，仍可以得到工作频率为22Gb/s光输出眼图，光功率摆幅达到0.9mW。从测试结果眼图对比来看，脉冲均衡开启后，眼图的RMS抖动可以得到一定程度的提升。
【专利附图】
【附图说明】
[0014]图1为本发明电路的设计方案图。
[0015]图2为本发明电路中的一些模块具体结构。其中，(I)可变延时单元AT，(2)高通滤波器HPF，(3)跨导放大器TCA。
[0016]图3为前馈均衡和脉冲(PE)均衡技术的原理图示。其中，(a)为前馈均衡(FFE)，(b)脉冲(PE)均衡。
[0017]图4为电路仿真结果。其中，(a)脉冲均衡前，(b)脉冲均衡后。
[0018]图5为整个电路系统的芯片图。
[0019]图6为25Gb/s电测试结果。其中，(a)脉冲均衡开启前，(b)为脉冲均衡开启后。
[0020]图7为22Gb/s光测试结果。其中，(a)为脉冲均衡开启前，(b)为脉冲均衡开启后。【具体实施方式】
[0021]本发明是一种基于两种均衡技术的高速VCSEL驱动电路。结合FFE均衡和脉冲均衡技术的优缺点，将二者有效的结合起来，消除25Gb/sVCSEL驱动电路设计中芯片PAD寄生电容和bonding线寄生电感对眼图的影响；电路采用TSMC 65nm工艺流片,测试结果显示脉冲均衡对眼图可以得到一定程度的提高。具体电路设计如下:
25Gb/s的数据输入经过一个缓冲器后变为三路。路径一为主路径，提供VCSEL所需的主要调制电流；路径二为FFE均衡路径，提供FFE均衡电流；路径三为脉冲式均衡路径，提供脉冲均衡电流。三个路径产生的电流在驱动电路的输出端直接线性叠加，各个路径能提供的电流最大幅度之比约为3.5:1:1。
[0022]如图1所示，主信号通路是由一个缓冲器和一个跨导放大器组成(TCA1)。高频信号经过缓冲器缓冲和直接驱动TCA1，获得VCSEL调制电流的主要部分。如图2(2)所示的跨导放大器的电路结构，TCAl的偏置电流Iss可调，进而可以获得幅度可变的调制电流。
[0023]FFE均衡路径二中，如图1所示，高频信号经过一个数字控制的可变延时单元AT，后经由缓冲器缓冲后直接驱动一个跨导放大器(TCA2)，由TCA2产生FFE均衡所需的电流。其中可变延时单元AT—共分为四级，如图2(1)所示，通过数字选择开关S0-S3选择延时的级数进而调节FFE均衡信号延时的大小，通过调节TCA2偏置电流Iss来调节FFE均衡的电流幅度。
[0024]脉冲式均衡路径三，如图1所示，和FFE均衡不同的是，其脉冲是通过一个高通滤波器来产生的。信号先经过一个数字控制的可变延时单元AT，开关S0-S3选择延时的大小。经过一个缓冲器后将信号通入到一个高通滤波器(HPF)，对方波信号进行滤波，进而产生脉冲信号。再经过一个限幅放大器(LA)放大，其输出直接驱动一个跨导放大器(TCA3)，由TCA3转化为脉冲均衡电流，TCA3输出电流幅度也可通过调节其偏置电流Iss来进行调节。
[0025]本发明所采用的具体电路模块如TCA，LA，HPF，缓冲器等以及FFE均衡技术以及脉冲均衡技术的原理均不属于本发明，本发明是在FFE均衡的基础上，增加一路脉冲均衡电路，解决在25Gb/s VCSEL驱动电路设计时，芯片PAD寄生电感和bonding线的寄生电感引起的纹波所造成的眼图闭合，从而使得电路能在25Gb/s更好的工作。整个电路采用TSMC65nm工艺流片，图5为实际电路芯片图。尽管受到光示波器20Gb/s的带宽的限制，测试的数据眼图的RMS抖动仍得到一定改善。
[0026]本发明设计的电路采用TSMC 65nm CMOS工艺生产，芯片和VCSEL芯片连接如图5所示。芯片的测试结果如图6、7所示，得到25Gb/s的电输出测试眼图。由于受光示波器20Gb/s的带宽限制，依然可以得到22Gb/s的光输出眼图，检测到光输出摆幅为0.9mW。无论是电测试和光测试结果，采用脉冲均衡，数据传输的RMS抖动均可以得到一定程度的改善。
【权利要求】
1.一种基于前馈均衡和脉冲均衡技术的25Gbps VCSEL驱动电路，其特征在于，整个电路具体设计的如下:25Gb/s的数据输入经过一个缓冲器后分为三路，其中，路径一为主路径，提供VCSEL所需的主要调制电流；路径二为FFE均衡路径，提供FFE均衡电流；路径三为脉冲式均衡路径，提供脉冲均衡电流；三个路径产生的电流在驱动电路的输出端直接线性置加； 路径一中，主信号通路由一个缓冲器和第一跨导放大器(TCAl)组成，高频信号经过缓冲器缓冲，直接驱动第一跨导放大器(TCA1)，获得VCSEL调制电流的主要部分； 路径二中，高频信号经过一个数字控制的第一可变延时单元AT，后经由缓冲器缓冲后直接驱动第二跨导放大器(TCA2)，由第二跨导放大器(TCA2)产生FFE均衡所需的电流； 路径三中，其脉冲通过一个高通滤波器来产生；信号先经过一个数字控制的第二可变延时单元AT，开关S0-S3选择延时的大小；经过一个缓冲器后将信号通入到一个高通滤波器(HPF)，对方波信号进行滤波，进而产生脉冲信号；再经过一个限幅放大器(LA)放大，其输出直接驱动第三跨导放大器(TCA3)，由第三跨导放大器(TCA3)转化为脉冲均衡电流。
2.根据权利要求1所述的25GbpsVCSEL驱动电路，其特征在于，所述第一可变延时单元AT或第二可变延时单元AT—共分为四级； 路径二中，通过第一可变延时单元AT的数字选择开关S0-S3选择延时的级数进而调节FFE均衡信号延时的大小，通过调节第二跨导放大器(TCA2)的偏置电流Iss来调节FFE均衡的电流幅度； 路径三中，通过第二可变延时单元AT的数字选择开关S0-S3选择延时的大小；通过第三跨导放大器(TCA3)的偏置电流Iss来调节其输出电流幅度。
【文档编号】H01S5/042GK103684331SQ201310711570
【公开日】2014年3月26日 申请日期:2013年12月22日 优先权日:2013年12月22日
【发明者】王俊成, 孙立, 姜培 申请人:复旦大学