专利名称：芯片封装结构的制作方法
技术领域：
本实用新型揭露了一种芯片封装结构(Die Package Structure),利用晶片级封装工艺及简单的打线工艺来形成芯片封装结构，特别是一种将闪存芯片以打线工艺来形成芯片封装结构。
背景技术：
半导体技术的发展非常地快速,特别是半导体芯片(semiconductor dice)有趋于小型化的倾向。然而，半导体芯片的功能需求却有相对多样化的倾向。换句话说，半导体芯片在一较小区域中需要更多的输入/输出垫(pads)，所以引脚(pins)的密度也随之快速的提高。其导致半导体芯片的封装变得更困难且降低了优良率。封装结构的主要目的在于保护芯片免受外部损伤。然而，大部分封装技术是先将一晶片上芯片切割成多个单一芯片，然后再封装与测试每一颗单一芯片。另外，一种称为「晶片级封装](waferlevel package ；WLP)的封装技术， 可以在分割芯片成为单一芯片之前，在一晶片上封装芯片。晶片级封装技术有一些优点，例如生产周期较短、成本较低以及不需要填充物(under-fill)。
实用新型内容本实用新型的主要目的在于揭露一种芯片封装结构，是在电路基板上形成多个封装基板区块，且将电路基板及其上的多个封装基板区块经由对准设置后固着在具有多个芯片的晶片上，使得在晶片上的每一个芯片的一侧边上的焊垫与封装基板区块上的连接点以打线电性连接，并经由另一封装体封装之后曝露出封装基板区块上的外部连接端点，经切割之后得到多个具有电路基板的芯片封装结构。本实用新型的再一目的在于本实用新型所揭露的芯片封装结构，特别适用在大型芯片的封装工艺，例如存储器，特别是NAND闪存芯片(NANDFlash)、NOR闪存芯片(N0RFlash)、通信芯片及一些特殊应用芯片(Application-specific Ic ;ASIC)。本实用新型的另一目的在于，经由本实用新型所揭露出的封装结构，其一面是曝露出多个外部连接端点，作为对外连接的端点，而相对外部连接端点的另一面则是芯片的背面，因此通过本实用新型所揭露的封装结构可以达到良好的散热效果，而此一散热效果对于大型芯片是非常重要的。根据上述目的，本实用新型提供了一种芯片封装结构，包括:芯片，具有主动面及背面，在芯片的主动面的侧边上具有多个焊垫；封装基板区块，具有正面及背面，且该封装基板区块的侧边配置有贯穿正面及背面的多个连接点，且在封装基板区块的多个连接点的相邻侧边上配置有多个外部连接端点，其中，封装基板区块的背面通过黏着层与芯片固接，并使得芯片的侧边上的多个焊垫曝露；多条导线，将封装基板区块的侧边上的多个连接端点电性连接于芯片的侧边的多个焊垫；封装体，包覆封装基板区块、芯片的主动面及多条导线，且曝露出在封装基板区块上的多个连接点的相邻侧边的多个外部连接端点；以及多个导电元件，与多个贯穿该正面及该背面的连接点连接，并曝露在封装体上。[0007]优选地，本实用新型芯片封装结构中，该封装基板区块为印刷电路板。优选地，本实用新型芯片封装结构中，该封装基板区块为可挠性电路板。优选地，本实用新型芯片封装结构中，该封装基板的一尺寸小于该芯片的一尺寸。优选地，本实用新型芯片封装结构中，该些导电元件的高度至少与该封装基板区块与该封装体的一总高度相同。本实用新型还揭露另外一种芯片封装结构，包括:芯片，具有主动面及背面，在芯片的主动面的侧边上具有多个焊垫；封装基板区块，具有正面及背面，且在封装基板区块的侧边配置有贯穿正面及背面的多个连接点，且在封装基板区块的多个连接点的相邻侧边上配置有多个外部连接端点，其中，封装基板区块的背面通过黏着层与芯片固接，使得芯片的侧边上的多个焊垫曝露且封装基板区块上的多个外部连接端点向外延伸大于芯片的侧边；多条导线，将封装基板区块的侧边上的多个连接端点电性连接于芯片的侧边的多个焊垫；以及封装体，包覆封装基板区块、芯片的主动面及多条金属导线，且将多个外部连接端点曝露在封装体的外侧。优选地，本实用新型芯片封装结构中，该封装基板区块为印刷电路板。优选地，本实用新型芯片封装结构中，该封装基板区块为可挠性电路板。优选地，本实用新型芯片封装结构中，该封装基板区块的一尺寸小于该芯片的一尺寸。优选地，本实用新型芯片封装结构中，该些外部连接端点为具有内引脚及外引脚的一导线架。本实用新型的上述 及其他目的与优点，不难从下述所选用实施例的详细说明与附图中，获得深入了解。当然，本实用新型在某些零件上，或零件的安排上容许有所不同，但所选用的实施例，则在本说明书中，予以详细说明，并在附图中展示其构造。
图1是表不在晶片上具有多个芯片的俯视图。图2A是表不具有多个封装基板区块的电路基板的正面的俯视图。图2B是表示具有多个封装基板区块的电路基板的背面的俯视图。图3是表示在图2A中电路基板上的其中一个封装基板区块上具有多个连接点及多条线路的俯视图。图4是表示将封装基板区块设置在芯片上的俯视图。图5A是表示在图4中以Yl-Yl方向截面示意图。图5B是表示在图4中以Y2-Y2方向截面示意图。图6A是表示利用网印工艺将封装材料形成在封装基板区块上以包覆封装基板区块、多条金属导线及芯片的Yl-Yl方向截面示意图。图6B是表示利用网印工艺将封装材料形成在封装基板区块上以包覆封装基板区块、多条金属导线及芯片的Y2-Y2方向截面示意图。图6C是表示在封装基板区块的多个外部连接端点上配置有导电元件的截面示意图。[0028]图7是表示完成封装后的封装基板区块的背面的俯视图。图8是表示将封装基板区块设置在芯片上的俯视图。图9是表示在图8中以X-X方向截面示意图。图10是表示利用冲压步骤以形成具有多个接脚结构的芯片封装结构的截面示意图。主要元件符号说明IO-晶片；101_ 芯片；1012-主动面；1014 焊垫；20-电路基板；202-正面；204-背面；30—封装基板区块；31-开口；32-侧边；302-连接点；304-外部连接端点；
·[0039]306-连接点；308-线路；40-金属导线；50-封装材料；60-导电元件；70、80-芯片封装结构。
具体实施方式
本实用新型在此所探讨的方向为一种芯片封装结构，特别是利用简单的打线工艺来形成晶片级封装结构，因此称为一种打线晶片级封装(Wire-Bonding Chip ScalePackage ；WBCSP)，可适用于大型芯片的封装结构，由于封装结构上的结构简单，且可以节省封装成本。为了能彻底地了解本实用新型，将在下列的描述中提出详尽的步骤及其组成。众所周知的芯片结构及封装基板的制作方式及详细步骤并未描述于细节中，以避免造成本实用新型不必要的限制。然而，对于本实用新型的优选实施例，则会详细描述如下，然而除了这些详细描述之外，本实用新型还可以广泛地施行在其他的实施例中，且本实用新型的范围不受限定，其以权利要求书为准。请参考图1，是表示在晶片上具有多个芯片的俯视图。如图1所示，其晶片10上具有多个芯片101，每一个芯片101具有主动面1012及背面(未在图中表示)。在芯片101的主动面1012的一侧边上配置有多个焊垫1014，其中每一个焊垫1014通过重配置层(redistribution layer)工艺来完成配置在芯片101的主动面1012的一侧边上。要说明的是，在图1中所揭露的晶片10上的多个芯片101为已经完成制造的芯片，这些芯片可以是大型芯片的封装工艺，例如存储器芯片，特别是NAND闪存芯片(NANDFlash)或NOR闪存芯片(NOR Flash)、通信芯片及一些特殊应用芯片(Application-specific Ic ；ASIC);在本实用新型的实施例中，将以存储型闪存芯片来做说明，特别是具有48个接脚(pin)的存储型闪存(NAND Flash)芯片，然而上述芯片的制作过程及重配置层(redistribution layer)工艺并非本实用新型主要的技术内容，因此不在此多加描述。接着，请参考图2A。图2A表示具有多个封装基板的正面的俯视图。在图2A中，先提供一电路基板20，其具有一正面202及一背面204(在图2B中表示)。且在电路基板20的正面202上以阵列方式配置有多个封装基板区块30，在每一个封装基板区块30的一侧边32配置有多个连接点302，而在电路基板20在多个连接点302的相邻侧边配置有多个外部连接端点304。在本实用新型中所揭露的多个连接点302可以是一种金手指结构(goldenfinger)或一种金属引线(metal trace);当连接点302为金手指结构时,其可以通过绝缘材料(例如塑料)(未在图中表示)或是陶瓷材料(ceramic)(未在图中表示)来隔离每一个连接点302 ;另外，在本实用新型的实施例中，电路基板20可以是可接性基板(flexiblesubstrate)或是硬性基板(rigid substrate)。另外,以硬性基板(rigid substrate)而言，电路基板20可以是单层的印刷电路板(PCB)或是多层的印刷电路板；另外，以可挠性基板(flexible substrate)而言,可以是由高分子材料与导线架(lead frame)所形成。此夕卜，在电路基板20的每一个封装基板区块30上的连接点302的相对侧边上形成一个开口31，以作为在封装基板区块30与芯片101接合后，位于芯片101 —侧边上的多个焊垫1014能够经有此开口 31而曝露出来。接着，请参考图2B。图2B表示具有多个封装基板区块的电路基板的背面的俯视图。在图2B中，在电路基板20的背面204上，具有多个连接点306，其配置位置是相对应于在电路基板20正面202上的多个连接点302，其中，在电路基板20的正面202的多个连接点302是与在电路基板20的背面204上的多个连接点306彼此电性连接(即连接点302与连接点306为同一连接点，贯穿电路基板20的正面202及背面204)，且其同样是以阵列的方式两两排列。另外，在电路基板20背面204的多个连接点306可以是焊垫(pad)或是凸块(bump)。接着，请参考 图3。图3是表示在图2A中基板上的其中一个封装基板区块具有多个连接点及多条线路的俯视图。在图3中，在电路基板20上具有多个封装基板区块30，而每一个封装基板区块30的正面202 (也是电路基板20的正面202)的一侧边32，具有多个连接点302，且在每一个封装基板区块30的多个连接点302的相邻侧边具有多个外部连接端点304，而这些连接点302与外部连接端点304以多条线路(trace) 308彼此电性连接。再接着，请参考图4。图4是表示将电路基板设置在晶片上的俯视图。首先，要说明的是，为了以下方便陈述该芯片封装结构的形成步骤，以该晶片10中的其中的一颗芯片101与在电路基板20中的其中一个封装基板区块30来做说明，但无论是单一一个封装基板区块30及芯片101堆叠之后的封装结构或是整个电路基板20与整个晶片10堆叠之后的封装结构是一样的结果。在本实用新型的实施例中，当封装基板区块30以背面204(即电路基板20的背面204)通过黏着层(未在图中表示)固着在芯片101上时，在芯片101的一侧边32上的焊垫1014能够经由封装基板区块30 —侧上的开口 31曝露出来，使得焊垫1014不会被封装基板区块30所覆盖，而且在封装基板区块30的另一侧边的多个外部连接端点304，其长度可大于芯片101的侧边的长度或是与芯片101的侧边的长度相同。同样的，请继续参考图4。当封装基板区块30与芯片101黏着成一体后，由于封装基板区块30上的每一个连接点302与芯片101上的焊垫1014均曝露并呈对应排列后，接着，即可利用打线工艺(wire bonding process)将多条金属导线40形成在封装基板区块30的一侧边32的每一个连接点302与在芯片101的一侧边的每一个焊垫1014上，使得芯片101与所对应的封装基板区块30可以彼此电性连接。再请参考图5A。图5A是表示在图4中以Yl-Yl方向截面示意图，由图5A中可以得到在完成打线工艺之后，在Yl-Yl方向的封装基板区块30配置在芯片101上的截面示意图；若在图4中以Y2-Y2方向截面，则可以得到如图5B所示，在完成打线工艺之后，在Y2-Y2方向的封装基板区块30上有多个外部连接端点304的截面示意图。紧接着，请参考6A图。图6A是表示利用网印工艺将封装材料形成在封装基板区块上以包覆封装基板区块、多条金属导线及芯片的截面示意图。在图6A中，是在前述步骤完成打线工艺之后，如图5A的结构，再利用网印(Print)的方式，将封装材料形成在封装基板区块30上，且同时包覆住多条金属导线40及芯片101的部分主动面以形成封装体50。而在图6B是表示在图5B完成打线工艺之后，利用网印工艺将封装体50形成在封装基板区块上以包覆封装基板区块、多条金属导线及芯片的Y2-Y2方向的截面示意图。很明显地，在形成网印的过程中，可以选择直接曝露出外部连接端点304(即网印材料不会覆盖外部连接端点304)，或是先将外部连接端点304以网印材料覆盖后，再以半导体工艺将外部连接端点304再曝露出来，对此，本实用新型并不加以限制；此外，在本实用新型中，也不对网印所使用的材料加以限制。接着请参考图6C。图6C是表示在封装基板区块的多个外部连接端点上配置有导电元件的截面示意图。在图6C中以图6B所示的Y2-Y2截面方向的结构来做说明。在完成网印工艺并且已将外部连接端点304曝露出来之后,利用电镀(electroplating)工艺,在封装基板区块30的多个外部连接端点304上形成导电元件60，其形成的高度至少大于或等于封装基板区块30加上封装材料50的总高度；此外，也可以选择使用凸块(bump)工艺,使得导电元件60为凸块(bump)。因此，即完成封装步骤。要说明的是，在前述图2A至图6C中虽以单--个封装基板区块30与单--颗芯
片101来做说明，而事实上，在本实施例中是将整个电路基板20配置在整个晶片10上，因此在图6C中利用电镀工艺将多个导电元件60在电路基板20的多个外部连接端点304之后即完成了整个晶片级封装结构。最后再利用切割刀进行切割步骤，是将封装结构切割以形成多颗芯片封装结构70，且特别是指存储型闪存芯片封装结构。请再参考图7，为本实用新型在完成封装的封装基板区块的背面的俯视图，很明显地，多个外部连接端点304是配置于封装结构70的内侧中。经由本实用新型所揭露出的封装结构70，其一面是曝露出多个外部连接端点304，用以作为对外连接的端点，而相对外部连接端点304的另一面则是芯片101的背面，因此本实用新型的封装结构可以达到良好的散热效果，而此一散热效果对于大型芯片是非常重要的。此外，在本实用新型中还揭露另一实施例，其工艺步骤与前述图1至图6B相同，因此在此不加以多做陈述，然与前一实施例的差异在于，若在图8上以X-X方向截面，其可以得到如图9所示的经过打线工艺之后的具有多个外部连接端点304的封装基板区块30设置在芯片101上，其中多个外部连接端点304的长度大于芯片101的长度。接着，同样参考图9，同样利用网印工艺以形成封装材料60以包覆封装基板区块30、芯片101及多条金属导线40 (未在图中表示)，且将封装基板区块30的一侧边32上的多个外部连接端点304曝露在外。由于图9为图8的X-X方向截面示意图，因此在图9中只能显示出封装基板区块30及封装芯片101的截面示意图，而无法显示出连接封装基板区块30及芯片101的多条金属导线40。由于本实施例是将整个电 路基板20配置在整个晶片10上面，因此为了得到芯片封装结构，同样的可利用切割刀进行切割步骤，将已完成封装步骤的晶片级封装结构切害1J,以形成多颗芯片封装结构80。接着，请参考图10。图10是表示利用冲压工艺(stamp process)将封装基板区块的多个外部连接端冲压形成具有内引脚及外引脚的导线架的结构。在图9中是利用切割步骤得到了数颗芯片封装结构80，但是为了每一颗芯片封装结构可与其它元件(未在图中表示)彼此电性连接，是利用冲压工艺，让每一颗芯片封装结构80上的多个外部连接端点304形成具有内引脚及外引脚的导线架的结构，因此本实用新型所揭露的芯片封装结构可以通过这些作为外部连接端点304的具有内引脚及外引脚的导线架与其他元件彼此电性连接。由以上详细说明，可使本领域技术人员明了本实用新型的确可达成前述目的，已符合专利法的规定，特提出专利申请。只是以上所述实施例，仅为本实用新型的优选实施例而已，不能以此限定本实用新型实施的范围；因此，但凡依本实用新型权利要求及说明书内容所作的简单等同变化与修饰，都应仍属本实用新型 专利涵盖的范围内。
权利要求1.一种芯片封装结构，其特征在于，包括: 一芯片，具有一主动面及一背面，在该芯片的该主动面的一侧边上具有多个焊垫； 一封装基板区块，具有一正面及一背面，且在该封装基板区块的一侧边配置有贯穿该正面及该背面的多个连接点，且在该封装基板区块的该些连接点的一相邻侧边上配置有多个外部连接端点，其中，该封装基板区块的该背面通过一黏着层与该芯片固接，并使得该芯片的该侧边上的该些焊垫曝露； 多条导线，将该封装基板区块的该侧边上的该些连接端点电性连接于该芯片的该侧边的该些焊垫； 一封装体，包覆该封装基板区块、该芯片的主动面及该些导线且曝露出在该封装基板区块上的该些连接点的相邻侧边的该些外部连接端点；以及 多个导电元件，与该些贯穿该正面及该背面的连接点连接，并曝露在该封装体上。
2.根据权利要求1所述的芯片封装结构，其中该封装基板区块为印刷电路板。
3.根据权利要求1所述的芯片封装结构，其中该封装基板区块为可挠性电路板。
4.根据权利要求1或2所述的芯片封装结构，其中该封装基板的一尺寸小于该芯片的一尺寸。
5.根据权利要求1所述的芯片封装结构，其中该些导电元件的高度至少与该封装基板区块与该封装体的一总高度相同。
6.一种芯片封装结构，其特征在于，包括: 一芯片，具有一主动面及一背面，在该芯片的该主动面的一侧边上具有多个焊垫； 一封装基板区块，具有一正面及一背面，且在该封装基板区块的一侧边配置有贯穿该正面及该背面的多个连接点，且在该封装基板区块的该些连接点的一相邻侧边上配置有多个外部连接端点，其中，该封装基板区块的该背面通过一黏着层与该芯片固接，使得该芯片的该侧边上的该些焊垫曝露且该封装基板区块上的该些外部连接端点向外延伸大于该芯片的该侧边； 多条导线，将该封装基板区块的该侧边上的该些连接端点电性连接于该芯片的该侧边的该些焊垫；以及 一封装体，包覆该封装基板区块、该芯片的主动面及该些金属导线，且将该些外部连接端点曝露在该封装体的一外侧。
7.根据权利要求6所述的芯片封装结构，其中该封装基板区块为印刷电路板。
8.根据权利要求6所述的芯片封装结构，其中该封装基板区块为可挠性电路板。
9.根据权利要求7或8所述的芯片封装结构，其中该封装基板的一尺寸小于该芯片的一尺寸。
10.根据权利要求6所述的芯片封装结构，其中该些外部连接端点为具有内引脚及外引脚的一导线架。
专利摘要一种芯片封装结构，包括芯片，具有主动面及背面，在芯片的主动面的侧边上具有多个焊垫；封装基板区块，具有正面及背面，且封装基板区块的侧边配置有贯穿正面及背面的多个连接点，且在封装基板区块的多个连接点的相邻侧边上配置有多个外部连接端点，其中，封装基板区块的背面通过黏着层与芯片固接，并使得芯片的侧边上的多个焊垫曝露；多条导线，将封装基板区块的侧边上的多个连接端点电性连接于芯片的侧边的多个焊垫；封装体，包覆封装基板区块、芯片的主动面及多条导线，且曝露出在封装基板区块上的多个连接点的相邻侧边的多个外部连接端点；以及多个导电元件，与多个贯穿该正面及该背面的连接点连接，并曝露在封装体上。
文档编号H01L23/488GK203103282SQ20132000180
公开日2013年7月31日 申请日期2013年1月4日 优先权日2013年1月4日
发明者陈石矶 申请人:标准科技股份有限公司