一种be结集成电阻的改进型槽型联栅晶体管的制作方法
【专利摘要】一种BE结集成电阻的改进型槽型联栅晶体管，包括集电极的引出端、N+衬底、N+导电材料层、N-导电材料层、槽型栅极、基区、氧化层、多晶硅层以及发射极，所述集电极的引出端、N+衬底、N+导电材料层以及N-导电材料层依次相连，所述N-导电材料层上设有两个注有B的槽型栅极，所述栅极之间设有注有B的基区，栅极和基区通过扩散后连成一体，栅极和基区上面设有氧化层，基区和氧化层上开有发射极，同时氧化层上淀积有多晶硅层，多晶硅层通过离子注入As/P形成导电层。本实用新型热稳定性好，抗冲击能力和抗高频辐射能力强；为终端客户节省成本，提升电路的集成度，具有一定的应用与推广价值。
【专利说明】一种BE结集成电阻的改进型槽型联栅晶体管
【技术领域】
[0001]本实用新型涉及半导体器件领域，具体为一种BE结集成电阻的改进型槽型联栅
晶体管。
【背景技术】
[0002]功率器件是现代电力电子行业的核心器件。半导体新能源技术以及国家节能降耗政策均离不开功率器件的支持，如MOSFET以及基于MOSFET发展起来的IGBT等，而槽型联栅型晶体管则是一种新型的功率器件，槽型联栅晶体管同时具有MOSFET和BJT的优点，其主要特点为:动态损耗小，开关速度快，二次击穿耐压高，功率容量和安全工作区大；具有负的温度系数，热稳定性好，抗冲击能力和抗高频辐射能力强。
[0003]如图1所示，通常槽型联栅晶体管在应用中，栅极5的凹槽内没有沉淀一层多晶硅层8，需要在BE间外接电阻，这样就增加了用户的成本。
实用新型内容
[0004]本实用新型所解决的技术问题在于提供一种BE结集成电阻的改进型槽型联栅晶体管，以解决上述【背景技术】中提出的问题。
[0005]本实用新型所解决的技术问题采用以下技术方案来实现:
[0006]一种BE结集成电阻的改进型槽型联栅晶体管，包括集电极的引出端、N+衬底、N+导电材料层、N-导电材料层、槽型栅极、基区、氧化层、多晶硅层以及发射极，所述集电极的引出端、N+衬底、N+导电材料层以及N-导电材料层依次相连，所述N-导电材料层上设有两个注有B的槽型栅极，所述栅极之间设有注有B的基区，栅极和基区通过扩散后连成一体，栅极和基区上面设有氧化层，基区和氧化层上开有发射极，同时氧化层上淀积有多晶硅层，多晶硅层通过离子注入As/P形成导电层，发射极上面的多晶硅层经过高温扩散后在发射极下面形成一定的发射区。
[0007]有益效果:
[0008]本实用新型动态损耗小，开关速度快，二次击穿耐压高，功率容量和安全工作区大；具有负的温度系数，热稳定性好，抗冲击能力和抗高频辐射能力强；为终端客户节省成本，提升电路的集成度，具有一定的应用与推广价值。
【专利附图】
【附图说明】
[0009]图1为【背景技术】的结构示意图；
[0010]图2为本实用新型的结构示意图。
【具体实施方式】
[0011]为了使本实用新型的实现技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本实用新型。[0012]如图2所示，一种BE结集成电阻的改进型槽型联栅晶体管，包括集电极的引出端
1、N+衬底2、N+导电材料层3、N-导电材料层4、槽型栅极5、基区6、氧化层7、多晶硅层8以及发射极9，所述集电极的引出端1、N+衬底2、N+导电材料层3以及N-导电材料层4依次相连，所述N-导电材料层4上设有两个注有B的槽型栅极5，所述栅极5之间设有注有B的基区6，栅极5和基区6通过扩散后连成一体，栅极5和基区6上面设有氧化层7，基区6和氧化层7上开有发射极9，同时氧化层7上淀积有多晶硅层8，多晶硅层8通过离子注入As/P形成导电层，发射极9上面的多晶硅层8经过高温扩散后在发射极下面形成一定的发射区。
[0013]在本实用新型中，发射极在RIE刻蚀时在基区6和多晶硅层8之间保留一个条形多晶硅发射极9，发射极9的面积可以根据实际应用电路中B和E之间所需的电阻大小进行调整，并进行高温退火，在芯片B和E之间形成一定电阻值的发射极9，从而在不增加芯片面积和工艺复杂度以及工艺成本的情况下替换掉GAT管子应用电路中B和E之间必不可少的电阻。
[0014]以上显示和描述了本实用新型的基本原理和主要特征和本实用新型的优点。本行业的技术人员应该了解，本实用新型不受上述实施例的限制，上述实施例和说明书中描述的只是说明本实用新型的原理，在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内。本实用新型的要求保护范围由所附的权利要求书及其等效物界定。
【权利要求】
1.一种BE结集成电阻的改进型槽型联栅晶体管，包括集电极的引出端、N+衬底、N+导电材料层、N-导电材料层、槽型栅极、基区、氧化层、多晶硅层以及发射极，其特征是:所述集电极的引出端、N+衬底、N+导电材料层以及N-导电材料层依次相连，所述N-导电材料层上设有两个注有B的槽型栅极，所述栅极之间设有注有B的基区，栅极和基区通过扩散后连成一体，栅极和基区上面设有氧化层，基区和氧化层上开有发射极，发射极上面的多晶硅层经过高温扩散后在发射极下面形成一定的发射区。
【文档编号】H01L29/417GK203423186SQ201320264090
【公开日】2014年2月5日 申请日期:2013年5月15日 优先权日:2013年5月15日
【发明者】张雷, 乔宇波, 梁明 申请人:深圳市盛元半导体有限公司