集成肖特基二极管的超势垒整流器及其制备方法

集成肖特基二极管的超势垒整流器及其制备方法
【专利摘要】本发明主要涉及功率半导体整流器，更确切地说，是涉及一种集成肖特基二极管的超势垒整流器及其制备方法。制备沟槽式的SBR器件，具有与MOS管并联的体二极管和肖特基二极管，势垒MOS管的阈值电压比常规PN结的势垒电压低，SBR正向导通的电压低于常规PN二极管的正向导通电压，使SBR具有一个较快的开关速度，和具有较高的反向耐压。
【专利说明】集成肖特基二极管的超势垒整流器及其制备方法
【技术领域】
[0001]本发明主要涉及功率半导体整流器，更确切地说，是设计一种超势垒整流器及提供制备超势垒整流器的优化方法，集成有集成肖特基二极管。
【背景技术】
[0002]迄今，功率半导体整流器广泛应用在电源切换和功率变换器之中，例如，一些现有技术公开了诸多种类的超势鱼整流器(Super Barrier Rectifier, SBR),在阳极和阴极之间整合并联的整流二极管和MOS晶体管来形成超势垒整流器SBR。典型的如中国专利申请01143693.X公开了《制造功率整流器件以改变工作参数的改进方法及所得的器件》，又如美国专利申请US6331455B1公开了一种《功率整流器及其制造方法》等，这些文献详细介绍了SBR替代普通整流器的解决方案和制备方法。然而当前需要解决的问题是提高MOS晶体管的晶胞密度和优化制备工艺以制造性能参数更佳、成本更低的整流器，尤其是要求保持正向快速导通和较高的反向恢复时间，而且要保障反向漏电流小，已知技术在克服这些难题上仍然存在诸多不足之处。
[0003]另一方面，基于肖特基势垒整流器为异质结势垒，具有导通电压低、开关切换迅速等优势，一些MOS器件中也设法整合肖特基二极管，但是随之而来的漏电流和反向功率耗散之类的问题，造成可靠性降低，给设计人员带来麻烦。漏电流在温度升高时表现得最为明显，因为温度升高极易导致漏电流急剧升高。所以即便一些MOS器件中刻意引入了肖特基二极管，却因无法抑制反向漏电流而无法实质性应用在高精度整流器中。

【发明内容】

[0004]在一个实施方式中，本发明提供一种集成肖特基二极管的SBR，包括:一个底部衬底和其上方的一外延层，在外延层的顶部形成有一本体层，以及在本体层顶部形成有一顶部掺杂层；形成在外延层中的有源沟槽，向下贯穿顶部掺杂层和本体层直至其底部延伸至本体层下方的外延层中，有源沟槽底部和侧壁内衬有衬垫氧化物和在有源沟槽内设置有栅极；贯穿相邻有源沟槽间的顶部掺杂层和本体层直至向下延伸至本体层下方的外延层内的通孔；植入在本体层中并围绕在通孔侧壁周围的本体接触区和植入在通孔底部下方外延层内的掺杂区；填充在通孔内的金属栓塞，栓塞与外延层及掺杂区之间形成肖特基接触；覆盖在外延层之上并与顶部掺杂层、栓塞保持电性接触的一阳极金属层，以及设置在底部衬底底面上的一阴极金属层。
[0005]上述SBR，有源沟槽内的栅极的顶端向上凸出于外延层的顶面，栅极顶端超出外延层顶面的部分嵌入在阳极金属层内。
[0006]上述SBR，SBR在反向偏置条件下，在有源沟槽位于本体层下方的部分附近的外延层中形成耗尽区，和在本体层与外延层的界面处形成的耗尽区，籍此屏蔽体二极管和肖特基二极管以降低反向漏电流。
[0007]在另一个实施例中，一种集成肖特基二极管的SBR，包括:一个底部衬底和其上方的一外延层，在外延层的顶部形成有一本体层，以及在本体层顶部形成有一顶部掺杂层；形成在外延层中的一环形隔离沟槽，和形成在隔离沟槽内侧的有源区中的有源沟槽，及形成在隔离沟槽外侧的终端区中的端接沟槽；有源沟槽、隔离沟槽和端接沟槽，均向下贯穿顶部掺杂层和本体层直至底部延伸至本体层下方的外延层中，在它们各自的底部和侧壁皆内衬有衬垫氧化物，并在有源沟槽、隔离沟槽内设置有栅极和在端接沟槽内设置有浮置栅极；形成在相邻有源沟槽之间和形成在隔离沟槽与其附近的有源沟槽之间的通孔，通孔贯穿顶部掺杂层和本体层直至向下延伸至本体层下方的外延层内；植入在本体层中并围绕在通孔侧壁周围的本体接触区和植入在通孔底部下方外延层内的掺杂区；填充在通孔内的金属栓塞，栓塞与外延层及掺杂区之间形成肖特基接触；覆盖在外延层之上并与顶部掺杂层、栓塞保持电性接触的一阳极金属层，以及设置在底部衬底底面上的一阴极金属层。
[0008]上述SBR，，有源沟槽和隔离沟槽内的栅极、端接沟槽内的浮置栅极各自的顶端皆向上凸出于外延层的顶面，有源沟槽和隔离沟槽内的栅极的顶端超出外延层顶面的部分嵌入在阳极金属层内，浮置栅极与阳极金属层绝缘。
[0009]上述SBR，，有源区上方的阳极金属层的周边部分覆盖在隔离沟槽内的栅极靠近有源区的内侧部分的顶部之上，隔离沟槽内的栅极靠近终端区的外侧部分的顶部上方没有被阳极金属层覆盖住。
[0010]上述SBR，，当SBR反向偏置时，在有源沟槽、隔离沟槽位于本体层下方的部分附近的外延层中形成耗尽层，和在有源区的本体层和外延层的界面处形成耗尽层，籍此屏蔽体二极管和肖特基二极管以降低反向漏电流。
[0011]在一种制备集成有肖特基二极管的SBR的方法中，包括以下步骤:步骤S1、提供包含底部衬底和其上方的一外延层的半导体衬底，利用覆盖在外延层上方的带有开口图案的一掩膜，在外延层中刻蚀出多个有源沟槽；步骤S2、在有源沟槽的底部和侧壁生成衬垫氧化物，然后在有源沟槽内形成栅极，之后移除掩膜，使栅极具有向上凸出于外延层的顶面的顶端部分；步骤S3、以无额外掩膜的方式，在外延层的顶部植入掺杂物形成一本体层，然后再在本体层的顶部植入掺杂物形成一顶部掺杂层；步骤S4、在外延层的顶面和栅极上方制备一绝缘氧化物层，栅极顶端超出外延层顶面的部分的侧壁被绝缘物所覆盖；步骤S5、回刻绝缘氧化物层，形成附着在栅极顶端超出外延层顶面的部分的侧壁上的侧墙，并露出顶部掺杂层的上表面未被侧墙覆盖住的区域；步骤S6、以无额外掩膜的方式，分别执行以下步骤:仅以侧墙作为自对准刻蚀掩膜，刻蚀出贯穿顶部掺杂层并向下延伸至本体层内的具第一深度的通孔；在具第一深度的通孔底部周围的本体层中植入本体接触区；仅以侧墙作为自对准刻蚀掩膜，沿着具第一深度的通孔继续刻蚀本体层和本体层下方的外延层，形成向下延伸至本体层下方的外延层内的具第二深度的通孔；在具第二深度的通孔的底部植入掺杂物形成一个掺杂区，并移除侧墙；步骤S7、在通孔内形成与外延层、掺杂区构成肖特基接触的栓塞和在外延层之上沉积一个阳极金属层，栅极顶端向上超出外延层顶面的部分被包覆在所述阳极金属层内。
[0012]上述方法，在步骤SI中，形成有源沟槽的同时，还利用掩膜在外延层中刻蚀出了一环形隔离沟槽和多个端接沟槽，有源沟槽和端接沟槽分别形成在隔离沟槽的内侧的有源区中和外侧的终端区中。
[0013]上述方法，在步骤S2中，形成衬垫氧化物之后，还包括以下步骤:于掩膜之上沉积导电材料，掩膜中的开口和有源沟槽、隔离沟槽及端接沟槽内填充有导电材料，然后移除掩膜上方的导电材料；其中有源沟槽和掩膜中交叠在其上方的开口内的导电材料形成有源沟槽内的栅极；隔离沟槽和掩膜中交叠在其上方的开口内的导电材料形成隔离沟槽内的栅极；端接沟槽和掩膜中交叠在其上方的开口内的导电材料形成端接沟槽内的浮置栅极；之后再移除所述掩膜。
[0014]上述方法，在步骤S7中，先在有源区和终端区的外延层之上沉积一金属层，然后刻蚀掉终端区的金属层仅保留有源区的金属层，保留在有源区的金属层的周边部分覆盖在隔离沟槽内栅极靠近有源区的内侧部分的顶部之上，作为一阳极金属层，隔离沟槽内栅极靠近终端区的外侧部分的顶部上方的金属层连同终端区的金属层一并被刻蚀掉。
[0015]上述方法，步骤S2中，移除所述掩膜之前，先在栅极、浮置栅极各自的顶端面上形成一氧化物垫片；以及在步骤S4中，氧化物垫片被所述绝缘氧化物层覆盖住；并且在步骤S5中，回刻栅极、浮置栅极各自上方绝缘氧化物层和氧化物垫片的复合层，形成保留在栅极、浮置栅极各自上方的一屏蔽氧化层，从而在步骤S6中利用屏蔽氧化层和侧墙作为刻蚀掩膜来形成通孔。
[0016]上述方法，调整相邻终端沟槽之间的距离和调整靠近隔离沟槽的一个终端沟槽和隔离沟槽之间的距离；控制相邻浮置栅极各自凸出于外延层顶面的顶端部分之间的间隙宽度，和控制邻近隔离沟槽的一个终端沟槽内的浮置栅极凸出于外延层顶面的顶端部分和隔离沟槽内栅极凸出于外延层顶面的顶端部分之间的间隙宽度；保障绝缘氧化物层填充在所述间隙中的部分在步骤S5中不会被完全被回刻掉，使得有源区的顶部掺杂层的上表面未被侧墙覆盖住的区域裸露出来但防止终端区的顶部掺杂层的上表面裸露出来。
【专利附图】

【附图说明】
[0017]阅读以下详细说明并参照以下附图之后，本发明的特征和优势将显而易见:
[0018]图1A是本发明SBR集成SBD的剖面结构示意图。
[0019]图1B是图1A中SBR器件的电路结构示意图。
[0020]图2A?2N是制备图1A和IB的SBR的工艺流程示意图。
【具体实施方式】
[0021]参见图1A,展示了集成有肖特基二极管(Schottky Barrier Diode, SBD)的超势鱼整流器SBR的剖面图。一个半导体衬底包含一个底部衬底101和承载在底部衬底101上方的一个外延层102，在外延层102的顶部形成有一层本体层103，以及在本体层103顶部形成有一层顶部掺杂层104。外延层102的顶面为半导体衬底或称晶圆的正面，底部衬底101的底面是与正面相对的一个背面。在本发明中，顶部掺杂层104又可以定义为源/漏顶部掺杂层。为了叙述的方便，设定底部衬底101为重掺杂的N+型，外延层102的掺杂浓度低于底部衬底为N-型，本体层103为P型及顶部掺杂层104为掺杂浓度较高的N+型。
[0022]SBR还包括设置在外延层103之上并与顶部掺杂层104的上表面保持电性接触的阳极金属层105，和包括设置在底部衬底101的底面上溅射或沉积的阴极金属层205。阳极金属层105可以引出SBR的一个阳极端A(Anode)，在底部衬底101的底面上可以引出一个阴极端C (Cathode)。图1A的结构所体现的实际电路正如图1B所示，仅展示了一个体二极管单元(Body diode，BD)、一个肖特基二极管单元SBD和一个MOSFET单元作为示范。在阳极端A和阴极端C之间并联MOSFET150和体二极管(BD ) 151、肖特基二极管(SBD ) 152，BD151、SBD152各自的阳极和阴极分别连接在阳极端A和阴极端C上。额外集成的SBD152在SBR正向导通时，可降低整个SBR的正向导通电压，表现出来的极佳优势之一是极大的降低了功率损耗。
[0023]在图1A中，有源沟槽106形成在外延层102中，并且有源沟槽106向下贯穿顶部掺杂层104和本体层103，直至有源沟槽106的底部延伸至本体层103下方的外延层102中，顶部掺杂层104围绕在有源沟槽106的较上部的周围。在有源沟槽106的底部和侧壁内衬有衬垫氧化物106a，作为栅极氧化层，在有源沟槽106内形成有栅极116a。在一些可选实施例中，栅极116a的顶端面可以和外延层102的顶面也即顶部掺杂层104的上表面大致共面，甚至略低于外延层102的顶面；但在一些较佳的实施例中，栅极106的顶端向上延伸，直至其具有凸出于外延层102的顶面的顶端部分，并嵌入在阳极金属层105内。在相邻有源沟槽间的台面结构(Mesa)内，即相邻的有源沟槽106之间的顶部掺杂层104和本体层103内，设置有通孔107，通孔107贯穿顶部掺杂层104、本体层103并向下延伸至本体层103下方的外延层102内。
[0024]另外，在本体层103内注入有重掺杂P+型的本体接触区108，本体接触区108围绕在通孔107位于本体层103内的那部分的侧壁周围。并且在通孔107的底部附近的外延层102内注入有一个重掺杂N+型的掺杂区109，其中，改变掺杂区109的掺杂浓度可微调节SBD的正向导通压降。通孔107内设置有包含肖特基金属的栓塞105a，栓塞105a接触通孔107底部周围的外延层102、掺杂区109，并与这部分外延层102、掺杂区109之间形成肖特基接触，同时可以籍此降低整个器件的导通阻抗。在一些实施方式中，通孔107底部及侧壁附着有一层较薄的肖特基势垒金属层(如贵金属金、银、钼、钛、镍、钥等)，然后阳极金属层105的一部分填充在通孔107内与肖特基势垒金属层共同形成金属栓塞105a，填充在通孔107内的金属材料与阳极金属层105 —体成型。在另一些实施方式中，通孔107底部及侧壁附着有一层较薄的肖特基势垒金属层，而填充在通孔107内的金属材料与阳极金属层105并非同时形成，或者具有不同的材质，例如先填充钨等金属材料到通孔107中，尔后才制备阳极金属层105，此时金属栓塞105a由势垒金属层和填充在通孔107内的金属材料组成，但是金属栓塞105a与阳极金属层105仍然保持电性连接。本体层103下方的外延层102和底部衬底101又可以定义为漏/源底部掺杂层，在MOSFET单元中，与前述源/漏顶部掺杂层104相对应。
[0025]在SBR器件中，底部衬底101、外延层102、顶部掺杂层104和掺杂区109为N型，本体层103和本体接触区108为P型，本体接触区108的掺杂浓度远高于本体层103，掺杂区109的掺杂浓度大于外延层102。另外，依图1A所示，顶部掺杂层104、本体层103和外延层102间寄生的NPN双极晶体管BJT被短接，很大程度上消除或降低了在SBR中寄生BJT的可能性。
[0026]基于SBR的整流，SBR不仅工作在正向导通，同样还操作于反向偏压工作区段并需要承受反向偏压，而反向偏置条件下的SBR的耐压程度和漏电流值的大小是考核其性能的重要参数。本发明的重要的发明精神之一就在于，反偏置SBR时，相对阴极端C的高电位而言栅极116a处于低电位状态，有源沟槽106具有位于本体层103下方的部分，在它这一部分附近的外延层102中形成耗尽区，同时，还在本体层103与外延层102的界面处形成耗尽区，凭借这些耗尽区，可以绝大部分的屏蔽体二极管BD151和肖特基二极管SBD152，以降低反向漏电流，来抑制漏电现象，以实现大幅度提高反向耐压能力，而且BD151、SBD152受屏蔽不再担忧阴极端C继续增大反向电压会对其造成损害，提升了反向击穿电压。依据本发明的一个方面，只要通孔107的深度小于有源沟槽106的深度或大致相当，同时减小相邻一对有源沟槽106之间的距离，使SBR在反向偏置条件下，在相邻的一对有源沟槽106中，一个沟槽在它位于本体层103下方的部分106-1附近的外延层102中形成一个耗尽区，另一个沟槽在它位于本体层103下方的部分106-2附近的外延层102中形成另一耗尽区，这两个耗尽区相互延展至相交并融合在一起，再进一步融合这一对有源沟槽106间本体层103与外延层102界面处的耗尽区，便可将该相邻一对有源沟槽106间的漏电流路径夹断，本发明以这种方式几乎可以完全阻断反向漏电流路径，从而提供现有技术无可比拟的超高反向击穿电压。
[0027]图2A?2N是制备图1A中SBR的方法流程图。图2A?2B，在底部衬底101上外延生长有一个外延层102，后续在外延层102的顶面覆盖有一个额外的硬质掩膜200，该掩膜200的材质选择是多样的，可为单层结构或复合层，复合层譬如包含氧化物层和氧化物层上方的氮化硅。在图2B中，先在掩膜200上方旋涂未示出的光刻胶，通过光刻工艺制成掩膜200上的沟槽图案，在掩膜200中形成带有沟槽图案的开口图形之后，移除光刻胶，由于这些技术已经被本领域的技术人员所熟知，所以本发明不再赘述。
[0028]如图2C，以各向异性的方式刻蚀外延层102，形成若干个预期的沟槽，包括有源沟槽106、隔离沟槽106’和端接沟槽106’’，半导体衬底被隔离沟槽106’划分为位于隔离沟槽106’内侧的有源区131和位于其外侧的终端区130。其中隔离沟槽106’和每个端接沟槽106’’均是闭合的环形沟槽，有源沟槽106和端接沟槽106’’分别形成在隔离沟槽106’的内侧的有源区131和外侧的终端区130中。在一些实施例中，可利用各向同性的刻蚀方式来形成各个沟槽的底部，以改善其底部拐角处的圆滑程度，将其刻蚀至接近圆角。在一些实施例中，为了提供光滑表面给各沟槽并形成圆角化的沟槽底部拐角，降低沟槽表面的物理损伤和缺陷，可先在有源沟槽106、隔离沟槽106’和端接沟槽106’’各自的底部和侧壁生长一层牺牲氧化层(未示意出)，牺牲氧化层只是一过渡层，之后可以用湿法的方式腐蚀掉牺牲氧化层。接着生成覆盖在有源沟槽106、隔离沟槽106’和端接沟槽106’’的各自的侧壁和底部的衬垫氧化物106a，衬垫氧化物106a需要承受一定程度的高压，往往需要是致密性较好的薄膜，其中有源沟槽106、隔离沟槽106’内的衬垫氧化物106a还作为栅氧。注意这里衬垫氧化物106a采用Si02仅仅是作为示范,其实衬垫氧化物106a还可以利用品质较好的氮化硅之类的绝缘薄膜替代。隔离沟槽106’的宽度一般比有源沟槽106和端接沟槽106’’都要宽得多，而在有些实施方式中，有源沟槽106比端接沟槽106’’略宽或略窄皆可。
[0029]参见图2D，将导电材料如多晶硅116沉积在掩膜200上，同时还填充在有源沟槽106、隔离沟槽106’和端接沟槽106’ ’内，掩膜200中的各个开口 200a内亦被晶硅116所填充，可向多晶硅116中执行掺杂，原位掺杂或先沉积后掺杂均可。之后，需要移除掉位于掩膜200上方的多晶硅116而仅仅保留位于各个沟槽106、106’、106’ ’内和各个开口 200a内的多晶硅116，典型的如对多晶硅116实施研磨(如CMP)或干法回蚀均可。如果优选是回蚀，刻蚀终点为掩膜200的上表面，有时候存在过刻蚀，会致使各个开口 200a内的多晶硅116的顶端面从掩膜200的上表面略微向下凹陷。经多晶硅116的研磨/回蚀后，沟槽内和掩膜中用于刻蚀制备沟槽的的开口内填充的多晶硅被保留。使得有源沟槽106内填充的多晶硅116和掩膜200中交叠在有源沟槽106正上方的开口 200a内填充的多晶硅116形成一个栅极116a。同样，隔离沟槽106’内填充的多晶娃116和掩膜200中交叠在隔离沟槽106’正上方的开口 200a内填充的多晶硅116形成一个栅极116b。以及，端接沟槽106’’内填充的多晶硅116和掩膜200中交叠在端接沟槽106’ ’正上方的开口 200a内填充的多晶硅116形成一个浮置栅极116c，如图2E所示。
[0030]在一些可选但非必须的实施例中，在后续形成通孔107的刻蚀工艺中，为了保障开口 200a内填充的多晶硅116不被过刻蚀掉，还需要在移除掩膜200上方的多晶硅116之后，但在移除掩膜200之前，再执行一步氧化的步骤，即在栅极116a、116b和浮置栅极116c各自的顶端面上形成一层氧化物垫片206，然后再剥离掉掩膜200。需注意，氧化物垫片206并非是必须的，如果各个栅极凸出于顶部掺杂层上表面的顶端部分具有足够的高度(也即只要掩膜200足够厚)，在通孔107的制备工艺中，便能保障各个栅极或浮置栅极凸出的顶端部分不会完全被刻蚀掉，此时氧化物垫片206的制备完全可以省略掉，而直接剥离掩膜200。
[0031]在图2F中，利用如H3P04的腐蚀液，腐蚀掉掩膜200，使栅极116a、116b和浮置栅极116c各自具有向上凸出于外延层102的顶面的顶端部分，很容易理解，它们各自的顶端部分也即原来分别填充在对应开口 200a内的多晶硅。
[0032]如图2G，不利用任何额外的掩膜，先在外延层102的顶部注入P型的掺杂离子并退火处理形成一个本体层103，激活后的本体层103围绕在有源沟槽106较上部侧壁的周围，有源沟槽106的底部向下延伸到本体层103下方的外延层102中。然后再在本体层103的顶部植入重掺杂的N型掺杂离子，形成一个深度较浅的顶部掺杂层104，并退火扩散处理，顶部掺杂层104围绕在有源沟槽106的较上部侧壁的周围。无额外注入掩膜的结果是，本体层103的P型掺杂离子注入在外延层102的整个顶部而非其顶部的局部区域，顶部掺杂层104的N型掺杂离子注入在本体层103的整个顶部而非其顶部的局部区域，本体层103、顶部掺杂层104形成在有源区131和终端区130。
[0033]如图2H，在外延层102的顶面上方沉积一个绝缘氧化物层207，绝缘氧化物层207同样覆盖在栅极116a、116b和浮置栅极116c上方。各个栅极116a、116b、116c超出外延层102顶面的顶端部分的侧壁也被绝缘氧化物层207所覆盖，这在后续的自对准工艺中极为重要。如果存在氧化物垫片206，则绝缘氧化物层207还覆盖在栅极116a、116b、116c各自顶端面上方的氧化物垫片206上方。如果没有氧化物垫片206，则绝缘氧化物层20直接覆盖在栅极116a、116b、116c各自顶端面上。
[0034]如图21所示，进行垂直单向性的回刻蚀，回刻绝缘氧化物层207，在一些实施例中，栅极116a、116b和浮置栅极116c各自顶部上方的叠加的氧化物垫片206和绝缘氧化物层207的复合层亦被回刻蚀。此步骤中，覆盖在各个栅极顶端部分的侧壁上的沿竖直方向设置/延伸的绝缘氧化物层207被保留下来，形成附着在栅极116a、116b和浮置栅极116c各顶端部分的侧壁上的侧墙207a。在有源区131中，在顶部掺杂层104的上表面，除了被侧墙207a覆盖住的区域以外，其他余下区域上方所覆盖的沿水平方向延伸/设置的绝缘氧化物层207被刻蚀掉，从而在有源区131中，完成回刻蚀之后，顶部掺杂层104上表面除了被侧墙207a覆盖住的区域以外其他余下的区域是裸露的，这是垂直单向性回刻蚀的特性所带来的效果，并为后续自对准刻蚀做准备。
[0035]沉积绝缘氧化物层207之后，各个栅极之上原本存在的氧化物垫片206，使得各个栅极之上整合了氧化物垫片206和绝缘氧化物层207的复合层的厚度值，比有源区131中顶部掺杂层104上表面上方沿水平方向延伸的绝缘氧化物层207的单一厚度值要大一些。这种厚度差异产生了一些效果:顶部掺杂层104上表面上方的沿水平方向设置的绝缘氧化物层207被刻蚀掉,仅仅保留侧墙207a,但各个栅极116a、116b和浮置栅极116c的顶端面此时也不会裸露出来，因为氧化物垫片206和绝缘氧化物层207的复合层被刻蚀掉的那部分的厚度值，与有源区131中顶部掺杂层104上表面沿水平方向延伸的绝缘氧化物层207的厚度值大致相同，而刻蚀终点为外延层102的顶面或顶部掺杂层104的上表面，所以各个栅极的顶端面之上会保留有一层屏蔽氧化层207b。
[0036]本发明的一方面，需要调节终端区130中端接沟槽106’ ’之间的距离，和调节最靠近隔离沟槽106’的一个端接沟槽106’’和隔离沟槽106’之间的距离，以及需要调节有源区130中有源沟槽106之间的距离，和需要调节最靠近隔离沟槽106’的有源沟槽106和隔离沟槽106’之间的距离。使得相邻的一对栅极116a的顶端部分之间的间隙具有宽度W1，靠近栅极116b的栅极116a的顶端部分和栅极116b的顶端部分之间的间隙具有宽度W2，相邻的一对浮置栅极116c的顶端部分之间的间隙具有宽度W3，最靠近栅极116b的一个浮置栅极116c的顶端部分和栅极116b的顶端部分之间的间隙具有宽度W4，W1和W2皆比W3和W4要宽得多。
[0037]W4和W3调节至比较窄的结果是，使相邻浮置栅极116c顶端部分之间的间隙几乎被绝缘氧化物层207的一部分填满，使最靠近栅极116b的一个浮置栅极116c的顶端部分和栅极116b的顶端部分之间的间隙也几乎被绝缘氧化物层207填满。很显然，绝缘氧化物层207填充在终端区130中宽度为W3的间隙中的那部分的厚度值，或填充在宽度为W4的间隙中的那部分的厚度值，比有源区131中顶部掺杂层104上表面沿水平方向延伸的绝缘氧化物层207 (位于宽度为W1、W2的间隙中)的厚度值要大得多，所以绝缘氧化物层207的回刻蚀终止以后，有源区131宽度为Wl、W2的间隙中沿水平方向延伸的绝缘氧化物层207被刻蚀掉，但终端区130中宽度为W3、W4的间隙中仍然保留有绝缘氧化物层207的一部分，未完全被回蚀掉。如图21所示，终端区130的顶部掺杂层104的上表面不会裸露出来。图21这种结构，可以认为是:绝缘氧化物层207类的填充物在宽深比不同的缝隙里填充的厚度也会差异。或者认为宽度为W3、W4的间隙中，每个间隙的两侧的内壁上所形成的两个侧墙207a向内朝向彼此，其中一者的底部与另一者的底部直接相交融合，而导致该间隙内填充的绝缘氧化物层207的厚度增加，W3、W4之值愈小，间隙内填充物的厚度值愈大。
[0038]如图2J，利用屏蔽氧化层207b和侧墙207a作为刻蚀的掩膜，而无需额外的掩膜，以自对准的方式进行通孔107的第一步刻蚀工艺。在有源区131中，相邻的有源沟槽106之间的外延层102中被刻蚀形成了多个通孔107，靠近隔离沟槽106’的有源沟槽106和隔离沟槽106’之间的外延层102中也刻蚀形成了通孔107，通孔107主要是在裸露出来的外延层102的上表面处形成，此时通孔107贯穿顶部掺杂层104向下延伸至本体层103内，并具有第一深度D1。注意，如果没有制备氧化物垫片206，各个栅极顶端上方的绝缘氧化物层207的厚度值，与有源区131中外延层102顶面上方沿着水平方向延伸的绝缘氧化物层207的厚度值大抵相同，则在绝缘氧化物层207的回蚀之后，无法形成屏蔽氧化层207b，栅极116a、116b和浮置栅极116c的顶端部分的顶端面会裸露出来，从而在通孔107的制备过程中，顶端部分会直接被刻蚀掉一部分或完全刻蚀掉，但好在此时侧墙207a已经完成制备，不会影响侧墙207a作为刻蚀的自对准掩膜功能，也是允许的。在另一些实施例中，可以设定各栅极凸出的顶端部分具有足够的高度(只要掩膜200足够厚)，那么栅极、浮置栅极的顶端部分在制备通孔107的步骤中损失一部分也没有大碍，因为余下的部分仍然能够与后续的阳极金属层105电性接触，所以氧化物垫片206并非是必须的。
[0039]基于终端区130的顶部掺杂层104并未裸露出来，所以尽管执行了一步刻蚀工艺，在有源区131中形成通孔107，但终端区130中不会形成通孔107。
[0040]如图2K，可以选择利用未示意出的注入掩膜，或者选择不利用任何注入屏蔽掩膜，都可以在具第一深度Dl的通孔107的底部附近的本体层103中植入P+型的本体接触区108，并执行高温退火来激活本体接触区108，本体接触区108的掺杂浓度大于本体层103的浓度。在离子注入步骤中，因为侧墙207a的屏蔽作用，掺杂物不会注入到侧墙207a正下方的顶部掺杂层104或者本体层103内，可以节省一个注入掩膜。
[0041]如图2L，继续利用屏蔽氧化层207b和侧墙207a作为刻蚀的掩膜，无需额外的掩膜，以自对准的方式进行通孔107的第二步刻蚀工艺。第一深度Dl的通孔107内的本体层103是裸露的，执行另一次垂直的各向同性刻蚀之后，通孔107的深度将会增加。此时刻蚀本体层103和本体层103下方的外延层102，直至刻蚀停止在外延层102中，形成具第二深度D2的通孔107，D2>D1，它向下延伸至底部位于本体层103下方的外延层102内。之后在第二深度D2的通孔107的底部下方的外延层102内植入离子，形成D2深度的通孔107底部附近的掺杂区109并扩散激活，此离子植入步骤中较佳的无须利用任何注入屏蔽掩膜，当然也可以选择利用未示意出的注入掩膜作为注入屏蔽。
[0042]在一种实施例中，在植入本体接触区108时以倾斜的方式进行离子注入，离子注入的方向或路径与晶圆的中心轴间夹角不为0(中心轴正交于晶圆所在的平面)，例如在O?90°之间，以便接触区108不仅形成在Dl深度的通孔107的正下方，还形成在其侧壁周围，从而在后续形成D2深度的通孔107的刻蚀步骤中，接触区108位于Dl深度通孔107底部正下方的部分被刻蚀掉，但接触区108原本环绕在Dl深度的通孔107侧壁周围的部分被保留下来，体现为图2L中保留的接触区108。在一种实施例中，在植入掺杂区109时以垂直的方式进行离子注入，离子注入的方向垂直于晶圆所在的平面。
[0043]然后利用湿法腐蚀移除侧墙207a和屏蔽氧化层207b，如果一些实施例中没有制备屏蔽氧化层207b，则只要去除侧墙207a即可，使各个栅极116a、116b和浮置栅极116c的顶端部分的顶端面和侧壁皆裸露出来。
[0044]如图2M所示，先在有源区131和终端区130的外延层102之上沉积一金属层(该步骤未单独列出)，然后刻蚀掉终端区130的金属层，而仅仅保留有源区131的金属层。保留在有源区180的金属层，其周边部分覆盖在栅极116b的顶部之上，但没有延伸到终端区130，作为一个阳极金属层105。这之后，如图2N所示，再沉积一个钝化层115，钝化层115通常为包含低温氧化物层和含硼酸的硅玻璃层(BPSG)，覆盖在终端区130的顶部掺杂层104的上表面和浮置栅极116c上方，将浮置栅极116c的的顶端部分包覆在钝化层115内，钝化层115同时还覆盖在整个阳极金属层105上方，随后至少将阳极金属层105上方的一部分钝化层115刻蚀掉，从钝化层115中露出阳极金属层105上表面的局部区域。此后，还包括在底部衬底101底面上执行金属化来形成阴极金属层(未示出)的步骤。
[0045]在一些实施例中，在具D2深度的通孔107的侧壁和底部覆盖肖特基势垒金属层，当在通孔107具有较宽的尺寸时，外延层102之上沉积的金属层的一部分可以直接填充在通孔107内，即通孔107内的填充材料与阳极金属层105是一体化形成的，材质相同。另一些实施例中，在具D2深度的通孔107的侧壁和底部覆盖肖特基势垒金属层，但在通孔107内先填充金属材料(如钨)来形成栓塞(互连结构)105a，金属材料往往还覆盖在外延层102和各个栅极上方，将外延层102和栅极上方这些不需要的金属材料回蚀移除掉，仅保留位于D2深度的通孔107内的金属填充材料，其后再在栓塞105a及顶部掺杂层104和各个栅极之上沉积一个金属层，并对其刻蚀形成阳极金属层105。
[0046]参照图1B、图2N。在阳极端A和阴极端C之间施加正向电压时，并联的垂直MOSFET的栅极漏极短接处于同一高电位，形成沟道反型层，MOSFET晶胞立即开启。肖特基二极管在SBR正向导通时，可明显降低整个SBR的正向导通电压，解决功耗问题。一旦在阳极端A和阴极端C之间施加反向电压，栅极源极处于同一低电位，各MOSFET晶胞截止，并联在MOS管上的体二极管和肖特基二极管需承载反向偏压，反向漏电流由体PN结或势垒金属与N半导体间的特性决定。
[0047]反偏置SBR时，在有源沟槽106、隔离沟槽106’位于本体层103下方的部分附近的外延层102中形成耗尽区，和在有源区131的本体层103与外延层102的界面处形成的耗尽区，凭借这些耗尽区，可以屏蔽体二极管BD151和肖特基二极管SBD152。另外，可调整减小相邻一对有源沟槽106之间的距离，和减小最邻近隔离沟槽106’的有源沟槽106和隔离沟槽106’之间的距离。使SBR在反向偏置条件下，在相邻的一对有源沟槽106中，其中一者位于本体层103下方的部分附近的外延层102中所形成的耗尽区，与另一者位于本体层103下方的部分附近的外延层102中所形成的另一耗尽区相交而融合在一起，再融合这一对有源沟槽106间本体层103与外延层102界面处的耗尽区，便可将该相邻一对有源沟槽106间的漏电流路径夹断。以及，对最靠近隔离沟槽106’的有源沟槽106，其位于本体层103下方的部分附近的外延层102中所形成的耗尽区，与隔离沟槽106’位于本体层103下方的部分附近的外延层102中所形成的另一耗尽区，相交融合在一起，再融合最靠近隔离沟槽106’的有源沟槽106和隔离沟槽106’之间的本体层103与外延层102界面处的耗尽区，可将靠近隔离沟槽106’的有源沟槽106和隔离沟槽106’之间的漏电流路径夹断。所以SBR具有极佳的反向耐压能力。
[0048]另外，栅极116a、116b具有凸出于顶部掺杂层104上表面的顶端部分，顶端部分与阳极金属层105具有较大的接触面积和较小的欧姆接触电阻，在施加正向压降时，可提升栅极116a、116b从本体层103抽取载流子形成反型层的速度，与MOS管并联的体二极管PN结或肖特基二极管在开启之前MOS管就已经导通的这一进程被进一步加速，SBR正向开关转换速度得到加强。
[0049]以上，通过说明和附图，给出了【具体实施方式】的特定结构的典型实施例，上述发明提出了现有的较佳实施例，但这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
【权利要求】
1.一种集成肖特基二极管的SBR，其特征在于，包括: 一底部衬底和其上方的一外延层，在外延层的顶部形成有一本体层，以及在本体层顶部形成有一顶部掺杂层； 形成在外延层中的有源沟槽，向下贯穿顶部掺杂层和本体层直至其底部延伸至本体层下方的外延层中，有源沟槽底部和侧壁内衬有衬垫氧化物和在有源沟槽内设置有栅极；贯穿相邻有源沟槽间的顶部掺杂层和本体层直至向下延伸至本体层下方的外延层内的通孔； 植入在本体层中并围绕在通孔侧壁周围的本体接触区和植入在通孔底部下方外延层内的掺杂区； 填充在通孔内的金属栓塞，栓塞与外延层及掺杂区之间形成肖特基接触； 覆盖在外延层之上并与顶部掺杂层、栓塞保持电性接触的一阳极金属层，以及设置在底部衬底底面上的一阴极金属层。
2.如权利要求1所述的集成肖特基二极管的SBR，其特征在于，有源沟槽内的栅极的顶端向上凸出于外延层的顶面，栅极顶端超出外延层顶面的部分嵌入在阳极金属层内。
3.如权利要求1所述的集成肖特基二极管的SBR，其特征在于，SBR在反向偏置条件下，在有源沟槽位于本体层下方的部分附近的外延层中形成耗尽区，和在本体层与外延层的界面处形成的耗尽区，籍此屏蔽体二极管和肖特基二极管以降低反向漏电流。
4.一种集成肖特基二极管的SBR，其特征在于，包括: 一底部衬底和其上方的一外 延层，在外延层的顶部形成有一本体层，以及在本体层顶部形成有一顶部掺杂层； 形成在外延层中的一环形隔离沟槽，和形成在隔离沟槽内侧的有源区中的有源沟槽，及形成在隔离沟槽外侧的终端区中的端接沟槽； 有源沟槽、隔离沟槽和端接沟槽，均向下贯穿顶部掺杂层和本体层直至底部延伸至本体层下方的外延层中，在它们各自的底部和侧壁皆内衬有衬垫氧化物，并在有源沟槽、隔离沟槽内设置有栅极和在端接沟槽内设置有浮置栅极； 形成在相邻有源沟槽之间和形成在隔离沟槽与其附近的有源沟槽之间的通孔，通孔贯穿顶部掺杂层和本体层直至向下延伸至本体层下方的外延层内； 植入在本体层中并围绕在通孔侧壁周围的本体接触区和植入在通孔底部下方外延层内的掺杂区； 填充在通孔内的金属栓塞，栓塞与外延层及掺杂区之间形成肖特基接触； 覆盖在外延层之上并与顶部掺杂层、栓塞保持电性接触的一阳极金属层，以及设置在底部衬底底面上的一阴极金属层。
5.如权利要求4所述的集成肖特基二极管的SBR，其特征在于，有源沟槽和隔离沟槽内的栅极、端接沟槽内的浮置栅极各自的顶端皆向上凸出于外延层的顶面，有源沟槽和隔离沟槽内的栅极的顶端超出外延层顶面的部分嵌入在阳极金属层内，浮置栅极与阳极金属层绝缘。
6.如权利要求5所述的集成肖特基二极管的SBR，其特征在于，有源区上方的阳极金属层的周边部分覆盖在隔离沟槽内的栅极靠近有源区的内侧部分的顶部之上，隔离沟槽内的栅极靠近终端区的外侧部分的顶部上方没有被阳极金属层覆盖住。
7.如权利要求4所述的集成肖特基二极管的SBR，其特征在于，当SBR反向偏置时，在有源沟槽、隔离沟槽位于本体层下方的部分附近的外延层中形成耗尽层，和在有源区的本体层和外延层的界面处形成耗尽层，籍此屏蔽体二极管和肖特基二极管以降低反向漏电流。
8.一种制备集成有肖特基二极管的SBR的方法，其特征在于，包括以下步骤: 步骤S1、提供包含底部衬底和其上方的一外延层的半导体衬底，利用覆盖在外延层上方的带有开口图案的一掩膜，在外延层中刻蚀出多个有源沟槽； 步骤S2、在有源沟槽的底部和侧壁生成衬垫氧化物，然后在有源沟槽内形成栅极，之后移除掩膜，使栅极具有向上凸出于外延层的顶面的顶端部分； 步骤S3、以无额外掩膜的方式，在外延层的顶部植入掺杂物形成一本体层，然后再在本体层的顶部植入掺杂物形成一顶部掺杂层； 步骤S4、在外延层的顶面和栅极上方制备一绝缘氧化物层，栅极顶端超出外延层顶面的部分的侧壁被绝缘物所覆盖； 步骤S5、回刻绝缘氧化物层，形成附着在栅极超出外延层顶面的顶端部分的侧壁上的侧墙，并露出顶部掺杂层的上表面未被侧墙覆盖住的区域； 步骤S6、以无额外掩膜的方式，分别执行以下步骤: 仅以侧墙作为自对准刻蚀掩膜，刻蚀出贯穿顶部掺杂层并向下延伸至本体层内的具第一深度的通孔； 在具第一深度的通孔底部周围的本体层中植入本体接触区； 仅以侧墙作为自对准刻蚀掩膜，沿着具第一深度的通孔继续刻蚀本体层和本体层下方的外延层，形成向下延伸至本体层下方的外延层内的具第二深度的通孔；` 在具第二深度的通孔的底部植入掺杂物形成一个掺杂区，并移除侧墙； 步骤S7、在通孔内形成与外延层、掺杂区构成肖特基接触的栓塞和在外延层之上沉积一阳极金属层，栅极顶端向上超出外延层顶面的部分被包覆在阳极金属层内。
9.如权利要求8所述的方法，其特征在于，在步骤SI中，形成有源沟槽的同时，还利用掩膜在外延层中刻蚀出了一环形隔离沟槽和多个端接沟槽，有源沟槽和端接沟槽分别形成在隔离沟槽的内侧的有源区中和外侧的终端区中。
10.如权利要求9所述的方法，其特征在于，在步骤S2中，形成衬垫氧化物之后，还包括以下步骤: 沉积导电材料，然后移除掩膜上方的导电材料；其中 有源沟槽和掩膜中交叠在其上方的开口内的导电材料形成有源沟槽内的栅极； 隔离沟槽和掩膜中交叠在其上方的开口内的导电材料形成隔离沟槽内的栅极； 端接沟槽和掩膜中交叠在其上方的开口内的导电材料形成端接沟槽内的浮置栅极； 之后再移除所述掩膜。
11.如权利要求10所述的方法，其特征在于，步骤S2中，移除所述掩膜之前，先在栅极、浮置栅极的顶端面上形成一氧化物垫片；以及 在步骤S5中，回刻栅极、浮置栅极各自上方绝缘氧化物层和氧化物垫片的复合层，形成保留在栅极、浮置栅极各自上方的一屏蔽氧化层； 在步骤S6中，利用屏蔽氧化层和侧墙作为刻蚀掩膜来形成通孔。
12.如权利要求10所述的方法，其特征在于，调整相邻终端沟槽之间的距离和调整靠近隔离沟槽的一个终端沟槽和隔离沟槽之间的距离； 控制相邻浮置栅极的顶端部分之间的间隙宽度，和控制邻近隔离沟槽的一个终端沟槽内的浮置栅极的顶端部分和隔离沟槽内栅极顶端部分之间的间隙宽度； 保障绝缘氧化物层填充在所述间隙中的`部分在步骤S5中不会被完全被回刻掉。
【文档编号】H01L27/08GK103887308SQ201410083539
【公开日】2014年6月25日 申请日期:2014年3月7日 优先权日:2014年3月7日
【发明者】沈健 申请人:中航（重庆）微电子有限公司