一种带u形沟槽的功率器件的制造方法
【专利摘要】本发明属于半导体功率器件制造【技术领域】，特别是涉及一种带U形沟槽的功率器件的制造方法。本发明是在半导体衬底内先形成第一U型沟槽,然后以第一U型沟槽侧壁上的绝缘介质层为掩膜刻蚀半导体衬底,在第一U型沟槽下方的半导体衬底内形成第二U型沟槽,之后在第二U型沟槽的表面氧化形成厚的场氧化层,再在第一U型沟槽的侧壁表面氧化形成薄的栅氧化层,最后再进行多晶硅栅极的淀积以及沟道区和源区的掺杂。本发明具有工艺过程简单可靠、易于控制等优点，可降低U形沟槽的功率器件的生产成本和提高其成品率。
【专利说明】一种带U形沟槽的功率器件的制造方法
【技术领域】
[0001] 本发明属于半导体功率器件制造【技术领域】，特别是涉及一种带U形沟槽的功率器 件的制造方法。
[0002]
【背景技术】
[0003] 随着现代微电子技术的不断深入发展，功率M0S晶体管以其输入阻抗高、低损耗、 开关速度快、无二次击穿、安全工作区宽、动态性能好、易与前极耦合实现大电流化、转换效 率高等优点，逐渐替代双极型器件成为当今功率器件发展的主流。公知的功率器件主要有 平面扩散型M0S晶体管和U形沟槽的功率器件等类型。以U形沟槽的功率器件为例，该器 件因采用了垂直沟道型结构，其面积比平面扩散型M0S晶体管要小很多，所以其电流密度 有很大的提
[0004] 美国专利5637898提出的一种"U形沟槽的功率器件的制造方法" 一直被沿用至 今，其制造工艺步骤如图1所示，首先在该器件内形成U形沟槽，然后在该U形沟槽的表面 形成厚场氧化层101，接着淀积多晶硅牺牲介质层102并对多晶硅牺牲介质层进行刻蚀，使 得刻蚀后的多晶硅牺牲介质层102仅保留在U形沟槽的特定深度内，之后刻蚀掉外露的厚 场氧化层，再在刻蚀掉的厚场氧化层处氧化形成一层薄栅氧化层103,在形成薄栅氧化层 103过程中，会同时在多晶硅牺牲介质层的表面形成新氧化层；接下来，再如图2所示，通过 各向异性的刻蚀方法，刻蚀掉多晶硅牺牲介质层102表面的新氧化层，并继续刻蚀掉多晶 硅牺牲介质层102,然后刻蚀掉薄栅氧化层103,再重新进行栅氧化层104的氧化和多晶硅 栅极105的淀积；最后形成源区并与源极金属接触。
[0005] 上述U形沟槽的功率器件的制造方法，在进行薄栅氧化层103氧化的同时，会在 多晶硅牺牲介质层表面形成新氧化层，从而阻断了多晶硅牺牲介质层102与外部电极的连 接，为不影响这种连接，需要通过刻蚀掉多晶硅牺牲介质层表面的新氧化层，但在进行该刻 蚀时又会对薄栅氧化层103造成损伤，因此需要同时刻蚀掉多晶硅牺牲介质层102和栅氧 化层103,再重新进行栅氧化层的氧化和多晶硅栅极的淀积，这就使得该器件的制造工艺十 分复杂，不仅制造成本高，而且成品质量受到明显影响，降低了该器件的成品率。
[0006]
【发明内容】
[0007] 本发明的目的是为克服现有技术的不足而提供一种带U形沟槽的功率器件的制 造方法，本发明通过两次刻蚀工艺在半导体衬底内形成上下两个U形沟槽，在下方U形沟槽 的表面形成场氧化层，在上方U形沟槽的两个侧壁上形成栅氧化层，由此可简化U形沟槽的 功率器件的制造工艺，降低U形沟槽的功率器件的制造成本和提高其成品率。
[0008] 根据本发明提出的一种带U形沟槽的功率器件的制造方法，它包括起始步骤： (1)在第一种掺杂类型的漏区之上外延形成第二种掺杂类型的娃外延层； (2 )在所述硅外延层的表面形成硬掩膜层，然后进行光刻和刻蚀在硅外延层内形成第 一 U型沟槽； (3) 在所述第一 U型沟槽的表面形成第一层绝缘薄膜，然后在该第一层绝缘薄膜的表 面形成第二层绝缘薄膜； 其特征在于还包括以下继续步骤： (4) 采用各向异性的刻蚀方法，刻蚀掉所述第一 U型沟槽底部的第二层绝缘薄膜和第 一层绝缘薄膜； (5) 以所述第一 U型沟槽侧壁上的第二层绝缘薄膜和第一层绝缘薄膜为掩膜刻蚀硅外 延层，在该第一 U型沟槽底部的硅外延层内形成第二U型沟槽； (6) 在所述第二U型沟槽的表面氧化形成场氧化层； (7) 刻蚀掉所述第一 U型沟槽侧壁上的第二层绝缘薄膜和第一层绝缘薄膜； (8) 在所述第一 U型沟槽的侧壁表面氧化形成栅氧化层； (9) 在所述第一 U型沟槽和第二U型沟槽内形成覆盖栅氧化层和场氧化层的多晶硅栅 极，该多晶硅栅极的顶部低于硅外延层的上表面； (10) 在所述多晶硅栅极的顶部形成绝缘介质层； (11) 刻蚀掉所述硬掩膜层，然后进行离子注入在所述硅外延层内形成第二种掺杂类型 的沟道区； (12) 继续进行离子注入，在所述沟道区的顶部形成和第一种掺杂类型的源区。
[0009] 本发明提出的一种带U形沟槽的功率器件的制造方法的进一步优化方案是： 本发明所述第一种掺杂类型为η型掺杂，则所述第二种掺杂类型为p型掺杂；或所述第 一种掺杂类型为Ρ型掺杂，则所述第二种掺杂类型为η型掺杂。
[0010] 本发明所述第一层绝缘薄膜的材质为氧化硅。
[0011] 本发明所述第二层绝缘薄膜的材质为氮化硅或氮氧化硅。
[0012] 本发明所述步骤（11)可在所述步骤（1)的硅外延层形成后，直接进行离子注入， 在硅外延层的顶部形成第二种掺杂类型的沟道区。
[0013] 本发明步骤（12)所述的源区可通过一次光刻工艺定义其位置。
[0014] 本发明所述场氧化层的厚度大于所述栅氧化层的厚度。
[0015] 本发明与现有技术相比其显著优点在于： 本发明是在硅外延层内先形成第一 U型沟槽，并在第一 U型沟槽的表面形成绝缘介质 层，之后刻蚀掉第一 U型沟槽底部的绝缘介质层，然后以绝缘介质层为掩膜刻蚀硅外延层， 使其在硅外延层内形成第二U型沟槽，然后在第二U型沟槽的表面氧化形成栅氧化层，在刻 蚀掉第一 U型沟槽表面的绝缘介质层后，再在第一 U型沟槽的两个侧壁上氧化形成栅氧化 层。表1是本发明与现有技术的栅氧化层和场氧化层的制造工艺的主要区别的对比表，由 表1可知，本发明在整体上大大地简化和优化了带U形沟槽的功率器件的制造工艺，从而可 提高带U形沟槽的功率器件的成品质量、降低生产成本和提高其成品率。
[0016] 表1 :本发明与现有技术制造工艺的主要区别的对比表
【权利要求】
1. 一种带U形沟槽的功率器件的制造方法，它包括起始步骤： (I) 在第一种掺杂类型的漏区之上外延形成第二种掺杂类型的娃外延层； (2 )在所述硅外延层的表面形成硬掩膜层，然后进行光刻和刻蚀，在硅外延层内形成第 一 U型沟槽； (3) 在所述第一 U型沟槽的表面形成第一层绝缘薄膜，然后在该第一层绝缘薄膜的表 面形成第二层绝缘薄膜； 其特征在于还包括以下继续步骤： (4) 采用各向异性的刻蚀方法，刻蚀掉所述第一 U型沟槽底部的第二层绝缘薄膜和第 一层绝缘薄膜； (5) 以所述第一 U型沟槽侧壁上的第二层绝缘薄膜和第一层绝缘薄膜为掩膜刻蚀硅外 延层，在该第一 U型沟槽底部的硅外延层内形成第二U型沟槽； (6) 在所述第二U型沟槽的表面氧化形成场氧化层； (7) 刻蚀掉所述第一 U型沟槽侧壁上的第二层绝缘薄膜和第一层绝缘薄膜； (8) 在所述第一 U型沟槽的侧壁表面氧化形成栅氧化层； (9) 在所述第一 U型沟槽和第二U型沟槽内形成覆盖栅氧化层和场氧化层的多晶硅栅 极，该多晶硅栅极的顶部低于硅外延层的上表面； (10) 在所述多晶硅栅极的顶部形成绝缘介质层； (II) 刻蚀掉所述硬掩膜层，然后进行离子注入，在所述硅外延层内形成第二种掺杂类 型的沟道区； (12)继续进行离子注入，在所述沟道区的顶部形成和第一种掺杂类型的源区。
2. 根据权利要求1所述的一种带U形沟槽的功率器件的制造方法，其特征在于所述第 一种掺杂类型为η型掺杂，则所述第二种掺杂类型为p型掺杂；或所述第一种掺杂类型为p 型掺杂，则所述第二种掺杂类型为η型掺杂。
3. 根据权利要求1所述的一种带U形沟槽的功率器件的制造方法，其特征在于所述第 一层绝缘薄膜的材质为氧化硅。
4. 根据权利要求1所述的一种带U形沟槽的功率器件的制造方法，其特征在于所述第 二层绝缘薄膜的材质为氮化硅或氮氧化硅。
5. 根据权利要求1所述的一种带U形沟槽的功率器件的制造方法，其特征在于所述步 骤（11)可在所述步骤（1)的硅外延层形成后，直接进行离子注入，在硅外延层的顶部形成 第二种掺杂类型的沟道区。
6. 根据权利要求1所述的一种带U形沟槽的功率器件的制造方法，其特征在于步骤 (12)所述的源区可通过一次光刻工艺定义其位置。
7. 根据权利要求1所述的一种带U形沟槽的功率器件的制造方法，其特征在于所述场 氧化层厚度大于所述栅氧化层厚度。
【文档编号】H01L21/336GK104103523SQ201410357033
【公开日】2014年10月15日 申请日期:2014年7月25日 优先权日:2014年7月25日
【发明者】林曦, 王鹏飞, 刘伟, 刘磊, 龚轶 申请人:苏州东微半导体有限公司