一种图像传感器制备工艺的制作方法
【专利摘要】本发明涉及半导体领域，具体涉及一种图像传感器制备工艺，包括如下步骤：步骤S1、提供一半导体结构，所述半导体结构的顶部设置有沟槽，所述沟槽中形成有引线，所述半导体结构顶部和所述沟槽暴露的表面覆盖有第一介电层，且所述半导体结构顶部的第一介电层之上覆盖有一层阻挡层；步骤S2：沉积第二介电层覆盖在所述阻挡层和所述引线的表面并将所述沟槽进行填充；步骤S3：对所述第二介电层进行平坦化处理，使所述第二介电层的顶面与所述阻挡层的顶面齐平，藉由所述阻挡层来提高所述第二介电层经平坦化处理后的表面平整度。
【专利说明】一种图像传感器制备工艺
【技术领域】
[0001]本发明涉及半导体领域，具体涉及一种图像传感器制备工艺。
【背景技术】
[0002]CMOS图像传感器属于光电元器件，CMOS图像传感器由于其制造工艺和现有集成电路制造工艺兼容，同时其性能比原有的电荷耦合器件(CCD)图像传感器有很多优点，而逐渐成为图像传感器的主流。CMOS图像传感器可以将驱动电路和像素集成在一起，简化了硬件设计，同时也降低了系统的功耗。CMOS图像传感器由于在采集光信号的同时就可以取出电信号，还能实时处理图像信息，速度比CXD图像传感器快，同时CMOS图像传感器还具有价格便宜，带宽较大，防模糊，访问的灵活性和较大的填充系数的优点而得到了大量的使用，广泛应用于工业自动控制和消费电子等多种产品中，如监视器，视频通讯，玩具等。鉴于CMOS图像传感器的诸多优点，现在CIS的研究和发展是要利用其系统集成的优点来实现多功能和智能化；利用其具有访问灵活的优点，可以通过只读出感光面上感兴趣的小区域来实现高的帧速率CMOS ;同时CMOS图像传感器宽动态范围，高分辨率和低噪声技术也在不断发展。
[0003]现有技术中图像传感器的制备部分制备流程可参照图1a?Ib所示，首先提供一包括第一晶圆I和第二晶圆2的半导体结构，第一晶圆包括衬底Ia和氧化层lb，同样的第二晶圆2包括衬底2a和氧化层2b ;此外，在第二晶圆2顶部还设置有一沟槽，在沟槽中设置有一电极4，在衬底2a顶部和沟槽暴露的表面均覆盖有第一介电层3，结构如图1所示；之后沉积一层较厚的第二介电层5覆盖在第一介电层3之上并将沟槽剩余的部分进行填充，如图2所示，之后对第二介电层5进行平坦化处理。但是本领域技术人员发现，在对第二介电层5进行平坦化处理后，剩余的第二介电层5在不同位置处的厚度差异性很大。这是在沉积第二介电层5时，沟槽顶部的介电层会相应的形成有凹槽，因此在进行研磨时，凹槽附近的第二介电层5研磨速率一般来说会大于其他位置处的研磨速率，进而很容易产生蝶形缺陷(Dishing)6。这是本领域技术人员所不期望看到的。
【发明内容】
[0004]本发明根据现有技术的不足提供了一种图像传感器的制备方法，包括如下步骤:
[0005]步骤S1、提供一半导体结构，所述半导体结构的顶部设置有沟槽，所述沟槽中形成有引线，所述半导体结构顶部和所述沟槽暴露的表面覆盖有第一介电层，且所述第二晶圆顶部的第一介电层之上还覆盖有一层阻挡层；
[0006]步骤S2:沉积第二介电层覆盖在所述阻挡层和所述引线的表面并将所述沟槽进行填充；
[0007]步骤S3:对所述第二介电层进行平坦化处理，使所述第二介电层的顶面与所述阻挡层的顶面齐平，藉由所述阻挡层来提高所述第二介电层经平坦化处理后的表面平整度。
[0008]上述的制备工艺，其中，所述半导体结构包括一第一晶圆和键合在第一晶圆之上的第二晶圆；
[0009]所述第一晶圆和所述第二晶圆均包括一衬底和一氧化层，且所述第一晶圆和所述第二晶圆各自包括的氧化层的接触面为键合面。
[0010]上述的制备工艺，其中，所述第一晶圆和所述第二晶圆各自包括的氧化层中均设置有至少一第一金属层，且所述第一晶圆和所述第二晶圆中的第一金属层均一对一地上下重叠并接触。
[0011]上述的制备工艺，其中，所述第二晶圆的衬底内一预设深度内还设置有第二金属层，且该第二金属层与所述引线接触。
[0012]上述的制备工艺，其中，所述引线为T型金属，且该引线顶部开设有一凹槽。
[0013]上述的制备工艺，其中，沉积所述第二介电层之后且在进行研磨处理之前，还包括一反刻蚀的工艺，以降低所述第二介电层的厚度，并在沟槽上方的第二介电层表面形成凸状结构。
[0014]上述的制备工艺，其中，所述阻挡层为氮化硅。
[0015]上述的制备工艺，其中，所述第二介电层为氧化硅。
[0016]上述的制备工艺，其中，所述阻挡层与所述第一介电层之间还设置有一中间层。
[0017]上述的制备工艺，其中，所述中间层与所述第二介电层的材质相同。
[0018]本发明引入阻挡层在CMP或者“CMP+反刻蚀”工艺，利用阻挡层与待去除薄膜之间的高研磨选择比差异，来准确控制平坦化工艺的终点，提高薄膜均匀性及降低成本，从而运用于大规模生产。
【专利附图】
【附图说明】
[0019]通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、夕卜形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。
[0020]图1a?Id为现有技术中制备图像传感器的部分工艺流程图。
[0021]图2a为本发明所提供的表面具有阻挡层的半导体结构示意图；
[0022]图2b为本发明沉积第二介电层后的示意图；
[0023]图2c (I)和图2c (2)为本发明进行反刻蚀工艺之后两个实施例图；
[0024]图2d为本发明进行研磨处理后的示意图。
【具体实施方式】
[0025]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0026]为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0027]本发明提供了一种图像传感器制备工艺，具体如下。
[0028]步骤S1:首先提供一半导体结构100，其用以制备CMOS图像传感器。可参照图2a所示，该半导体结构100的顶部设置有沟槽，在沟槽中形成有引线14，半导体结构100顶部和沟槽暴露的表面覆盖有第一介电层13，该第一介电层13还将位于沟槽底部之上的引线14与半导体结构100间隔开来，且引线14两侧与沟槽侧壁之间保留有一定空隙。
[0029]第二晶圆顶部的第一介电层之上还覆盖有一层阻挡层17。作为可选项，该阻挡层17可选用致密性较强的氮化硅层。
[0030]在一示范性但并不作为局限的实施例中，在上述的阻挡层17与第一介电层13之间，还设置有一中间层16,优选的,该中间层16的材质与后续制备的第二介电层18材质相同。
[0031]下面对半导体结构100进行描述:继续参照图2a，该半导体结构100包括第一晶圆10和第二晶圆11。第一晶圆10包括衬底1a和位于衬底1a上的氧化层1b ;第二晶圆11包括衬底Ila和位于衬底Ila下方的氧化层lib。在第一晶圆10和第二晶圆11所各自包含的氧化层均设置有至少一第一金属层，且第一晶圆10和第二晶圆11中的金属层均一对一地上下重叠并接触。在氧化层1b中设置有第一金属层10c，在氧化层Ilb中设置有第一金属层lie,第一金属层1c和第一金属层Ilc形成接触。同时，在第二晶圆11的衬底Ila内一预设深度内还设置有第二金属层15，该第二金属层15的顶面位于衬底Ila的上表面以下，且与引线14接触，用于电极的引出。在第二晶圆11顶部设置有至少一沟槽，在沟槽中形成有电极14，电极14的底部与第二金属层15形成接触。
[0032]上述结构采用本领域所惯用的工艺手段所制备而成，因此在本发明中并未详尽叙述，但是这并不影响本发明的保护范围。
[0033]步骤S2:沉积第二介电层18覆盖在阻挡层17和引线14的表面并将沟槽进行填充，如图2b所示。
[0034]作为可选项，该第二介电层17为氧化硅薄膜，其厚度相比较第一介电层15要厚很多。在完成沉积第二介电层17后，由于第二晶圆沟槽的存在，因此导致沉积的第二介电层17在沟槽顶部的位置形成有凹陷30。
[0035]在一作为示范性但并不局限的实施例中，在沉积第二介电层17之后且在进行下一步的平坦化处理之前，还包括一反刻蚀的工艺，以降低第二介电层18的厚度，并在沟槽上方的第二介电层18的表面形成凸状结构20，利用该凸状结构20来降低后续对第二介电层18进行平坦化处理时，由于沟槽处研磨速率较大进而对第二介电层18平整度较造成的不利影响。其中，该反刻蚀工艺包括光刻和干法刻蚀工艺，即先利用光刻制备出具有开口图案的光刻胶，之后以光刻胶为刻蚀研磨刻蚀移除开口下方的第二介电层18，以形成凸状结构。进一步可选的，形成的凸状结构可具有多种形态，例如在一实施例中，对第二介电层18进行反刻蚀后，在沟槽上方的第二介电层18的表面形成若干凸状结构20，可参照图2c (I)所示；在另一实施例中，则在沟槽上方的第二介电层18的表面形成一整体的凸状结构20，可参照图2c(2)所示。本领域技术人员应当理解，上述列举出凸状结构20并不构成本发明的限制，在其他一些实施例中还可具备其他形状，仅需保证在沟槽顶部或顶部附近位置处形成凸起的结构即可。
[0036]步骤S3:对第二介电层18进行平坦化处理，使第二介电层18的顶面与阻挡层17的顶面齐平，藉由阻挡层17的阻挡作用来提高第二介电层18经平坦化处理后的表面平整度。
[0037]对第二介电层18进行研磨处理，使第二介电层18顶面与阻挡层17顶面齐平，藉由阻挡层17来提高研磨后的第二介电层18的表面平整度。
[0038]作为可选项，可采用CMP (Chemical Mechanical Polishing),化学机械研磨)来对第二介电层18进行平坦化处理，并将阻挡层17作为研磨的终点。在传统技术中，由于第二介电层17会在沟槽顶部形成有凹陷20，因此会导致该位置处的研磨速率相比较其他位置处的研磨速率较大，很容易产生过研磨的现象，形成图1d所示的情况。而本发明在第二介电层18下方制备一阻挡层17，在不断的研磨过程中，由于阻挡层17的研磨速率相比较第二介电层18的研磨速率较小，可在研磨至沟槽顶部的位置处后，起到一个缓冲的作用，避免沟槽顶部附近的第二介电层18研磨速率过大从而形成蝶形缺陷，有效的改善第二介电层18研磨后的表面平整度。同时，在之前形成的凸状结构亦可进一步起到改善第二介电层18研磨后的表面平整度的作用。
[0039]之后进行金属隔离栅，引线PAD刻蚀及彩色滤光片的填入等后续工艺，在此不予赘述。
[0040]综上所述，本发明披露了一种新型填埋式彩色滤光片结合引线的工艺，可广泛应用于图像传感器(前照式，背照式，堆栈式)等半导体器件领域，在对将引线槽位填充的介电层进行平坦化处理之前，先制备一层阻挡层，籍由该阻挡层来避免由于介电层在沟槽处的研磨速率过大，进而出现的蝶形凹槽。本发明制程变动小，实现成本较低，并可有效改善介电层研磨后的表面的平整度，为提升图像传感器的画质提供保证。
[0041]以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【权利要求】
1.一种图像传感器制备工艺，其特征在于，包括如下步骤: 步骤S1、提供一半导体结构，所述半导体结构的顶部设置有沟槽，所述沟槽中形成有引线，所述半导体结构顶部和所述沟槽暴露的表面覆盖有第一介电层，且所述半导体结构顶部的第一介电层之上覆盖有一层阻挡层； 步骤S2:沉积第二介电层覆盖在所述阻挡层和所述引线的表面并将所述沟槽进行填充； 步骤S3:对所述第二介电层进行平坦化处理，使所述第二介电层的顶面与所述阻挡层的顶面齐平，藉由所述阻挡层来提高所述第二介电层经平坦化处理后的表面平整度。
2.如权利要求1所述的制备工艺，其特征在于，所述半导体结构包括一第一晶圆和键合在第一晶圆之上的第二晶圆； 所述第一晶圆和所述第二晶圆均包括一衬底和一氧化层，且所述第一晶圆和所述第二晶圆各自包括的氧化层的接触面为键合面。
3.如权利要求2所述的制备工艺，其特征在于，所述第一晶圆和所述第二晶圆各自包括的氧化层中均设置有至少一第一金属层，且所述第一晶圆和所述第二晶圆中的第一金属层均一对一地上下重叠并接触。
4.如权利要求2所述的制备工艺，其特征在于，所述第二晶圆的衬底内一预设深度内还设置有第二金属层，且该第二金属层与所述弓I线接触。
5.如权利要求1所述的制备工艺，其特征在于，所述引线为T型金属，且该引线顶部开设有一凹槽。
6.如权利要求1所述的制备工艺，其特征在于，沉积所述第二介电层之后且在进行研磨处理之前，还包括一反刻蚀的工艺，以降低所述第二介电层的厚度，并在沟槽上方的第二介电层表面形成凸状结构。
7.如权利要求1所述的制备工艺，其特征在于，所述阻挡层为氮化硅。
8.如权利要求1所述的制备工艺，其特征在于，所述第二介电层为氧化硅。
9.如权利要求1所述的制备工艺，其特征在于，所述阻挡层与所述第一介电层之间还设置有一中间层。
10.如权利要求9所述的制备工艺，其特征在于，所述中间层与所述第二介电层的材质相同。
【文档编号】H01L27/146GK104362161SQ201410524224
【公开日】2015年2月18日 申请日期:2014年9月30日 优先权日:2014年9月30日
【发明者】朱继锋, 胡思平, 肖胜安, 董金平 申请人:武汉新芯集成电路制造有限公司