像素电路及其驱动方法、显示面板的制作方法
【专利摘要】本发明公开了一种像素电路及其驱动方法、显示面板。所述像素电路包括：第一晶体管，用于响应第一扫描线信号，传输第一信号电压；第一电容，用于存储所述第一信号电压；有机发光二极管；第二晶体管，为所述有机发光二极管提供驱动电流；第三晶体管，用于响应第二扫描线信号，向所述第二晶体管传输第一电位信号；第四晶体管，用于响应所述第一扫描线信号，将所述第二晶体管的第一端与第三端导通连接，以形成二极管连接；第五晶体管，用于响应第三扫描线信号，将第二信号电压传输至所述第二晶体管；第六晶体管，用于响应发光扫描线信号，接收所述第二晶体管的驱动电流，输出至所述有机发光二极管。
【专利说明】像素电路及其驱动方法、显示面板
【技术领域】
[0001]本发明涉及平板显示器，特别涉及一种能够实现阈值补偿的有机发光器件中的像素电路及其驱动方法、显示面板。
【背景技术】
[0002]通常，有机发光器件可以分类为无源矩阵有机发光二极管(OLED，organic lightemitting d1de)和有源矩阵 OLED (AMOLED，active matrix OLED)，并根据驱动 EL 元件的方式，分类为电流驱动OLED和电压驱动0LED。典型的AMOLED通常包括多个栅极线、多个数据线、多个电源线以及连接到这些线并以矩形形式排列的多个像素。每个像素通常包括:一个EL元件；两个晶体管，一个是用于传送数据信号的开关晶体管，而另一个是用于根据数据信号驱动EL元件的驱动晶体管；以及一个用于保持数据电压的电容器。
[0003]尽管AMOLED具有功耗低的优点，但存在驱动晶体管在栅极电位复位阶段导致发光二极管导通的现象，造成OLED显示面板在暗态工作的时候不够暗，并直接导致OLED显示面板的对比度不够高。
【发明内容】
[0004]鉴于现有技术存在的不足，本发明提供了一种像素电路及其驱动方法、显示面板。
[0005]为了实现上述目的，本发明的实施例提出如下技术方案:
[0006]—种像素电路，包括:第一晶体管，用于响应第一扫描线信号，传输第一信号电压；第一电容，用于存储所述第一信号电压；有机发光二极管；第二晶体管，为所述有机发光二极管提供驱动电流；第三晶体管，用于响应第二扫描线信号，向所述第二晶体管传输第一电位信号；第四晶体管，用于响应所述第一扫描线信号，将所述第二晶体管的第一端与第三端导通连接，以形成二极管连接；第五晶体管，用于响应第三扫描线信号，将第二信号电压传输至所述第二晶体管；第六晶体管，用于响应发光扫描线信号，接收所述第二晶体管的驱动电流，输出至所述有机发光二极管。
[0007]本发明还提出一种像素电路的驱动方法，在第一时序阶段，所述第一晶体管和所述第四晶体管响应于所述第一扫描线信号而开启，所述第一信号电压传输至所述第一电容的第一端；在第二时序阶段，所述第三晶体管响应于所述第二扫描线信号而开启，同时，由于所述第三晶体管的第三端连接至所述第三晶体管的栅端，所述第二扫描线信号上携带的所述第一电位信号传输至所述第一电容的第二端，完成所述第二晶体管栅端的复位，同时所述第二晶体管开启；在第三时序阶段，所述第二晶体管和所述第四晶体管均处于开启状态，所述第二晶体管处于一个二极管的连接状态，所述第一电源电压通过所述第二晶体管传输至所述第一电容的第二端，进行阈值的抓取；在第四时序阶段，所述第五晶体管响应于所述第三扫描线信号而开启，所述第二信号电压传输至所述第一电容的第一端，由于所述第一电容的耦合作用，所述第一电容第二端的电位也发生相应的变化；在第五时序阶段，所述第六晶体管响应于所述发光扫描线信号而开启，与所述第一电容第二端的电位相对应的驱动电流经过所述第六晶体管流向所述场致发光元件。
[0008]本发明还提出一种显示面板，包括上述的像素电路。
[0009]相较于现有技术，本发明实施例的像素电路及其驱动方法、显示面板可在驱动管处于栅极电位复位阶段时避免发光二极管发光，进而提高OLED显示面板的对比度。
【专利附图】
【附图说明】
[0010]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0011]图1a是本发明实施例所提供的一种像素电路的电路结构图；
[0012]图1b是与图1a中像素电路相对应的时序控制图；
[0013]图1c是本发明实施例所提供的一种像素电路的电路结构图；
[0014]图1d是本发明实施例所提供的一种像素电路的电路结构图；
[0015]图1e是与图1d中像素电路相对应的时序控制图；
[0016]图1f是本发明实施例所提供的一种时序控制图；
[0017]图1g是本发明实施例所提供的一种像素电路的电路结构图；
[0018]图2a是本发明实施例所提供的一另种像素电路的电路结构图；
[0019]图2b是与图2a中像素电路相对应的时序控制图；
[0020]图2c是本发明实施例所提供的一种像素电路的电路结构图；
[0021]图2d是本发明实施例所提供的一种像素电路的电路结构图；
[0022]图2e是与图2d中像素电路相对应的时序控制图；
[0023]图2f是本发明实施例所提供的一种像素电路的电路结构图。
【具体实施方式】
[0024]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0025]如图1a所示为本发明实施例提供的一种像素电路的电路结构图，包括:第一晶体管Ml，第二晶体管M2，第三晶体管M3，第四晶体管M4，第五晶体管M5，第六晶体管M6和第一电容Cl。
[0026]第一晶体管Ml的第一端与第一扫描线信号输入端SI电连接，响应于第一扫描线信号，第二端与第一信号电压输入端电连接，接收第一信号电压Vref，第三端与第一电容Cl的第一端、第五晶体管M5的第三端电连接，该连接点为第一节点NI。当第一晶体管Ml响应于第一扫描线信号输入端SI传输的第一扫描线信号而开启时，第一晶体管Ml将第一信号电压Vref传输至第一节点NI。
[0027]第二晶体管M2的第一端与第一电容Cl的第二端、第四晶体管的第二端电连接，该连接点为第二节点N2，第二端与第一电源电压输入端电连接，接收第一电源电压PVDD，第三端与第四晶体管M4的第三端、第六晶体管M6的第二端电连接。当第二晶体管M2处于开启状态时，第二晶体管M2向有机发光二极管LED输送电流，输送电流的大小取决于第二晶体管M2第一端上的电压大小。
[0028]第三晶体管M3的第一端与第二扫描线信号输入端S2电连接，响应于第二扫描线信号，第二端与第二节点N2电连接，第三端电连接于其自身的第一端。当第三晶体管M3响应于第二扫描线信号而开启时，由于其第三端电连接至其自身的第一端，因此，将第一电位信号传输至第二节点N2。
[0029]第四晶体管M4的第一端与第一扫描线信号输入端SI电连接，响应于第一扫描线信号，第二端电连接于第二节点N2，第三端与第二晶体管M2的第三端、第六晶体管M6的第二端电连接。由于其第二端电连接于第二晶体管M2的第一端，其第三端电连接于第二晶体管M2的第三端，因此，当第四晶体管M4响应于第一扫描线信号而开启时，第二晶体管M2形成一个二极管的连接方式。
[0030]第五晶体管M5的第一端与第三扫描线信号输入端S3电连接，响应于第三扫描线信号，第二端与第二信号电压输入端电连接，响应于第二信号电压Vdata，第三端电连接于第一节点NI。当第五晶体管M5响应于第三扫描线信号而开启时，将第二信号电压Vdata传输至第一节点NI。
[0031]第六晶体管M6的第一端与发光扫描线信号输入端Emit电连接，响应于发光扫描线信号，第二端与第二晶体管M2的第三端、第四晶体管M4的第三端电连接，第三端电连接于第二电源电压输入端。当第六晶体管M6响应于发光扫描线信号而开启时，将第二晶体管M2输送出的电流传输至发光二极管LED。
[0032]第一电容Cl的第一端电连接于第一节点NI，第二端电连接于第二节点N2。
[0033]对于以上所述的像素电路中全部晶体管，其第一端为栅极，其第二端可以为源极，也可以为漏极，这取决于晶体管的类型(P型晶体管或N型晶体管)，在这里之所以采用第一端、第二端这样的术语，是为了起到二者之间相互区别的目的。例如，当晶体管的第二端为源极时，其第三端则为漏极；当晶体管的第二端为漏极时，其第三端为源极。在接下来所给出的实施例中，都是采用此处的描述方式，不再赘述。
[0034]在图1a所给出的实施例中，所有晶体管均为P型晶体管，如图1b所示为驱动图1a所示像素电路的驱动时序图，其中:
[0035]在第一时序Tl阶段，第一扫描线信号输入端SI输入一低电平扫描线信号，此时第一晶体管Ml和第四晶体管M4开启，第一信号电压Vref经过第一晶体管Ml传输至第一节点NI，由于第一电容Cl的第一端与第一节点电连接，第一信号电压Vref被保持在第一节点NI ；
[0036]在第二时序T2阶段，第二扫描线信号输入端S2输入一低电平扫描线信号，此时第三晶体管M3开启，由于第三晶体管M3的第三端与第一端电连接，从第二扫描线信号输入端S2输入的第一电位信号(低电平扫描线信号)被传输至第二节点N2和第二晶体管M2的栅极，这一过程即实现了第二晶体管M2栅极电位的重置，同时将第二晶体管M2打开；
[0037]在第三时序T3阶段，由于第二晶体管M2和第四晶体管M4均处于开启状态，第二晶体管M2处于一个二极管的连接状态，此时，第一电源电压PVDD经过第二晶体管M2和第四晶体管M4而被传输至第二晶体管M2的栅极，直至第二晶体管M2栅极的电位为(PVDD-Vth),第二晶体管M2截止，传输完毕，这一过程即实现了阈值抓取；
[0038]在第四时序T4阶段，第三扫描线信号输入端S3输入一低电平扫描线信号，第五晶体管M5开启，此时，第二信号电压Vdata经过第五晶体管M5传输至第一节点NI，由于第二信号电压Vdata的电压值小于第一信号电压Vref，并且由于第一电容Cl的耦合左右，第二节点 N2 的电位变为(PVDD-Vth) + (Vdata-Vref)；
[0039]在第五时序T5阶段，发光扫描线信号输入端Emit输入一低电平扫描线信号，第六晶体管M6开启，与所述第二节点N2处电位相对应的驱动电流经过所述第六晶体管流向有机发光二极管LED，有机发光二极管LED发光。
[0040]通过采用如图1a所示的像素电路，可以有效地避免在对第二晶体管M2 (驱动管)的栅极电位进行重置时发光二极管LED导通进而发光的情况，进而提高了 OLED显示面板的对比度，同时，该电路结构简单，并且采用纯P型晶体管构成整个像素电路，其制作工艺简便。
[0041 ] 在图1a所示的实施例中，像素电路还可以包括一第二电容C2，第二电容C2的第一端电连接至第一节点NI，其第二端电连接至第一电源电压输入端，其电路结构图如图1c所示，但其驱动时序不变，图1b所给出的驱动时序图在这里仍然适用。增加第二电容C2的好处在于，第一电容Cl的电容值在设计时不能设计的过大，如果电容值过大，第一电容Cl存储电位的能力增强，但其自身的耦合作用也随之增强，同时，由于第二信号电压Vdata在整个面板处于工作状态时并不稳定，经常会发生变化，从而影响到第一节点NI电位的变化，同样的，由于电容耦合作用，第一节点NI电位的变化会对第二节点N2的电位产生较大的影响，这对整个电路的工作不利；但第一电容Cl的电容值也不能过小，如果电容值过小，存储电位的能力则相对较弱，这对整个电路的工作也不利，因此，为了保证Cl电容具有较大存储电位的能力，同时不让其自身的耦合作用过强，我们在此增加一个第二电容C2，该第二电容C2与第一电容Cl共同起到存储电位的作用，使得整个像素电路的稳定性变的更好。
[0042]在图1a所示的实施例中，其中，第一晶体管M1、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6都可以改为NMOS晶体管，第二晶体管M2仍为PMOS晶体管，其电路结构图如图1d所示，其驱动时序与图1a给出的像素电路的驱动时序图1b正好相反，即在图1b驱动时序图中的低电平变为高电平，高电平变为低电平，如图1e所示，因此，根据图1e所示的驱动过程在此不再赘述，具体可以参考前述驱动过程。将像素电路从原来的纯P型像素电路变为CMOS电路的好处在于，NMOS管的TFT特性曲线更好，因此有利于整个像素电路的工作。
[0043]在图1a所示的实施例中，在与图1a所示的像素电路相对应的驱动时序图1b里，从第二扫描线信号输入端S2输入的第二扫描线信号可以适当提前，但该信号必须与第一扫描线信号输入端SI输入的第一扫描线信号在时序上有交叠，如图1f所示，因此，根据图1f所示的驱动时序，其与图1b所示的驱动时序的区别点在于第一阶段Tl和第二阶段T2中晶体管的先后驱动次序不同，接下来仅对图1f所示的驱动时序的第一阶段Tl和第二阶段T2的具体情况进行描述，其它阶段的驱动方式可以参考图1b所示驱动时序的情况，不再赘述。
[0044]在第一阶段Tl，第二扫描线信号输入端S2输入一低电平扫描线信号，此时第三晶体管M3开启，由于第三晶体管M3的第三端与第一端电连接，从第二扫描线信号输入端S2输入的第一电位信号(低电位电压)被传输至第二节点N2和第二晶体管M2的栅极，这一过程即实现了第二晶体管M2栅极电位的重置，同时将第二晶体管M2打开。
[0045]在第二时序T2阶段，第一扫描线信号输入端SI输入一低电平扫描线信号，此时第一晶体管和第四晶体管M4开启，第一信号电压Vref经过第一晶体管Ml传输至第一节点NI，由于第一电容Cl的第一端与第一节点电连接，第一信号电压Vref被保持在第一节点Nl0
[0046]在图1a所示的实施例中，第一晶体管Ml的第一端还可以直接电连接至第一电源电压输入端，接收第一电源电压PVDD，如图1g所示，但其驱动时序不变，图1b所给出的驱动时序图在这里仍然适用。将第一晶体管Ml的第一端直接电连接至第一电源电压输入端的好处在于，在显示面板的版图设计上节省了空间，并且第一电源电压PVDD相较于第一信号电压Vref更加稳定，对整个电路工作有利。
[0047]图2a所示为本发明实施例提供的一种像素电路的电路结构图，该电路结构与图1所示实施例的电路结构的区别在于，增加了一个第七晶体管M7，该第七晶体管M7的第一端电连接于第二扫描线信号输入端S2，响应于第二扫描线信号，第二端电连接于第一信号电压输入端，接收第一信号电压Vref，第三端电连接于第一节点NI。当第七晶体管M7响应于第二扫描线信号而开启时，第七晶体管M7将将第一信号电压Vref传输至第一节点NI。除增加的第七晶体管M7之外，其余全部晶体管以及第一电容相互之间的连接方式与图1a所示实施例中的连接方式一样，可以参考前述内容，在此不再赘述。
[0048]在图2a所给出的实施例中，所有晶体管均为P型晶体管，如图2b所示为驱动图2a所示像素电路的驱动时序图，其中:
[0049]在第一时序Tl阶段，第二扫描线信号输入端S2输入一低电平扫描线信号，此时第三晶体管M3和第七晶体管M7开启，第一信号电压Vref经由第七晶体管M7传输至第一节点NI，由于第一电容Cl的第一端与第一节点电连接，第一信号电压Vref被保持在第一节点NI，同时，从第二扫描线信号输入端S2输入的第一电位信号(低电平扫描线信号)被传输至第二节点N2和第二晶体管M2的栅极，这一过程即实现了第二晶体管M2栅极电位的重置，同时将第二晶体管M2打开；
[0050]在第二时序T2阶段，第一扫描线信号输入端SI输入一低电平扫描线信号，此时第一晶体管Ml和第四晶体管M4开启，第一信号电压Vref再一次经过第一晶体管Ml传输至第一节点NI，使第一节点NI的电位始终保持稳定，同时，由于第二晶体管M2和第四晶体管M4均处于开启状态，第二晶体管M2处于一个二极管的连接状态，此时，第一电源电压PVDD经过第二晶体管M2和第四晶体管M4而被传输至第二晶体管M2的栅极，直至第二晶体管M2栅极的电位为(PVDD-Vth)，第二晶体管M2截止，传输完毕，这一过程即实现了阈值抓取；[0051 ] 在第三时序T3阶段，第三扫描线信号输入端S3输入一低电平扫描线信号，第五晶体管M5开启，此时，第二信号电压Vdata经过第五晶体管M5传输至第一节点NI，由于第二信号电压Vdata的电压值小于第一信号电压Vref，并且由于第一电容Cl的耦合左右，第二节点 N2 的电位变为(PVDD-Vth) + (Vdata-Vref)；
[0052]在第四时序T4阶段，发光扫描线信号输入端Emit输入一低电平扫描线信号，第六晶体管M6开启，与所述第二节点N2处电位相对应的驱动电流经过所述第六晶体管流向有机发光二极管LED，有机发光二极管LED发光。
[0053]通过采用如图2a所示的像素电路，可以有效地避免在对第二晶体管M2 (驱动管)的栅极电位进行重置时发光二极管LED导通进而发光的情况，进而提高了 OLED显示面板的对比度，同时，该电路结构简单，并且采用纯P型晶体管构成整个像素电路，其制作工艺简便。与图1a所示的实施例的不同之处在于增加了一个第七晶体管M7，同时在图2b所示的驱动时序上也与图1b所示的驱动时序不同，采用这样设计的好处在于，驱动扫描信号的时序波形相同，整个面板的驱动更加方便。
[0054]在图2a所示的实施例中，像素电路还可以包括一第二电容C2，第二电容C2的第一端电连接至第一节点NI，其第二端电连接至第一电源电压输入端，其电路结构图如图2c所示，其驱动时序不变，图2b所给出的驱动时序图在这里仍然适用。增加第二电容C2的好处在于，第一电容Cl的电容值在设计时不能设计的过大，如果电容值过大，第一电容Cl存储电位的能力增强，但其自身的耦合作用也随之增强，同时，由于第二信号电压Vdata在整个面板处于工作状态时并不稳定，经常会发生变化，从而影响到第一节点电位的变化，同样的，由于电容耦合作用，第一节点NI电位的变化会对第二节点N2的电位产生较大的影响，这对整个电路的工作不利；但第一电容Cl的电容值也不能过小，如果电容值过小，存储电位的能力则相对较弱，这对整个电路的工作也不利，因此，为了保证Cl电容具有较大存储电位的能力，同时不让其自身的耦合作用过强，我们在此增加一个第二电容C2，该第二电容C2与第一电容Cl共同起到存储电位的作用，使得整个像素电路的稳定性变的更好。
[0055]在图2a所示的实施例中，其中，第一晶体管Ml、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6和第七晶体管M7都可以改为NMOS晶体管，第二晶体管M2仍为PMOS晶体管，其电路结构图如图2d所示，其驱动时序与图2a给出的像素电路的驱动时序图2b正好相反，即在图2b驱动时序图中的低电平变为高电平，高电平变为低电平，如图2e所示，因此，根据图2e所示的驱动过程在此不再赘述，具体可以参考前述驱动过程。将像素电路从原来的纯P型像素电路变为CMOS电路的好处在于，NMOS管的TFT特性曲线更好，因此有利于整个像素电路的工作。
[0056]在图2a所示的实施例中，第一晶体管Ml的第一端还可以直接电连接至第一电源电压输入端，接收第一电源电压PVDD，如图2f所示，但其驱动时序不变，图2b所给出的驱动时序图在这里仍然适用。将第一晶体管Ml的第一端直接电连接至第一电源电压输入端的好处在于，在显示面板的版图设计上节省了空间，并且第一电源电压PVDD相较于第一信号电压Vref更加稳定，对整个电路工作有利。
[0057]综上所述，本发明提供了一种像素电路及其驱动方法，相较于传统像素电路而言本发明的优势为:在驱动管处于栅极电位复位阶段时避免发光二极管发光，进而提高OLED显示面板的对比度。
[0058]以上对本发明实施例所提供的像素电路的电路结构及其驱动方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在【具体实施方式】及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
【权利要求】
1.一种像素电路，包括: 第一晶体管，用于响应第一扫描线信号，传输第一信号电压； 第一电容，用于存储所述第一信号电压； 有机发光二极管； 第二晶体管，为所述有机发光二极管提供驱动电流； 第三晶体管，用于响应第二扫描线信号，向所述第二晶体管传输第一电位信号； 第四晶体管，用于响应所述第一扫描线信号，将所述第二晶体管的第一端与第三端导通连接，以形成二极管连接； 第五晶体管，用于响应第三扫描线信号，将第二信号电压传输至所述第二晶体管； 第六晶体管，用于响应发光扫描线信号，接收所述第二晶体管的驱动电流，输出至所述有机发光二极管。
2.根据权利要求1所述的像素电路，其特征在于， 所述第一晶体管包括接收所述第一扫描线信号的栅端、接收所述第一信号电压的第二端以及连接到所述第一电容第一端的第三端； 所述第二晶体管包括连接至所述第一电容第二端的栅端、接收第一电源电压的第二端以及连接至所述第六晶体管第二端的第三端； 所述第三晶体管包括接收所述第二扫描线信号的栅端、连接到所述第一电容第二端的第二端以及连接到所述第三晶体管栅端的第三端； 所述第四晶体管包括接收所述第一扫描线信号的栅端、连接至所述第一电容第二端的第二端以及连接至所述第六晶体管第二端的第三端； 所述第五晶体管包括接收所述第三扫描线信号的栅端、连接至所述第一电容第一端的第二端以及接收第二信号电压的第三端； 所述第六晶体管包括接收所述发光扫描信号的栅端、连接至所述第二晶体管第三端的第二端以及接收第二电源电压的第三端； 所述第一电容的第一端连接至所述第一晶体管的第三端，所述第一电容的第二端连接至所述第二晶体管的栅端。
3.根据权利要求2所述的像素电路，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管为PMOS晶体管。
4.根据权利要求2述的像素电路，其特征在于，所述第一晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管均为NMOS晶体管，所述第二晶体管为PMOS晶体管。
5.根据权利要求2所述的像素电路，其特征在于，还包括第二电容，所述第二电容的第一端连接至所述第一电容的第一端，第一电容的第二端连接至所述第一电源电压。
6.根据权利要求2所述的像素电路，其特征在于，还包括第七晶体管，所述第七晶体管包括接收所述第二扫描线信号的栅端，接收所述第一信号电压的第二端，连接至所述第一电容第一端的第三端。
7.根据权利要求6所述的像素电路，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管为PMOS晶体管。
8.根据权利要求6述的像素电路，其特征在于，所述第一晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管均为NMOS晶体管，所述第二晶体管为PMOS晶体管。
9.根据权利要求6所述的像素电路，其特征在于，还包括第二电容，所述第二电容的第一端连接至所述第一电容的第一端，第一电容的第二端连接至所述第一电源电压。
10.根据权利要求1至9所述的像素电路，其特征在于，所述第一电源电压的电压范围为OV至5V，所述第二电源电压的电压范围为-1OV至0V。
11.根据权利要求1至9所述的像素电路，其特征在于，所述第一信号电压的电压范围为OV至5V，所述第二信号电压的电压范围为-5V至0V。
12.一种像素电路的驱动方法，用于驱动如权利要求2所述的像素电路，其特征在于: 在第一时序阶段，所述第一晶体管和所述第四晶体管响应于所述第一扫描线信号而开启，所述第一信号电压传输至所述第一电容的第一端； 在第二时序阶段，所述第三晶体管响应于所述第二扫描线信号而开启，同时，由于所述第三晶体管的第三端连接至所述第三晶体管的栅端，所述第二扫描线信号上携带的所述第一电位信号传输至所述第一电容的第二端，完成所述第二晶体管栅端的复位，同时所述第一晶体管开启； 在第三时序阶段，所述第二晶体管和所述第四晶体管均处于开启状态，所述第二晶体管处于一个二极管的连接状态，所述第一电源电压通过所述第二晶体管传输至所述第一电容的第二端，进行阈值的抓取； 在第四时序阶段，所述第五晶体管响应于所述第三扫描线信号而开启，所述第二信号电压传输至所述第一电容的第一端，由于所述第一电容的耦合作用，所述第一电容第二端的电位也发生相应的变化； 在第五时序阶段，所述第六晶体管响应于所述发光扫描线信号而开启，与所述第一电容第二端的电位相对应的驱动电流经过所述第六晶体管流向所述场致发光元件。
13.一种像素电路的驱动方法，用于驱动如权利要求6所述的像素电路，其特征在于: 在第一时序阶段，所述第三晶体管和所述第七晶体管响应于所述第二扫描线信号而开启，所述第一信号电压通过所述第七晶体管传输至所述第一电容的第一端，由于所述第三晶体管的第二端连接至其自身的栅端，所述第二扫描线信号上所携带的所述第一电位信号传输至所述第一电容的第二端，完成所述第二晶体管栅端的复位，同时所述第二晶体管开启； 在第二时序阶段，所述第一晶体管和所述第四晶体管响应于所述第一扫描线信号而开启，所述第一信号电压通过所述第一晶体管传输至所述第一电容的第一端，同时，由于所述第三晶体管和所述第四晶体管均处于开启状态，所述第二晶体管处于一个二极管的连接状态，所述第一电源电压通过所述第二晶体管传输至所述第一电容的第二端，进行阈值的抓取； 在第三时序阶段，所述第五晶体管响应于所述第三扫描线信号而开启，所述第二信号电压传输至所述第一电容的第一端，由于所述第一电容的耦合作用，所述第一电容第二端的电位也发生相应的变化； 在第四时序阶段，所述第六晶体管响应于所述发光扫描线信号而开启，与所述第一电容第二端的电位相对应的驱动电流经过所述第六晶体管流向所述场致发光元件。
14.一种显示面板，包括如权利要求1所述的像素电路。
【文档编号】H01L27/32GK104464616SQ201410588530
【公开日】2015年3月25日 申请日期:2014年10月28日 优先权日:2014年10月28日
【发明者】李松, 罗丽媛, 刘刚 申请人:上海天马有机发光显示技术有限公司, 天马微电子股份有限公司