技术领域本发明涉及半导体器件制造领域，特别是涉及一种肖特基功率器件及其制造方法。
背景技术：
肖特基功率器件是一种用于大电流整流的半导体两端器件，目前常用的肖特基功率器件由金属硅化物和低掺杂N型硅之间的肖特基结来制作，金属硅化物可以是铂硅化合物、钛硅化合物、镍硅化合物和铬硅化合物等。近年来，由于沟槽技术的发展，各种沟槽型结构被用于制作单元肖特基结构的漏电保护环，如常采用的沟槽型MOS结构等。目前又增加了一种利用各向同性刻蚀技术在沟槽底部刻蚀出一个空腔，最终制作成新型结构的沟槽肖特基功率器件，即空腔型沟槽肖特基功率器件。如图1所示为现有技术中空腔型沟槽肖特基功率器件的结构示意图，基底10上覆盖外延层20，在外延层20上制备沟槽；其中，沟槽中包括位于球形空腔表面上的氧化层23、位于沟槽侧壁表面上的氧化层24以及高掺杂多晶硅30；外延层20上还覆盖低势垒肖特基结接触层40和正面金属电极层51。这种空腔型沟槽肖特基功率器件的结构特点为沟槽底部为类似于膨胀结构的球形空腔，空腔的边界线在沟槽边界线以外。这种空腔型沟槽肖特基功率器件有利于提高沟槽肖特基功率器件的反向击穿电压。一般沟槽肖特基功率器件的制造工艺中，在相同的硅外延层情况下，可以通过增加栅氧化层的厚度，来得到更高的击穿电压。然而如果增加栅氧化层的厚度，就会使得沟槽侧壁的栅氧化层的厚度增加，如此就需要增加沟槽宽度，这就降低了器件正向导通的有效面积，从而会增加正向导通电压。而如果不增加栅氧化层的厚度，也就无需增加沟槽侧壁的栅氧化层的厚度，但由于栅氧化层生长工艺和硅外延层晶向的影响，沟槽底部的栅氧化层的厚度要薄于侧壁的栅氧化层的厚度，而栅氧化层最薄的地方往往会成为电压反向击穿的弱点，降低了器件的反向击穿电压，从而降低了器件性能。同样的，上述提及的空腔型沟槽肖特基功率器件也具有这样一个弱点。因此，现在亟需一种能够提高反向击穿电压的空腔型沟槽肖特基功率器件的优化结构，以及能够优化空腔型沟槽肖特基功率器件的制造方法。
技术实现要素：
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种优化结构的空腔型沟槽肖特基功率器件及其制造方法，通过增加沟槽底部的栅氧化层的厚度来优化器件性能，用于解决现有技术中由于沟槽底部的栅氧化层的厚度较薄，致使空腔型沟槽肖特基功率器件的反向击穿电压较低的问题。为实现上述目的及其他相关目的，本发明提供一种肖特基功率器件的制造方法，其中，所述肖特基功率器件的制造方法至少包括：提供一包含外延层的基底，在所述外延层上形成沟槽；在所述沟槽的底部和侧壁表面上形成保护层；保留位于所述沟槽侧壁表面上的所述保护层，去除位于所述沟槽内其余位置上的所述保护层，使所述沟槽底部暴露在外；在所述沟槽的底部形成球形空腔；在所述沟槽的球形空腔表面上形成第一氧化层，之后去除位于沟槽侧壁表面上的保护层；在所述沟槽的侧壁表面和所述第一氧化层上形成第二氧化层，之后向所述沟槽内填充高掺杂多晶硅材料；在所述外延层和所述高掺杂多晶硅材料上表面形成肖特基金属电极。优选地，在形成所述保护层之前，先在所述沟槽的底部和侧壁表面上形成亲和材料层。优选地，每次在去除部分位置上的所述保护层时，去除对应位置上的亲和材料层。优选地，所述亲和材料层为通过热氧化工艺形成的氧化层。优选地，所述亲和材料层的厚度小于所述第一氧化层的厚度。优选地，所述第一氧化层和第二氧化层通过热氧化工艺形成。优选地，在去除位于沟槽底部表面上的保护层时，采用各向异性的刻蚀方法；在所述沟槽的底部形成球形空腔的步骤中，采用各向同性的刻蚀方法进行选择性刻蚀，将所述沟槽的底部刻蚀出球形空腔。本发明还提供一种肖特基功率器件，其中，所述肖特基功率器件至少包括：基底及位于所述基底之上的外延层；位于所述外延层内的沟槽，其中，所述沟槽的底部为球形空腔；位于所述沟槽侧壁和所述球形空腔表面上的氧化层，其中，位于所述球形空腔表面上的氧化层的厚度大于所述沟槽侧壁上的氧化层的厚度；填充所述沟槽的高掺杂多晶硅材料；以及位于所述外延层和所述高掺杂多晶硅材料上表面的肖特基金属电极。优选地，位于所述球形空腔表面上的氧化层的厚度均匀。优选地，所述球形空腔轮廓线相较所述沟槽侧壁轮廓线外扩。如上所述，本发明的优化结构的空腔型沟槽肖特基功率器件及其制造方法，具有以下有益效果：本发明的肖特基功率器件的制造方法，充分利用器件结构设计和工艺制造改进的优势，通过两次热氧化工艺，在现有空腔型沟槽肖特基功率器件基础上，在不增加位于沟槽侧壁表面上的氧化层厚度的同时，而是只增加位于球形空腔表面上的氧化层的厚度，达到进一步提高反向击穿电压的目的。本发明的肖特基功率器件，采用本发明的上述制造方法，优化了现有空腔型沟槽肖特基功率器件的结构，使得位于球形空腔表面上的氧化层的厚度大于位于沟槽侧壁表面上的氧化层的厚度，且无需减少器件正向导通的有效面积，进一步提高了反向击穿电压，从而提高了器件性能。附图说明图1显示为本发明现有技术中的空腔型沟槽肖特基功率器件的结构示意图。图2显示为根据本发明一个实施例的肖特基功率器件的制造方法的流程示意图。图3～图12显示为根据本发明一个实施例的肖特基功率器件的制造方法的剖面结构示意图。图13显示为本发明一个实施例的肖特基功率器件及其制造方法得到的器件的剖面结构示意图。元件标号说明10基底20外延层21沟槽22球形空腔23位于球形空腔表面上的氧化层24位于沟槽侧壁表面上的氧化层30亲和材料层40保护层50高掺杂多晶硅材料60低势垒肖特基结接触层70正面多层金属膜71正面金属电极层72正面第一金属镀层73正面第二金属镀层74正面第三金属镀层80背面多层金属膜81背面第一金属镀层82背面第二金属镀层83背面第三金属镀层具体实施方式以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。本发明的一个实施例涉及一种肖特基功率器件的制造方法，具体流程如图2所示。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本实施例的肖特基功率器件的制造方法至少包括：(1)提供一包含外延层20的基底10，在外延层20上形成沟槽21，如图3所示。在步骤(1)中，基底10为N型浓掺杂硅基底，其掺杂浓度小于等于0.01ohm-cm。在N型浓掺杂硅基底上生长外延层20，该外延层20为低掺杂N型硅外延层，其掺杂浓度为1014/cm3～1017/cm3，其厚度为2μm～30μm。在本实施例中，采用掩膜刻蚀方法在N/N+的低掺杂N型硅外延层上制备所需深度的沟槽，沟槽的宽度为0.15μm～20μm，根据外延层20厚度而定。(2)在沟槽21的底部和侧壁表面形成亲和材料层30，之后在亲和材料层30上形成保护层40，如图4所示。在图示实施例中，亲和材料层30为二氧化硅层，保护层40为氮化硅层。在其它实施例中，保护层40可以为任何能够阻挡在沟槽侧壁表面上形成氧化层的材料，亲和材料层30为可以为任何可促进保护层40在沟槽21侧壁表面上形成的材料。在图示实施例中，步骤(2)可以利用热氧化方法在沟槽21侧壁生长一层亲和材料层30,该亲和材料层30为二氧化硅层；然后在亲和材料层30上淀积保护层40，该保护层40为氮化硅。当然，在其它实施例中，当保护层40能够在沟槽21的侧壁表面快速直接形成时，步骤(2)中可以无需先形成亲和材料层30。(3)保留沟槽21侧壁表面上的亲和材料层30和保护层40，去除位于沟槽21内其余位置的保护层40，如图5所示。在图示实施例中，步骤(3)可以通过对保护层40进行无掩膜刻蚀，去除沟槽21底部的氮化硅层40，由于氮化硅层40各向刻蚀厚度差异而保留了沟槽21侧壁表面的保护层40，并起到保护沟槽21侧壁的作用。在图示实施例中，位于沟槽21底部的亲和材料层30也随保护层40一起去除。在其它实施例中，位于侧壁底部的亲和材料层30可能为二氧化硅层，可不随保护层40一起去除。(4)在沟槽21的底部形成球形空腔22，如图6所示。在图示实施例中，步骤(4)可以利用各向同性刻蚀方法，在沟槽21底部刻蚀出一个球形空腔22，而沟槽21侧壁因为有保护层40的保护而不会被刻蚀。(5)在沟槽21的球形空腔22表面上形成第一氧化层，如图7所示。在步骤(5)中，在沟槽21中形成第一氧化层，由于沟槽21侧壁有保护层40的保护，所以只有球形空腔22表面生长有第一氧化层。其中，亲和材料层30的厚度小于第一氧化层的厚度。在图示实施例中，该位于球形空腔表面上的氧化层23为二氧化硅层，通过热生长形成，从而使得位于球形空腔表面上的氧化层23的厚度均匀。(6)去除位于沟槽21内其余位置上的保护层40，如图8所示。在图示实施例中，亲和材料层30为二氧化硅层，位于沟槽21侧壁表面上的亲和材料层30可不随保护层40一起去除。在其它实施例中，当亲和材料层30为其它合适材料时，位于沟槽21侧壁表面上的亲和材料层30可随相同位置上的保护层40一起去除。(7)在沟槽21的侧壁表面和第一氧化层上形成第二氧化层，如图9所示。在图示实施例中，步骤(7)通过进行第二次热氧化，使沟槽21的侧壁表面形成氧化层，同时使球形空腔22表面继续形成氧化层，以使位于球形空腔表面上的氧化层23的厚度大于位于沟槽侧壁表面上的氧化层24的厚度。在图示实施例中，在去除沟槽21侧壁表面的保护层40后，在沟槽21中用热氧化方法第二次生长氧化层。此时沟槽21侧壁表面在亲和材料层30之上继续生长出所需厚度的氧化层，该氧化层为二氧化硅层。而球形空腔22表面也同时被氧化，球形空腔22表面在原有的第一氧化层的基础上继续形成氧化层，从而加厚了位于球形空腔表面上的氧化层23的厚度。本领域内普通技术人员能够理解，只要亲和材料层30的厚度小于第一氧化层厚度，通过设置合适的工艺参数控制第二氧化层的氧化速率，可最终使得位于球形空腔表面上的氧化层23的厚度均匀，且大于位于沟槽侧壁表面上的氧化层24的厚度。在其它实施例中，当亲和材料层30在步骤(6)中随保护层40一起去除时，沟槽21侧壁表面会直接形成氧化层。由于第一氧化层的存在，最终位于球形空腔表面上的氧化层23的厚度大于位于沟槽侧壁表面上的氧化层24的厚度。(8)在外延层20表面上、沟槽21内填充高掺杂多晶硅材料50，如图10所示。在步骤(8)中，直接在外延层20表面上、沟槽21内淀积高掺杂多晶硅材料50；或者在外延层20表面上、沟槽21内淀积多晶硅，然后通过离子注入、退火工艺使多晶硅形成高掺杂多晶硅材料50。从而形成栅MOS结构，作为单元肖特基结构的漏电保护环。(9)保留沟槽21内的高掺杂多晶硅材料50，去除其余的高掺杂多晶硅材料50，并对去除高掺杂多晶硅材料50后的外延层20表面进行清洗处理，如图11所示。(10)在清洗处理后的外延层20上形成低势垒金属，高温处理后形成低势垒肖特基结接触层60，如图12所示。在步骤(10)中，在清洗处理后的外延层20上溅射淀积一定厚度的肖特基金属，采用快速热处理(或炉管退火)等高温处理方法使肖特基金属和低掺杂硅外延层之间形成金属硅化物，即低势垒肖特基结接触层60。(11)在低势垒肖特基结接触层60上形成正面多层金属膜70，图形化正面多层金属膜70形成正面电极图形，如图13所示。在步骤(11)中，正面多层金属膜70至少包括：覆盖在低势垒肖特基结接触层60上的正面金属电极层71，覆盖在正面金属电极层71上的正面第一金属镀层72，覆盖在正面第一金属镀层72上的正面第二金属镀层73，以及覆盖在正面第二金属镀层73上的正面第三金属镀层74。其中，正面金属电极层71的材质为AlSiCu，正面第一金属镀层72的材质为Ti，正面第二金属镀层73的材质为Ni，正面第三金属镀层74的材质为Ag。即在本实施例中，在金属硅化物上淀积由AlSiCu/Ti/Ni/Ag构成的正面多层金属膜70形成正面电极，然后采用光刻掩模的方法对正面多层金属膜70进行选择性蚀刻，形成正面电极图形(图中未示出)。(12)在正面电极图形上形成保护层，图形化保护层形成正面引线窗口图形。在步骤(12)中，在正面电极图形上淀积保护层介质，并采用光刻掩模的方法对保护层进行选择性蚀刻，从而形成正面引线窗口图形。(13)减薄基底10，在减薄后的基底10背面形成背面多层金属膜80，将背面多层金属膜80合金化形成背面电极，请继续参阅图13。在步骤(13)中，背面多层金属膜80至少包括：覆盖减薄后的基底10背面的背面第一金属镀层81，覆盖在背面第一金属镀层81背面的背面第二金属镀层82，以及覆盖在背面第二金属镀层82背面的背面第三金属镀层83。其中，背面第一金属镀层81的材质为Ti，背面第二金属镀层82的材质为Ni，背面第三金属镀层83的材质为Ag。即在本实施例中，在减薄后的基底10背面淀积由Ti/Ni/Ag构成的背面多层金属膜80，然后加热合金化后形成背面电极(图中未示出)，从而完成器件基本工艺制作步骤。本实施例的肖特基功率器件的制造方法，在刻蚀出沟槽底部空腔后，并不去除沟槽侧壁表面的保护层，而是立刻形成第一氧化层，由于沟槽侧壁有保护层的保护，所以此时沟槽侧壁表面不会形成氧化层，而球形空腔表面会形成第一氧化层；然后去掉沟槽侧壁表面的保护层，再形成第二氧化层。这样球形空腔表面因为有两次氧化，所以氧化层的厚度会比沟槽侧壁表面的氧化层要厚。而沟槽侧壁表面的氧化层的厚度与现有技术中的厚度相比并未增厚，所以无需增加沟槽宽度，不会减少器件正向导通的有效面积，因而不会增加正向导通电压。但却解决了沟槽底部的氧化层的厚度较薄，容易击穿的弱点，提高了器件性能。上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包含相同的逻辑关系，都在本专利的保护范围内；对流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其流程的核心设计都在该专利的保护范围内。本发明另一实施例涉及一种肖特基功率器件。本实施例的肖特基功率器件至少包括：基底10；位于基底10上的外延层20；位于外延层20内的沟槽，其中，沟槽的底部为球形空腔；位于沟槽侧壁和球形空腔表面上的氧化层，其中，位于球形空腔表面上的氧化层23的厚度大于位于沟槽侧壁表面上的氧化层24的厚度；填充沟槽的高掺杂多晶硅材料50；以及位于外延层20和高掺杂多晶硅材料50上表面的肖特基金属电极。在图示实施例中，该肖特基金属电极至少包括：位于外延层20上的低势垒肖特基结接触层60；位于低势垒肖特基结接触层60上的正面电极图形；位于正面电极图形上的正面引线窗口图形；以及位于基底10背面的背面电极。在图示实施例中，球形空腔22轮廓线相较沟槽侧壁轮廓线外扩，以提高击穿性能。在一个实施例中，位于球形空腔表面上的氧化层23的厚度均匀。本实施例的优化结构的空腔型沟槽肖特基功率器件，采用本发明第一实施例所涉及的制造方法，优化了现有空腔型沟槽肖特基功率器件的结构，使得位于球形空腔表面上的氧化层的厚度大于位于沟槽侧壁表面上的氧化层的厚度，且无需减少器件正向导通的有效面积，进一步提高了反向击穿电压，从而提高了器件性能。本发明的优化结构的空腔型沟槽肖特基功率器件，采用本发明的上述制造方法，优化了现有空腔型沟槽肖特基功率器件的结构，使得位于球形空腔表面上的氧化层的厚度大于位于沟槽侧壁表面上的氧化层的厚度，且无需减少器件正向导通的有效面积，进一步提高了反向击穿电压，从而提高了器件性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。