背景技术：
传统功率/控制MOSFET(金属氧化物半导体场效应晶体管)基于一种双沟槽技术，其包括多个电荷补偿沟槽和一个终止沟槽。在接通或断开状态下，电荷补偿沟槽都为位于附近沟槽的功率MOSFET提供正常运行。迄今为止，基于双沟槽技术的功率MOSFET的制造方法包括增加终止沟槽中屏蔽氧化物的厚度使其大于电荷补偿沟槽中氧化物的厚度。也就是说，执行分别操作以获得终止沟槽和电荷沟槽中氧化层的合适厚度。该制造方法一般描述如下：首先，在终止沟槽沉积所需的屏蔽氧化物。紧接着在终止沟槽沉积掺杂的多晶硅以形成电极。第二，去除电荷补偿沟槽内的氧化物。第三，在电荷补偿沟槽沉积所需的屏蔽氧化物，紧接着在电荷补偿沟槽沉积掺杂的多晶硅以形成电极。双沟槽技术的传统制造方法一个特有的难题是在一个或多个电荷补偿沟槽内易产生裂纹。具体地，在终止沟槽中沉积第一屏蔽氧化物到所需厚度时，电荷补偿沟槽内已经完全充满了氧化物。这是因为他们的尺寸较小。为了示出，现有技术图1展示了一种具有双沟槽技术的器件100，包括电荷补偿沟槽110A和110B，以及一个终止沟槽120。示出在电荷补偿沟槽110A中形成了一个裂纹130.裂纹130形成于后续提高温度的处理中，此时电荷补偿沟槽仍充满着氧化物。具体地，在多晶硅沉积在终止沟槽内且蚀刻到低于半导体顶面后，回填氧化物沟槽以保护终止沟槽中的多晶硅。该氧化物回填在高温下执行。由于硅和氧化物的热膨胀系数不匹配，在氧化物受机械应力回填期间，高温下填充电荷补偿沟槽的氧化物易产生裂纹。另一方面，填充终止沟槽的多晶硅不易产生裂纹。这对深沟槽器件的影响更明显。此外，后续处理中的风险包括在去除电荷补偿沟槽氧化物期间，使用氮化物掩膜屏蔽终止沟槽。在之前各种过程操作中，氮化物掩膜的屏蔽能力很差。例如，由于氮化物硬掩膜的保护能力不足，导致沟槽中的氧化物可能被蚀刻掉。
技术实现要素：
在本公开的实施例中，描述了一种用于制造双沟槽结构的方法。这种方法包括提供晶圆，该晶圆包括半导体层，该半导体层包括顶面。该方法进一步包括提供电荷补偿沟槽，该电荷补偿沟槽向多个顶面开口并且形成于半导体层内沟槽。多个电荷补偿沟槽包括多个电荷补偿沟槽表面。该方法还包括提供终止沟槽，该终止沟槽向顶面开口并且形成于半导体层沟槽内。该终止沟槽包括一个终止沟槽表面。该方法包括在多个电荷补偿沟槽表面和终止沟槽表面形成具有第一预定厚度的第一屏蔽氧化层。该第一屏蔽氧化层的第一预定厚度足以允许形成通过多个电荷补偿沟槽的中心的空隙。在本公开的其它实施例中，公开了一种半导体器件。该器件包括具有顶面的半导体层。该器件还包括向多个顶面开口的电荷补偿沟槽。这些电荷补偿沟槽形成于半导体层中，其中这些沟槽包括多个电荷补偿沟槽表面。在半导体层中形成一个向顶面开口的终止沟槽。该终止沟槽中包括一个终止沟槽表面。该器件还包括具有第一预定厚度的第一屏蔽氧化层，其形成于电荷补偿沟槽表面和终止沟槽表面。氧化层的预定厚度足以允许形成通过多个电荷补偿沟槽和终止沟槽中的中心的空隙。在本公开的其它实施例中，描述了另一种用于制造双沟槽结构的方法。这种方法包括同时在半导体层中形成多个电荷补偿沟槽和一个终止沟槽。电荷补偿沟槽向半导体层顶面开口，并且其中终止沟槽向半导体层的顶面开口。该方法包括氧化电荷补偿沟槽和终止沟槽的暴露面。该方法进一步包括在多个电荷补偿沟槽和终止沟槽的暴露面上沉积具有第一预定厚度的第一屏蔽氧化层。第一屏蔽氧化层的第一预定厚度被配置为在电荷补偿沟槽中形成电极，其中第一预定厚度足以允许形成通过多个电荷补偿沟槽的中心的空隙。本领域技术人员通过阅读下文中实施例的详细描述，可以认识到本公开的各种实施例的这些和其他目地和优势，实施例通过各种示图来阐释。附图说明附图被合并到说明书中，并且是说明书的一部分,其中包括相似的标号描绘相似的元件，其阐释了本公开的实施例，结合描述，其用于解释本公开的原理。现有技术图1是一个双沟槽结构剖视图，由于氧化物完全填充电荷补偿沟槽，制造过程中易在电荷补偿沟槽中产生裂纹。图2是说明一种根据本公开的一个实施例的、用于制造双沟槽结构的方法的流程图，该双沟槽结构被配置用于制造不含氧化物完全填充电荷补偿沟槽的功率MOSFET沟槽。图3A至图G为剖视图，显示了根据本发明的实施例的、配置用于在各种制造阶段制造功率MOSFET的双沟槽结构的元件，其中双沟槽结构在电荷补偿沟槽中不易产生裂纹，在制造过程中，电荷补偿沟槽中没有完全填充氧化物。图4是根据本公开的一个示例的、示出用于制造双沟槽结构的方法的流程图，该双沟槽结构被配置用于制造在制造期间电荷补偿沟槽中不易产生的裂纹的功率MOSFET沟槽。为了清楚简要地说明，图中的元件不必按比例绘制。不同示图中相同的参考标号代表相同或相似的元件，并执行相似的功能。此外，本说明书为了简明，对众所周知的步骤和元件未进行描述。具体实施方式现将参照本公开各项实施例的细节，附图中阐释了的其示例。虽然与这些实施例结合起来描述，但是，将理解的是，并不意欲将本公开不局限于这些实施例。反之，本公开意图覆盖可替代物、修改物和等同物，其被包括在所附权利要求所限定的本公开的精神和范围内。此外，在对本公开下列详细描述中，给出了大量具体细节以提供对本公开的透彻理解。然而，将理解的是，没有这些具体细节本公开也可被实施。在其它实例中，众所周知的方法，程序，组件以及电路没有被详细描述，以便不会不必要地模糊本公开的方面。在本公开下列详细的描述中，给出了大量具体细节以提供对本公开的透彻理解。然而，本领域技术人员将认识到，本公开没有这些具体细节或其等同步骤也可被实施。在其它实例中，众所周知的方法，程序，组件以及电路没有被细致描述，以便不会不必要地模糊本公开的方面。下文一些详细描述部分按照制造半导体器件的程序、逻辑块、加工过程和其它操作符号呈现。这些描述和呈现采用了半导体器件制造领域技术人员的所使用的手段，以将其工作的实质最有效地传达给本领域其它技术人员。在当前的应用中，程序、逻辑块、加工过程及其它被认为是导致所希望的结果的一系列自洽的步骤或指令。这些步骤是需要对物理量进行物理操作的步骤。然而，应当牢记于心的是，所有的这些和类似项都与合适的物理量相关联，并且仅仅是应用于这些量的方便标签。除非具体声明，否则从以下讨论中是显然的，可理解，遍及本申请，讨论中使用的诸如“形成，”“执行，”“提供，”“延伸，”“沉积，”“蚀刻”及类似词语，均指半导体器件制作动作和处理。其中所使用的，字母“n”表示n型掺杂，字母“p”表示p型掺杂。加号“+”和减号“-”分别表示掺杂浓度的相对高低。此外，其中所使用的“沟槽”一词是公知的。也就是说，电流从源极连接到漏极连接在MOSFET沟槽中运动。本公开实施例中提供了适用于制造n沟槽或p沟槽器件的双沟槽结构。因此，其中描述的特征适用于n沟槽或p沟槽器件。因此，本公开的实施例描述了配置用于制造功率MOSFET的双沟槽结构，其中双沟槽结构在制造过程中不易在电荷补偿沟槽中产生裂纹，因为这些沟槽中氧化物没有完全填充。进一步，在制造过程中可以避免氮化物沉积和图案形成，因为避免了对一个或多个沟槽中的氧化物的蚀刻，而是替换为在一个或多个沟槽中进行多晶硅蚀刻，其利用光阻掩膜而硬氮化掩膜。进一步，对多晶硅蚀刻的选择性很高，因为其不会腐蚀下面的氧化物层。由于即使过度蚀刻后，氧化物填满的沟槽侧壁和沟槽底部保持相同，选择性提高了处理稳定性。首先描述的是根据本公开实施例的制造器件的过程。尽管公开了具体的步骤，但是，这些步骤只是示例。也就是说，根据本公开的实施例适用于执行其他步骤或者所述步骤的变化。示图中仅提供了结构的某些部分，以及各种形成这些结构的层可在示图中被示出。此外，为了使图示更清楚，器件结构的区域和元件一般通过直线边和边角代表边界。然而，可以理解的是，由于各种制造技术(例如，扩散和掺杂活化)，这些边可能不是直线或者标准角。此外，其它制造处理和步骤可伴随这里所述的处理和步骤执行；也就是说，在这里显示并描述的步骤之前、之中和之后可能有很多步骤。重要的是，依照本公开的实施例能够连同的其它(也许是惯例的)的结构、处理和步骤实施，而不会显著地干扰它们。一般说来，依照本公开实施例能够替换常规器件或者处理的一部分，而不会对外围结构、处理和步骤有显著影响。图2是示出了根据本公开的实施例的、一种用于制造双沟槽结构的方法的流程图，其被配置用于制造不含对电荷补偿沟槽的完全氧化物填充的功率MOSFET沟槽。由于双沟槽结构制造处理流程避免了对电荷补偿沟槽的完全氧化物填充沟槽，这些沟槽在高温处理中更少地或不再产生裂纹。图3A至图G示出了如流程图200中所描述的双沟槽结构的各种制造阶段。具体地，图3A至图G是示出了双沟槽结构元件的剖视图，其配置用于制造功率MOSFET，沟槽根据本公开实施例，其中双沟槽结构沟槽不易在电荷补偿沟槽中产生裂纹，因为制造过程中并未对电荷补偿沟槽进完全的氧化物填充。现在转到操作210和图3A，该方法包括提供晶圆，该晶圆包括半导体层，该半导体层包括顶面310。具体地，半导体层包括生长在衬底302上的外延层306。在一个实施例中，外延层306包括生长在适于制造p沟槽器件的高度掺杂(p++)的衬底302上的p型沟槽。在另一个实施例中，外延层306可以包括生长在适于制造n沟槽器件的高度掺杂(n++)的衬底302上的n型沟槽。附加的p型或n型植入(未示出)可以随后被实施，以有选择地增强或反转外延掺杂。在步骤220，该方法包括提供多个电荷补偿沟槽，其向顶面310开口丙形成于半导体层中(例如外延层306)沟槽。多个电荷补偿沟槽340包括多个电荷补偿沟槽表面，其中这些表面与沟槽侧壁341和沟底343相关联。例如，电荷补偿沟槽340表面包括沟槽侧壁341和沟底343。在步骤230，该方法包括提供终止沟槽350，其向顶面310开口并形成于半导体层中(例如，外延侧306)沟槽。终止沟槽350包括终止沟槽表面，其中该表面与沟槽侧壁351和沟底353相关联。可以利用许多众所周知的技术来实现深沟的形成，以制造上述两种不同形状的沟槽。具体地，电荷补偿沟槽340比终止沟槽350浅而窄。通常，沟槽制造包括光蚀刻处理，以在形成沟槽的区域外有选择地沉积光刻胶(未示出)。还可执行额外的硬掩膜来隔离一个或多个沟槽。执行蚀刻处理以蚀刻形成电荷补偿沟槽340和终止沟槽350的外延层306。在一个实施例中，电荷补偿沟槽340和终止沟槽350通过采用蚀刻外延层306来制得。其后，执行去除抗蚀剂和高聚物。现在转到操作240，并仍然参照图3A，该方法包括在多个电荷补偿沟槽表面和终止沟槽表面形成第一预定厚度的第一屏蔽氧化层330。该第一屏蔽氧化层330覆盖了半导体晶圆的暴露面。例如，等离子体或TEOS(原硅酸四乙酯)氧化物沉积(例如，0.2-0.7μm在500℃-700℃，进行或不进行退火处理)以完成第一屏蔽氧化层330。特别地，图3A示出了双沟槽结构300A在包括屏蔽氧化层330沉积在氧化层320的制造阶段的局部放大的剖视图，氧化层320是一薄层氧化物(例如，氧化硅)。也就是说，在沟槽制作后，在晶圆上执行了沟槽氧化处理。例如，氧化剂高温下扩散到晶圆暴露面，随后发生氧化反应形成氧化层320。例如，氧化层320厚度可能为1000-4000A。第一屏蔽氧化层330的预定厚度335被配置为允许在多个电荷补偿沟槽340中形成通过中心的空隙345。此外，第一屏蔽氧化层330的预定厚度335被配置为允许随后在电荷补偿沟槽340的空隙345中形成电极。已经完成在电荷补偿沟槽中形成屏蔽氧化层，因为第一预定厚度335被配置用于电荷补偿沟槽340。也就是说，在形成电荷补偿沟槽340过程中不再需要其他氧化物的沉积和蚀刻。进一步，如图3A中所示，第一屏蔽氧化层330也沉积在了终止沟槽350中。由于保护终止沟槽350的屏蔽氧化层比足够用于电荷补偿沟槽340的沟槽第一预定的厚度335厚，需要进行额外的氧化物沉积和蚀刻步骤以完成在终止沟槽350中形成屏蔽氧化层，如下所述。由于已经完成在电荷补偿沟槽340中形成氧化物，且由于氧化物没有完全充满电荷补偿沟槽340中的空隙345，因此，随后在终止沟槽350中的氧化物形成不会对电荷补偿沟槽340的形成产生不利影响，并且如此，本公开的实施例不易在电荷补偿沟槽中产生裂纹。图3B示出了双沟槽结构330B在进一步制造步骤后的局部放大的剖视图。具体地，继续图2中简述的双沟槽结构制造方法，并且包括向电荷补偿沟槽和终止沟槽填充掺杂的无定型硅或多晶硅或二者的组合360。在这阶段中，多晶硅覆盖第一屏蔽氧化层330，使得多晶硅的厚度超出电荷补偿沟槽340和终止沟槽350。利用选择性化学机械平面化/抛光技术，回蚀刻技术，或者它们的组合，或者类似技术处理对多晶硅进行平面化。例如，在平面化处理中，满溢的多晶硅有选择地平面化至第一屏蔽氧化层330。随后，多晶硅被回蚀刻至低于半导体顶面310或外延层306。也就是说，执行深蚀刻以使多晶硅低于顶面310(例如，比顶面310低几纳米)。作为结果，留下的多晶硅360位于电荷补偿沟槽340和终止沟槽中，并且从顶面310回蚀刻。电荷补偿沟槽340中的多晶硅360形成电极。另外，针对应用到沟槽340中的电极的电压，第一屏蔽氧化层330有足够的厚度隔离电荷补偿沟槽340沟槽。然而，针对应用于沟槽350的电压，终止沟槽350中氧化层330的厚度不足沟槽。接下来的步骤包括对终止沟槽350中屏蔽氧化物的额外沉积和绝缘状态下的多晶硅填充，如下文所述。图3C示出了双沟槽结构300C在进一步制造步骤后的局部放大剖视图。具体地，继续图2中简述的双沟槽结构制造方法，并且包括执行光蚀刻过程以有选择地在终止沟槽350以外所有区域沉积光刻胶。用这种方法，光刻胶部分地隔离多个电荷补偿沟槽340。换言之，光刻胶365使终止沟槽350暴露于进一步的蚀刻和沉积处理，但是在同样的蚀刻和沉积处理中屏蔽这些电荷补偿沟槽340。图3D示出了双沟槽结构300D在进一步制造步骤后的局部放大剖视图。具体地，继续图2中简述的双沟槽结构制造方法，并且包括从终止沟槽350刻蚀多晶硅，以暴露第一屏蔽氧化层330。例如，执行干法化学蚀刻来移除多晶硅360，其留下空隙355。图3E示出了双沟槽结构300E在进一步制造步骤后的局部放大剖视图。具体地，继续图2中简述的双沟槽结构制造方法，并包括剥离光刻胶层365。此外，该方法包括在水槽或旋转清洗工具中执行湿法化学(例如，稀释的氢氟酸，缓冲氧化物腐蚀[BOE]等)清洗处理。也就是说，终止沟槽中的氧化表面被清洗，以为额外的氧化物形成做准备。作为结果，执行对第一屏蔽氧化层350的良好受控的调节。清洗晶圆之后，该方法包括在终止沟槽350中清洗后的第一屏蔽氧化层330上沉积额外的屏蔽氧化层。也就是说，该方法包括在终止沟槽350中暴露的第一屏蔽氧化层330上形成第二屏蔽氧化层370。例如，TEOS氧化物在高温环境沉积达到某厚度，不管进行或不进行退火处理。第一和第二屏蔽氧化层在终止沟槽350中结合(330和370)形成第二预定厚度375，它足以在终止沟槽350中形成空隙380。作为结果，如图3E中所示，在多个电荷补偿沟槽中的屏蔽氧化层的第一预定厚度335比终止沟槽中的屏蔽氧化层的第二预定厚度375薄。通过这种方式，当与应用于电荷补偿沟槽340的电压相比，较厚的氧化层(330和370)能够处理更高的电压，其应用于与终止沟槽350相关联的之后形成的电极。如图3E所示，第二屏蔽氧化层370也沉积于电荷补偿沟槽340中的多晶硅360的上面。图3F显示了双沟槽结构300F在进一步制造步骤后的局部放大剖视图。具体地，继续图2中简述的双沟槽结构制造方法，并包括将掺杂的无定型硅或多晶硅或二者的组合362填充终止沟槽350。此时，多晶硅覆盖(未示出)位于终止沟槽350中的第二屏蔽氧化层370，顶部区域305，多个电荷负载沟槽340。也就是说，多晶硅362溢出了终止沟槽350。如此，采用选择性化学机械平面化/抛光技术，回蚀刻技术，它们的组合晶，或者类似技术来将多晶硅平面化。例如，在平面化处理中，多晶硅被平面化至(未示出)第二屏蔽氧化层370表面。接下来，多晶硅被回蚀刻至低于(例如，低于几纳米)半导体顶面310或外延层306。作为结果，剩余的多晶硅362位于终止沟槽350中，被从顶面310回蚀刻，并且被配置用于电极形成。如图3F所示，继续图2简述的方法，包括对终止沟槽350执行屏蔽氧化层回填。也就是说，沟槽填充被执行，以将屏蔽氧化层390沉积在暴露于终止沟槽350中的多晶硅362之上沟槽。屏蔽氧化层390也沉积于位于顶部305的第二屏蔽氧化层370上，其分离沟槽330和350，电荷补偿沟槽330和终止沟槽350。例如，TEOS氧化物在高温下沉积达到某厚度，不管进行或不进行退火处理。图3G显示了双沟槽结构300G在进一步制造步骤后的局部放大剖视图。具体地，继续图2中简述的双沟槽结构制作方法，并包括通过选择性化学机械平面化/抛光技术，回蚀刻技术，它们的组合，或其它类似技术来执行平面化，从而去除屏蔽氧化层至接近半导体顶面310/外延层306。通过这种方式，屏蔽氧化层395仍然在电荷补偿沟槽340中的多晶硅360的上面，同样在终止沟槽350中多晶硅362的上面。图4是流程图400，示出了了根据本公开的一个实施例的、一种用于制造双沟槽结构的方法，其被配置用于制造在制作过程中电荷补偿沟槽不易产生裂纹的功率MOSFET沟槽。流程图400示出了了制造双沟槽结构的流程，其无需对电荷补偿沟槽进行完全的氧化物填充，并且无需氮化物掩膜。如此，采用流程图400中简述的制造步骤制造的双沟槽结构不易在电荷补偿沟槽中产生裂纹，特别是在高温处理步骤中。在410，该方法包括同时在半导体层中形成多个电荷补偿沟槽和一个终止沟槽。这些电荷补偿沟槽在半导体层(例如，外延层)顶面开口，并且其中终止沟槽顶面开口。在420，该方法可选择地包括氧化电荷补偿沟槽和终止沟槽的暴露面。也就是说，在沟槽形成后，对晶圆执行热氧化处理。在430，该方法包括在多个电荷补偿沟槽和终止沟槽的暴露面沉积第一预定厚度的第一屏蔽氧化层。如果执行了氧化，则在氧化层的暴露面上沉积第一屏蔽氧化层。第一屏蔽氧化层的第一预定厚度被配置用于在电荷补偿沟槽中形成电极，并且提供对来自应用于那些电极的电压的晶圆隔离。也就是说，第一预定厚度被配置为允许在多个电荷补偿沟槽中形成通过中心的空隙，其中在这些空隙中形成电极。第一屏蔽氧化层还覆盖了终止沟槽表面。然而，由于该沟槽更高的电压被应用于该沟槽，屏蔽氧化物的厚度不足以隔离终止沟槽。此时，该方法包括在电荷补偿沟槽和终止沟槽中的第一屏蔽氧化层上沉积掺杂的多晶硅。电荷补偿沟槽中的多晶硅被用于形成电极。如此，该方法进一步包括平面化步骤(例如，CMP)以移除多晶硅直至达到覆盖半导体层顶面的第一屏蔽氧化层为止，并且通过深蚀刻步骤回蚀刻顶面下方的多晶硅。为了移除终止沟槽中的多晶硅，结构化光刻胶掩膜以隔离多个电荷补偿沟槽。首先通过形成氧化层覆盖电荷补偿沟槽，避免了之前传统工艺中准备电荷补偿沟时使用氮化物掩膜来保护终止沟槽。接着通过干法蚀刻步骤蚀刻来自终止沟槽中的多晶硅。该蚀刻步骤暴露沉积在终止沟槽中的第一屏蔽氧化层。在当前处理中，即使发生过度蚀刻，终止沟槽侧壁和底部的第一屏蔽氧化层的厚度会被保持。也就是说，一旦多晶硅被蚀刻掉，用于移除多晶硅的蚀刻处理不会破坏终止沟槽中的氧化物。对蚀刻处理的选择性很高，并且因此即使通过高度的过度蚀刻时段，沟槽侧壁和底部的氧化物厚度仍然不变。这种蚀刻期间保持氧化物厚度不变提升了整个处理的稳定性。该方法还包括剥离光刻胶层。第一屏蔽氧化层的暴露面是经调节的。例如，利用水槽或旋转清洗工具器件执行湿法化学(例如，稀释的氢氟酸，缓冲氧化物腐蚀[BOE]等)清洗处理。调节后，终止沟槽中的氧化层厚度通过另一氧化物沉积步骤增加至合适厚度。例如，该方法包括在第一屏蔽氧化层暴露面上沉积第二屏蔽氧化层来增加终止沟槽中氧化物的厚度。如此，第一和第二屏蔽氧化层组成了第二预定厚度，被配置为在终止沟槽中形成电极。具体地，通过沉积掺杂的多晶硅，然后通过CMP和蚀刻步骤来回蚀刻多晶硅至低于半导体层的顶面，可以形成多晶硅电极。最后，通过应用氧化物CMP步骤来实现晶圆的表面平面化。通过这种方式，晶圆被平面化至低于半导体层的顶面，其中电荷补偿沟槽和第一预定厚度氧化物相连，且充满形成电极的多晶硅，并且其中终止沟槽和第二预定厚度氧化物相连，且充满形成电极的多晶硅。第一预定厚度小于第二预定厚度。联通双沟槽结构，可执行额外的步骤来制造MOSFET器件。因此，根据本公开实施例，描述了一种双沟槽结构及其制造方法，其中双沟槽结构的制作流程的后续高温步骤中不易在电荷补偿沟槽中形成裂纹。虽然前述公开使用具体框图、流程图、示例给出了各种实施例，但是，每个框图组件、流程图步骤、操作和/或此处描述和/或示出的组件可利用广泛的硬件、软件、固件(或者它们的组合)配置来单个地和/或一起地实现。此外，对包括在其他组件中的组件的任何公开应当被看作是示例，因为许多体系架构变体可被实现以获得同样的功能。这里描述和/或示出的处理参数和步骤顺序仅作为示例，并且可以根据需求变化。例如，虽然这里示出和/或描述步骤可以以具体的次序被显示和讨论，但是，这些步骤不必按照所示出和讨论的顺序执行。此处所描述和/或示出的各种示例方法也可遗漏此处所描述或示出的一个或多个步骤，或者在这些公开的步骤外包括额外的步骤。上述公开以说明为目的，已经参照具体实施例进行了描述。然而，以上阐释性的讨论并不意欲是穷尽式的或将发明限制为所公开的具体形式。鉴于以上教导，许多修改和变化是可能的。实施例被选择和描述，以便更好地解释本公开的原理和它的实际应用，从而使本领域的其它技术人员能够更好地利用本发明和各种实施例，该各种实施例带有可适于所构想的特定用途的各种修改。因此，描述了根据对本公开的实施例。虽然已经以具体的实施例描述来了本公开，但是，应该明白，本公开不应被解释为受限于这些实施例，而是根据下述权利要求解释。