高频电感器及其量产方法与流程

本发明涉及一种电感器，特别是涉及一种高频电感器及其量产方法。

背景技术：

目前市面上的电感器，主要可分为薄膜式(thin film)、积层式(multilayer)及绕线式(wire wound)。如台湾第TWI430300证书号发明专利案(以下称前案1)所公开的一种积层式电感器(图未示)，其包含多个绝缘层与多个线圈图案层，且所述绝缘层与所述线圈图案层是彼此交替地叠置而成，其通过彼此叠制而成的所述绝缘层与所述线圈图案层以分别定义出该积层式电感器的一主体与一线圈。

详细地来说，该前案1的积层式电感器是将各线圈图案层对应镀制于各绝缘层上；其中，各绝缘层上所镀制的各线圈图案层，只围绕该积层式电感器的一轴线的1+7/8圈，且各线圈图案层于其一内端部及其一外端部尚需通过其所对应的绝缘层的位于各线圈图案层的内端部与外端部的两贯孔及两填置于其贯孔内的导电导体，来分别与其下方的绝缘层上的线圈图案层的内端部及其上方的绝缘层上的线圈图案层的外端部导通。此外，以各镀制有线圈图案层的绝缘层的制作程序来看，其皆需经过镀线圈图案层程序、贯孔程序、线圈端部导通程序等三道程序。换句话说，当该积层式电感器的线圈所需匝数高达10圈时，该积层式电感器的制作方法则需交互地叠置达六层镀制有各线圈图案层的绝缘层，且总程序也多达十八道。因此，前案1的制作程序相当繁琐。

为了进一步简化积层式电感器的主体形成程序，台湾第TW 201440090 A早期公开号发明专利案(以下称前案2)则是公开的另一种积层式电感器1(见图1)及其制造方法(见图2至图7)。该积层式电感器1的制造方法，包含以下步骤：(A)由下而上依序积层压接一第一电路陶瓷母片110、一第二电路陶瓷母片120、一第三电路陶瓷母片130，及一第四电路陶瓷母片140(如图2所示)；(B)令一表面涂布 有一焊垫电极(bonding pad)1501数组(array)的载膜150，面向该第一电路陶瓷母片110的一第一预定电路图案1120数组设置(如图3所示)；(C)将该焊垫电极1501数组转印至该第一电路陶瓷母片110上的第一预定电路图案1120数组从而构成一第一电路图案112数组(如图4所示)；(D)剥离该载膜150(如图5所示)；(E)烧结所述电路陶瓷母片110、120、130、140以构成一集合基板100(如图6所示)；及(F)以一刻划具160对该集合基板100施予刻划，令该集合基板100被分割成多个积层体10，且令集合基板100内的第一电路图案112数组被分割成多个第一电路图案112并构成如图1所示的积层式电感器1。

如图1所示，经该步骤(F)所刻划出的该积层式电感器1由下而上依序包含：一第一电路陶瓷片11、一第二电路陶瓷片12、一第三电路陶瓷片13，及一第四电路陶瓷片14。该第一电路陶瓷片11具有一非磁性体111，及该配置于该第一电路陶瓷片11的非磁性体111中的第一电路图案112。该第二电路陶瓷片12与该第三电路陶瓷片13分别具有一磁性体121、131，及一分别配置于其磁性体121、131中的第二电路图案122与第三电路图案132。该第四电路陶瓷片14具有一非磁性体141，及一配置于该第四电路陶瓷片14的非磁性体141中的第四电路图案142。

该积层式电感器1是利用所述电路陶瓷片11、12、13、14的电路图案112、122、132、142以共同构成一内绕式的线圈。然而，详细地来说，于执行该步骤(A)前，是分别依序对多个陶瓷母片(图未示)贯孔以于各陶瓷母片形成多个通孔、于各通孔内填置导电糊以形成多个导通导体，以及在各陶瓷母片上涂置导电糊以形成各电路图案112、122、132、142等多道程序，才可制得各电路陶瓷母片110、120、130、140。此外，在执行完该步骤(E)的烧结处理与该步骤(F)的刻划后才可取得各积层式电感器1的积层体10的外观面。

就制程面来说，构成该内绕式的线圈需经过四道的贯孔程序、四道的填置导电糊程序、四道的涂布导电糊以形成各电路图案112、122、132、142程序，与一道步骤(E)的烧结处理等十三道程序，前案2的程序虽然略较该前案1简化；然而，该前案2的总程序也多达十三道，相当繁琐，导致制造所需耗费的时间成本提升。就实际应用面来说， 因为积层体10是经堆栈烧结所述电路陶瓷母片110、120、130、140并施予刻划后所取得，使该积层式电感器1体积也随着提高，而不利于安排至电路板上的布局。此外，由于该内绕式线圈是由各电路陶瓷片11、12、13、14的电路图案112、122、132、142所构成，各电路图案112、122、132、142间的非连续的界面易产生非奥姆式接触(non-ohmic contact)或增加阻抗而产生额外的电热效应(Joule-heating)，皆不利于电感器的运作。

经上述说明可知，简化电感器的制作方法以降低制作成本的同时，并解决电感器的阻抗过高的问题，是此技术领域的相关技术人员所待突破的难题。

技术实现要素：

本发明的目的在于提供一种高频电感器。

本发明的另一目的在于提供一种高频电感器的量产方法。

本发明的高频电感器包含：一主体与一第一线圈。该主体具有一轮廓面，该主体的轮廓面包括相反设置的一第一侧缘及一第二侧缘。该主体是由一非磁性材料所构成，且为一体(unity)者。该第一线圈设置于该主体，并包括多个顶部段、多个纵部段，及多个底部段。所述顶部段、所述纵部段与所述底部段是沿一自该主体的该第一侧缘朝该第二侧缘的第一方向彼此间隔排列。所述顶部段与所述底部段是分别设置于该主体的轮廓面的一顶面区与一底面区，且各顶部段是通过其相邻的两纵部段的相反两端缘沿该第一方向与各底部段依序电性连接。

本发明的高频电感器，该主体还具有两排分设于其主体的轮廓面的一前面区与一背面区的沟槽，各排沟槽是沿该第一方向彼此间隔排列，并自该主体的轮廓面的该顶面区向该底面区延伸，且该两排沟槽是分别从该主体的轮廓面的该前面区与该背面区相向凹陷，该第一线圈的各纵部段容置于各沟槽。

本发明的高频电感器，该主体还具有两排穿孔，各排穿孔是沿该第一方向彼此间隔排列，所述穿孔是分别贯穿该主体的轮廓面的该顶面区与该底面区，且该第一线圈的各纵部段容置于各穿孔。

本发明的高频电感器，还包含一绝缘层与一第二线圈，该绝缘层 覆盖于该主体的轮廓面与该第一线圈上，该第二线圈则设置于该绝缘层上以围绕于该主体的轮廓面的该顶面区、该底面区、一前面区与一背面区外。

本发明的高频电感器，该非磁性材料是选自一以硅为主的材料或一金属材料。此外，本发明高频电感器的量产方法，包含：一步骤(a)、一步骤(b)、一步骤(c)、一步骤(d)、一步骤(e)、一步骤(f)及一步骤(g)。

该步骤(a)是至少于一基板的一上表面或一下表面上形成一具有一预定图案的第一光阻层，该预定图案具有一覆盖该基板的上表面或下表面的数组，该数组具有多个外观形状，且各外观形状沿一第一方向依序具有彼此连接的一基座部、至少一桥接部与一本体部，所述外观形状的本体部是沿该第一方向或沿一与该第一方向夹一预定角度的第二方向彼此间隔排列，且该基板是由一非磁性材料所构成。

该步骤(b)是对该基板进行蚀刻，以令裸露于该第一光阻层的预定图案的数组外的基板被移除掉，并从而形成多个基座、多个对应连接于各基座的连接部，及多个如前所述的主体。各基座与各连接部分别具有一轮廓面。各基座的轮廓面包括相反设置的一第一侧缘及一第二侧缘，且各连接部的轮廓面包括相反设置的一第一端与一第二端。各连接部的第一端与第二端是分别对应连接于各基座的第二侧缘与各主体的第一侧缘，以令各连接部的轮廓面是对应衔接于各主体的轮廓面与各基座的轮廓面。

该步骤(c)是移除该第一光阻层。

该步骤(d)是于该步骤(c)后，于各主体的轮廓面上形成一第一前驱物层(precursor layer)。

该步骤(e)是于所述第一前驱物层上形成一第二光阻层，且该第二光阻层具有多个对应裸露出各第一前驱物层的一局部区域的线路图案区。

该步骤(f)是于该步骤(e)后，于各第一前驱物层上镀制一第一金属层，以于各第一前驱物层的该局部区域上形成一如前所述的第一线圈。

该步骤(g)是于该步骤(f)后，于所述连接部处由上而下或由下而上地分别施予一外力，使各连接部的第二端自各主体的第一侧缘断裂， 从而令各主体自各连接部脱离以量产出如前所述的高频电感器。

本发明的高频电感器的量产方法，该步骤(a)所形成的第一光阻层的数量是两个，且所述第一光阻层的预定图案的所述外观形状是彼此上下对准。

本发明的高频电感器的量产方法，各第一光阻层的各外观形状的本体部具有两排分设于其本体部的一周缘的缺口，且各本体部的该两排缺口是自其本体部的周缘相向凹陷。

本发明的高频电感器的量产方法，各第一光阻层的各外观形状的本体部具有两排分设于其本体部的孔洞，各本体部的该两排孔洞是沿该第一方向彼此间隔排列。

本发明的高频电感器的量产方法，该步骤(a)的所述第一光阻层的各外观形状的桥接部的数量是两个，各外观形状的桥接部的一宽度是沿该第一方向递减，且各外观形状的所述桥接部是沿该第二方向彼此间隔设置，至少形成于该基板的上表面的第一光阻层的各外观形状的各桥接部于邻近其本体部处形成有一缺口，且各桥接部的缺口是自其桥接部的一周缘沿该第二方向凹陷，以令该步骤(b)的各连接部的第二端形成有至少一凹槽，该步骤(b)的各连接部的凹槽是自其轮廓面的一顶面区及一底面区两者其中一者，朝其轮廓面的顶面区及底面区两者其中另一者延伸，且是自其轮廓面沿该第二方向凹陷。

本发明的高频电感器的量产方法，于该步骤(f)后，还包含一移除该第二光阻层与各第一前驱物层的被该第二光阻层的各线路图案区所覆盖的一剩余区域的步骤(h)。

本发明的高频电感器的量产方法，于该步骤(h)后，依序还包含以下步骤：

一步骤(i1)，是于各主体的轮廓面与各第一线圈上形成一绝缘层；

一步骤(i2)，是于各绝缘层上形成一第二前驱物层；

一步骤(i3)，是于所述第二前驱物层上形成一第三光阻层，且该第三光阻层具有多个对应裸露出各第二前驱物层的一局部区域的线路图案区；及

一步骤(i4)，是于各第二前驱物层上镀制一第二金属层，以于各第二前驱物层的该局部区域上形成一如前所述的第二线圈。

本发明的高频电感器的量产方法，该步骤(d)的各第一前驱物层与该步骤(i2)的各第二前驱物层分别是一活性材料层或一导电性晶种层；当该步骤(d)的各第一前驱物层与该步骤(i2)的各第二前驱物层分别是该活性材料层时，该步骤(f)的各第一金属层与该步骤(i4)的各第二金属层是以化学镀法分别形成于各第一前驱物层的该局部区域上与各第二前驱物层的该局部区域上；当该步骤(d)的各第一前驱物层与该步骤(i2)的各第二前驱物层分别是该导电性晶种层时，该步骤(f)的各第一金属层与该步骤(i4)的各第二金属层是以电镀法分别形成于各第一前驱物层的该局部区域上与各第二前驱物层的该局部区域上。

本发明的高频电感器的量产方法，该步骤(a)的该非磁性材料是选自一以硅为主的材料或一金属材料。

本发明的高频电感器的量产方法，还包含一于该步骤(a)前的步骤(a’)，且该步骤(a)的非磁性材料是选自该以硅为主的材料，该步骤(a’)是至少于该基板的上表面或下表面上形成一金属保护层，且该步骤(a)的第一光阻层是形成于该金属保护层上。

本发明的有益效果在于，本发明高频电感器及其量产方法，是直接蚀刻该基板预先成形出结构强度高且呈一体结构的各主体，并于各主体的轮廓面上形成各第一前驱物层，以进一步地在呈立体态的各轮廓面上的各第一前驱物层上镀出各第一线圈，就性能方面来看，结构强度较高且不会有非奥姆式接触或增加阻抗而产生电热效应等问题，就制程与成本方面来看，因制作程序简化而降低时间成本。

附图说明

本发明的其他的特征及功效，将于参照图式的实施方式中清楚地呈现，其中：

图1是一立体分解图，说明由台湾第TW 201440090 A早期公开号发明专利案所公开的一种积层式电感器；

图2是一截面图，说明该积层式电感器的制造方法的一步骤(A)；

图3是一截面图，说明该积层式电感器的制造方法的一步骤(B)；

图4是一截面图，说明该积层式电感器的制造方法的一步骤(C)；

图5是一截面图，说明该积层式电感器的制造方法的一步骤(D)；

图6是一截面图，说明该积层式电感器的制造方法的一步骤(E)；

图7是一截面图，说明该积层式电感器的制造方法的一步骤(F)；

图8是一立体示意图，说明本发明高频电感器的一第一实施例；

图9是一立体示意图，说明本发明高频电感器的一第二实施例；

图10是一立体示意图，说明本发明高频电感器的一第三实施例；

图11是一立体示意图，说明本发明高频电感器的一第四实施例；

图12是一沿图11的直线XⅡ-XⅡ所取得的剖视示意图；

图13是一俯视示意图，说明本发明高频电感器的量产方法的一第一实施例的一步骤(a)；

图14是一沿图13的直线XⅣ-XⅣ所取得的剖视示意图；

图15是一俯视示意图，说明该量产方法的第一实施例的一步骤(b)；

图16是一沿图15的直线XⅥ-XⅥ所取得的剖视示意图；

图17是一俯视示意图，说明该量产方法的第一实施例的一步骤(c)；

图18是一立体示意图，说明该量产方法的第一实施例的一步骤(d)；

图19是一立体示意图，说明该量产方法的第一实施例的一步骤(e)；

图20是一立体示意图，说明该量产方法的第一实施例的一步骤(f)；

图21是一立体示意图，说明该量产方法的第一实施例的一步骤(h)；

图22是一俯视示意图，说明该量产方法的第一实施例的一步骤(g)；

图23是一俯视示意图，说明本发明高频电感器的量产方法的一第二实施例的一步骤(a)；

图24是一俯视示意图，说明本发明高频电感器的量产方法的一第三实施例的一步骤(a)；

图25是一立体示意图，说明本发明高频电感器的量产方法的一 第四实施例的一步骤(i1)；

图26是一立体示意图，说明该量产方法的第四实施例的一步骤(i2)；

图27是一立体示意图，说明该量产方法的第四实施例的一步骤(i3)；

图28是一立体示意图，说明该量产方法的第四实施例的一步骤(i4)。

具体实施方式

在本发明被详细描述前，应当注意在以下的说明内容中，类似的元件是以相同的编号来表示。

参阅图8，本发明高频电感器2的一第一实施例，包含一主体21与一第一线圈23。

该主体21具有一轮廓面210，该主体21的轮廓面210包括相反设置的一第一侧缘211及一第二侧缘212。该主体21是由一非磁性材料所构成，且为一体者。

该第一线圈23设置于该主体21，并包括多个顶部段231、多个纵部段232，及多个底部段233。所述顶部段231、所述纵部段232与所述底部段233是沿一自该主体21的该第一侧缘211朝该第二侧缘212的第一方向X彼此间隔排列。所述顶部段231与所述底部段233是分别设置于该主体21的轮廓面210的一顶面区2101与一底面区2102，且各顶部段231是通过其相邻的两纵部段232的相反两端缘沿该第一方向X与各底部段233依序电性连接。

更具体地来说，在本发明该第一实施例中，该主体21的轮廓面210是由如图8所示的该主体21的该顶面区2101、该底面区2102、一左侧面区2103、一右侧面区2104、一前面区2105与一背面区2106所共同定义而成。又，在本发明该第一实施例中，该第一线圈23的所述顶部段231、所述纵部段232与所述底部段233是如图8所示，分别沿一与该第一方向夹一小于等于90度的延伸方向延伸，且该第一线圈23的所述纵部段232是分别设置于该前面区2105与该背面区2106；也就是说，本发明高频电感器的该第一实施例的第一线圈23为一外绕式线圈。此外，该主体21是由该非磁性材料所构成，以令 该第一实施例的主体21为一体结构。较佳地，该非磁性材料是选自一以硅为主的材料或一金属材料。更佳地，该以硅为主的材料可为石英(quartz)、硅晶圆(silicon wafer)、碳化硅(SiC)或氮化硅(Si₃N₄)。经前述说明可知，该主体21为一体者，以致该高频电感器2的主体21的整体结构强度高，不像图1所示的积层式电感器1般，于所述电路陶瓷片11、12、13、14相邻界面间存在强度不足的问题。此外，该第一线圈23也为一体结构，不会如图1所示的各电路图案112、122、132、142间因非连续界面而产生非奥姆式接触，或增加阻抗从而产生额外的电热效应。

整合本发明该第一实施例上述详细说明，简单地来说，本发明于上面所述的一体者，是被定义为一体结构。此外，所谓的一体结构，是指该主体21是经由蚀刻一块材(bulk matter)所成形取得，以致该主体21结构强度高，且内部不存在层间剥离的问题。该块材可以是一板状的块材，如，石英基板(quartz wafer)。

此处须补充说明的是，本发明高频电感器2主要是通过微机电系统(MEMS)的制程来量产化；因此，本发明经MEMS制程所完成的高频电感器2的主体21的一外观尺寸是介于0.2mm×0.1mm×0.1mm至0.6mm×0.3mm×0.3mm间。较佳地，该外观尺寸是介于0.2mm×0.1mm×0.1mm至0.4mm×0.2mm×0.2mm间。关于本发明高频电感器2的相关量产方法，则容后说明。

参阅图9，本发明高频电感器2的一第二实施例，大致相同于该第一实施例，其不同处在于，该主体21还具有两排分设于其主体21的轮廓面210的前面区2105与背面区2106的沟槽213。各排沟槽213是沿该第一方向X彼此间隔排列，并自该主体21的轮廓面210的该顶面区2101向该底面区2102延伸，且该两排沟槽213是分别从该主体21的轮廓面210的该前面区2105与该背面区2106相向凹陷。该第一线圈23的各纵部段232是容置于各沟槽213；也就是说，本发明高频电感器的该第二实施例的第一线圈23也为一外绕式线圈。

参阅图10，本发明高频电感器2的一第三实施例，大致相同于该第一实施例，其不同处在于，该主体21还具有两排穿孔214。各排穿孔214是沿该第一方向X彼此间隔排列。所述穿孔214是分别贯穿该 主体21的轮廓面210的该顶面区2101与该底面区2102。该第一线圈23的各纵部段232是容置于各穿孔214；也就是说，本发明高频电感器的该第三实施例的第一线圈23为一内绕式线圈。

参阅图11与图12，本发明高频电感器2的一第四实施例，大致相同于该第一实施例，其不同处在于，该第四实施例还包含一绝缘层24与一第二线圈25。该绝缘层24覆盖于该主体21的轮廓面210与该第一线圈23上。该第二线圈25则设置于该绝缘层24上，以围绕于该主体21的轮廓面210的该顶面区2101、该底面区2102、该前面区2105与该背面区2106外，使该第一线圈23与该第二线圈25共同形成一共芯双层线圈(concentric coil winding)的结构。于图12中是以两层线圈23、25为例作说明，但不以此为限，可依实际应用面，交替地镀覆绝缘层与线圈以形成共芯多层线圈的结构。

详细地说，本发明高频电感器2各实施例的该第一线圈23与该第四实施例的该第二线圈25由于是通过电镀法(electroplating)或化学镀法(electroless plating)所形成，所以本发明高频电感器2还包含一设置于该第一线圈23下的第一前驱物层4(图19)与一设置于该第二线圈25下的第二前驱物层7(图27)，详细的制造方法容后说明。

参阅图13至图22，本发明高频电感器2的量产方法的一第一实施例，是以MEMS制程来制作出如图8所示的第一实施例的高频电感器2，其依序包含一步骤(a)、一步骤(b)、一步骤(c)、一步骤(d)、一步骤(e)、一步骤(f)、一步骤(h)及一步骤(g)。

参阅图13与图14，该步骤(a)是于一基板20的一上表面201与一下表面202上各形成一具有一预定图案31的第一光阻层3。各预定图案31具有一覆盖该基板20的上表面201与下表面202的数组，各数组具有多个外观形状310，且各外观形状310沿该第一方向X依序具有彼此连接的一基座部311、两桥接部312与一本体部313。所述外观形状310的本体部313是沿该第一方向X或一与该第一方向X夹一预定角度的第二方向Y彼此间隔排列，且所述外观形状310的基座部311是沿该第一方向X或该第二方向Y彼此连接。

在本发明量产方法的该第一实施例中，该基板20是由该非磁性材料所构成，该预定角度是以90度为例作说明，但不以此为限；各 第一光阻层3的所述外观形状310是如图13所示，沿该第一方向X彼此间隔排列，且所述第一光阻层3的预定图案31的所述外观形状310是彼此上下对准；所述外观形状310的本体部313是沿该第二方向Y彼此间隔排列，所述外观形状310的基座部311是沿该第二方向Y彼此连接；各外观形状310的桥接部312的一宽度是沿该第一方向X递减，且各外观形状310的所述桥接部312是沿该第二方向Y彼此间隔设置；形成于该基板20的上表面201与下表面202的第一光阻层3的各外观形状310的各桥接部312于邻近其本体部313处形成有一缺口3121，且各缺口3121是自其桥接部312的一周缘沿该第二方向Y凹陷，以令各桥接部312与各本体部313彼此断开。

参阅图15与图16，该步骤(b)是对该基板20进行蚀刻，以令裸露于所述第一光阻层3的预定图案31的数组外的基板20被移除掉，并从而形成多个基座200、多个对应连接于各基座200的连接部22，及多个如图8所示的主体21。各基座200与各连接部22分别具有一轮廓面203、220。各基座200的轮廓面203包括相反设置的一第一侧缘204及一第二侧缘205，且各连接部22的轮廓面220包括相反设置的一第一端221与一第二端222。各连接部22的第一端221与第二端222是分别对应连接于各基座200的第二侧缘205与各主体21的第一侧缘211，以令各连接部22的轮廓面220是对应衔接于各主体21的轮廓面210与各基座200的轮廓面203。此外，该步骤(b)的各连接部22的第二端222是形成有两凹槽2221，各连接部22的该两凹槽2221的其中一者(见显示于图16的上方凹槽2221)是自其轮廓面220的一顶面区朝其一底面区延伸，且各连接部22的该两凹槽2221的其中另一者(见显示于图16的下方凹槽2221)是自其轮廓面220的底面区向朝其顶面区延伸，且各连接部22的该两凹槽2221是自其轮廓面220沿该第二方向Y凹陷。

需说明的是，本发明量产方法的该第一实施例是以该两第一光阻层3的外观形状310的桥接部312皆具有该缺口3121为例做说明，但并不限于此。当本发明量产方法的该第一实施例是该两第一光阻层3的其中一者的外观形状310的桥接部312具有该缺口3121时，可令该步骤(b)的各连接部22的第二端222仅形成有单一个凹槽2221，且 该步骤(b)的各连接部22的凹槽2221是自其轮廓面220的顶面区及底面区两者其中一者，朝其轮廓面220的顶面区及底面区两者其中另一者延伸。

此处值得补充说明的是，当构成该基板20的非磁性材料是选自该以硅为主的材料时，为了进一步加强蚀刻时的保护效果，本发明量产方法还包含一于该步骤(a)前的步骤(a’)。该步骤(a’)是至少于该基板20的上表面201或下表面202上形成一金属保护层(图未示)，且该步骤(a)的光阻层3是形成于该金属保护层上。在本发明量产方法的该第一实施例中，该步骤(a’)是于该基板20的上表面201及下表面202上分别形成该金属保护层(图未示)，且该步骤(a)的各光阻层3是形成于各金属保护层(图未示)上。

再参阅图16并配合参阅图17，该步骤(c)是移除所述第一光阻层3。详细地来说，本发明量产方法的该第一实施例于移除所述第一光阻层3后，是成形出如图17所示的基座200数组、连接部22数组与主体21数组，且所述基座200是沿该第二方向Y彼此连接，所述主体21是沿该第二方向Y彼此间隔设置。

参阅图18，该步骤(d)是于各主体21的轮廓面210上形成一第一前驱物层4(图18仅显示单一个主体21与单一个第一前驱物层4为例做说明)。

参阅图19，该步骤(e)是于所述第一前驱物层4上形成一第二光阻层5，且该第二光阻层5具有多个对应裸露出各第一前驱物层4的一局部区域41的线路图案区51。同样地，图19也仅显示单一个第一前驱物层4的一局部区域41与该第二光阻层5的一线路图案区51为例做说明。

再参阅图19并配合参阅图20，该步骤(f)是于各第一前驱物层4上镀制一第一金属层6，以于各第一前驱物层4的该局部区域41上形成一如图8所示的第一线圈23。同样地，图19与图20也仅显示单一个第一前驱物层4与单一个第一金属层6为例做说明。此处需进一步说明的是，若该非磁性材料是该金属材料时；例如，铜(Cu)，于实施步骤(d)的第一前驱物层4形成步骤前，尚需预先在各主体21镀覆上一电性绝缘层(insulator)，以防止该步骤(f)所形成的第一线圈23因直 接接触该金属材料而产生短路的问题。

较佳地，该步骤(d)的各第一前驱物层4是一含有铂(Pt)、钯(Pd)、金(Au)、银(Ag)或铜等催化性金属源的活性材料层(active layer)，或一含有铬(Cr)、镍(Ni)、钛(Ti)、钨(W)或钼(Mo)的导电性晶种层(conductive seed layer)。需补充说明的是，当该步骤(d)的各第一前驱物层4是一导电性晶种层时，该步骤(f)的各第一金属层6是以电镀法形成于各第一前驱物层4的该局部区域41；当该步骤(d)的各第一前驱物层4是该活性材料层时，该步骤(f)的各第一金属层6是以化学镀法形成于各第一前驱物层4的该局部区域41上。在本发明量产方法的该第一实施例中，该步骤(d)的各第一前驱物层4是该导电性晶种层，且该步骤(f)是以电镀法于各第一前驱物层4的该局部区域41上形成各第一线圈23。

需须进一步说明的是，为了令本发明高频电感器2能通过表面黏着技术(surface-mount technology；SMT)接着于一电路板(图未示)，于该步骤(f)后，依序还可包含一步骤(j1)、一步骤(j2)及一步骤(j3)。该步骤(j1)是形成一前驱物层(图未示)于各第一线圈23与各主体21上。该步骤(j2)是形成一光阻层(图未示)于该步骤(j1)的所述前驱物层上，且该步骤(j2)的光阻层具有多对端电极图案区(图未示)。各对端电极图案区是分别位于各主体21的左侧面区2103与右侧面区2104，以局部裸露出各主体21的左侧面区2103与右侧面区2014。该步骤(j3)是于各前驱物层上镀覆一金属层，从而于各前驱物层上对应形成各对端电极(图未示)。

参阅图21并配合参阅图19与图20，该步骤(h)是移除该第二光阻层5与各第一前驱物层4的被该第二光阻层5的各线路图案区51所覆盖的一剩余区域，从而在各主体21上留下各第一线圈23。值得一提的是，为了保护该第一线圈23免于受外部因素干扰而造成短路或断路，还能在完成步骤(h)后，形成一绝缘保护层(图未示)于各主体21与各第一线圈23上。

参阅图22，该步骤(g)是于所述连接部22处由上而下或由下而上地分别施予一外力，使各连接部22的第二端222自各主体21的第一侧缘211断裂，从而令各主体21自各连接部22脱离以量产出如图8 所示的高频电感器2。在本发明量产方法的该第一实施例中，是于该步骤(g)前完成该步骤(h)为例作说明，然而该步骤(h)也可于该步骤(g)后执行，并不以本实施例为限。经前述量产方法的详细说明可知，位于各第一光阻层3的外观形状310的桥接部312处的缺口3121，是用来使该基板20于执行步骤(b)的蚀刻后，可形成如图17所显示的各连接部22的凹槽2221，而显示于图17中的凹槽2221，其目的则是令该量产方法于执行该步骤(g)时，有利于受该外力所折断以达量产化的效用。值得一提的是，各凹槽2221也可于该步骤(b)成形出各连接部22后，再另以切割(scriber)或蚀刻方式形成于各连接部22上。

本发明高频电感器2的量产方法的一第二实施例是以MEMS制程来量产出如图9所示的第二实施例的高频电感器2，其量产方法大致上是相同于该第一实施例，不同处是在于，如图23所示，各第一光阻层3的各外观形状310具有两排分设于其本体部313周缘的缺口3131，且各本体部313的该两排缺口3131是自其本体部313的周缘相向凹陷。因此，本发明量产方法的该第二实施例于实施完该步骤(b)的蚀刻步骤后，各第一光阻层3的各本体部313的该两排缺口3131能令各主体21对应成形出如图9所示的该两排沟槽213，以致该步骤(d)所形成的各第一前驱物层4也可覆盖该两排沟槽213，且在实施完该步骤(f)后所形成的各第一线圈23是呈该外绕式线圈。

本发明高频电感器2的量产方法的一第三实施例是以MEMS制程来量产出如图10所示的第三实施例的高频电感器2，其量产方法大致上是相同于该第一实施例，不同处是在于，如图24所示，各第一光阻层3的各外观形状310具有两排分设于其本体部313的孔洞3132，各本体部313的该两排孔洞3132是沿该第一方向X彼此间隔排列。因此，本发明量产方法的该第三实施例于实施完该步骤(b)的蚀刻步骤后，所述第一光阻层3的各本体部313的该两排孔洞3132能令各主体21对应成形出如图10所示的该两排穿孔214，以致该步骤(d)所形成的各第一前驱物层4也可覆盖界定出该两排穿孔214的两排内环面，且在实施完该步骤(f)后所形成的各第一线圈23是呈该内绕式线圈。

参阅图25至图28，本发明高频电感器2的量产方法的一第四实 施例是以MEMS制程来量产出如图11与图12所示的第四实施例的高频电感器2，其量产方法大致上是相同于该第一实施例，不同之处在于，于该步骤(h)后，还依序包含一步骤(i1)、一步骤(i2)、一步骤(i3)，及一步骤(i4)。

参图25，该步骤(i1)是于各主体21的轮廓面210与各第一线圈23上形成一绝缘层24。参图26，该步骤(i2)是于各绝缘层24上形成一第二前驱物层7。参阅图27，该步骤(i3)是于所述第二前驱物层7上形成一第三光阻层8，且该第三光阻层8具有多个对应裸露出各第二前驱物层7的一局部区域71的线路图案区81。再参阅图27并配合参阅图28，该步骤(i4)是于各第二前驱物层7上镀制一第二金属层9，以于各第二前驱物层7的该局部区域71上形成一第二线圈25，从而得到如图11与图12所示的双层线圈的结构。最后，再移除该第三光阻层8与各第二前驱物层7的被该第三光阻层8的各线路图案区81所覆盖的一剩余区域，从而在各绝缘层24上留下各第二线圈25，即可得到如图11与图12所示的高频电感器2。需说明的是，图25至图28皆只显示出单一个主体21的轮廓面210、单一个第二前驱物层7、该第二光阻层8的单一个线路图案区81，与单一个第二金属层9为例做说明。在本发明量产方法的该第四实施例中，该步骤(i2)与该步骤(i4)的实施方式是比照该第一实施例，于此不再多加赘述。

经上述本发明高频电感器2的量产方法的各实施例的详细说明可知，本发明仅需通过该步骤(a)至该步骤(f)等六道步骤，即可形成出外绕式或内绕式的第一线圈23。无须如同前案2般，尚需经过四道的贯孔程序、四道的填置导电糊程序、四道的涂布导电糊以形成各电路图案112、122、132、142程序，与一道步骤(E)的烧结处理等十三道程序，才可构成该内绕式的线圈。就制程方面来说，本发明的量产方法程序简化；就成本方面来说，本发明的量产方法可因程序简化而减少制程上所需耗费的时间成本。

再者，本发明各实施例的高频电感器2是通过MEMS制程直接由该基板20经过上述量产方法的步骤(b)来成形出各高频电感器2的本体21。具体来说，各本体21为一体结构，以致于各高频电感器2的主体21的整体结构强度高，不像图1所示的积层式电感器1般， 于所述电路陶瓷片11、12、13、14相邻界面间存在强度不足的问题。此外，本发明各实施例的高频电感器2的第一线圈23与第二线圈25也为一体结构，不会如图1所示的各电路图案112、122、132、142间因不连续界面而产生非奥姆式接触，或增加阻抗从而产生额外的电热效应。

综上所述，本发明高频电感器2及其量产方法，是通过MEMS制程直接对该基板20进行蚀刻以预先成形出结构强度高且呈一体结构的各主体21，并于各主体21的轮廓面210上形成各第一前驱物层4，以进一步地在呈立体态的各轮廓面210上的各第一前驱物层4上电镀/或化学镀出各外绕式或内绕式的第一线圈23，就电感器的性能方面来看，结构强度高且不易产生过热问题，就制程与成本方面来看，因制作程序简化而降低时间成本，所以确实能达成本发明的目的。

以上所述，仅为本发明的实施例，当不能以此限定本发明实施的范围，即凡依本发明权利要求书及说明书内容所作的简单的等效变化与修饰，皆仍属本发明所涵盖的范围。